CN101533891B

CN101533891B - 一种非易失性阻变存储器的制备方法

Info

Publication number: CN101533891B
Application number: CN2009100816362A
Authority: CN
Inventors: 潘峰; 杨玉超; 曾飞
Original assignee: Tsinghua University
Current assignee: Tsinghua University
Priority date: 2009-04-07
Filing date: 2009-04-07
Publication date: 2011-06-29
Anticipated expiration: 2029-04-07
Also published as: CN101533891A

Abstract

本发明公开了新材料与微电子技术交叉领域一种非易失性阻变存储器结构及其制备方法。该结构包括硅衬底，以及在所述硅衬底上依次覆盖的氧化硅电介质层、钛粘附层、铂底电极层、第一氧化锌电介质层、钨纳米晶电荷存储层、第二氧化锌电介质层以及顶电极材料层，通过在氧化锌电介质中包埋钨纳米晶作为电荷存储层，利用钨纳米晶对电子的捕获/释放作用实现器件高低阻值之间的转变。本发明的结构提高了非易失性存储单元的编程/擦除速度，降低了编程/擦除电压，提高了数据保持特性以及编程/擦除耐受性等存储性能；制备方法简便，并兼容于传统CMOS硅平面工艺。

Description

一种非易失性阻变存储器的制备方法

技术领域

本发明涉及一种在氧化锌电介质中包埋钨纳米晶作为电荷存储层的非易失性阻变存储器结构及其制备方法，属于新材料及微电子技术领域。

背景技术

出于信息安全和降低能耗的考虑，非易失性存储器的研究与开发已成为目前半导体工业中最为关注的课题之一。当前市场上主导的非易失性存储器闪存由于其存储机制的限制，致使其编程/擦除速度的提高与存储器件的进一步小型化遇到了难以克服的瓶颈，因此发展新的非易失性存储概念迫在眉睫。

近年来，阻变存储器概念的出现和发展有望成功解决以上难题。阻变存储器利用材料在外电场作用下所出现的两个或多个电阻状态来实现存储，拥有非易失性、响应速度快、操作电压低、器件小型化前景巨大、存储信息保持时间长、编程/擦除耐受性强以及可以实现多级存储等突出优点，因此是一类非常有前途的存储器件，目前已经引起了国内外很多顶尖的课题组以及国际领先的存储器制造商如IBM、Samsung等公司的广泛关注和研究。

非易失性阻变存储器的类型之一是利用存储介质中的缺陷作为载流子的陷阱，通过这些陷阱对载流子的捕获/释放作用来实现高低阻值之间的转变，从而实现存储功能。在存储介质中有意地引入纳米晶作为载流子的陷阱有利于我们有效地控制陷阱的数量、密度以及对于载流子的捕获效果，从而实现对阻变存储器性能的有效调节。

随着研究的深入和技术的推进，寻求制备工艺简单的存储介质以及与CMOS平面工艺兼容性好的纳米晶材料已经成为本技术领域现实的需求。此外，如何利用半导体工业中的现有技术如磁控溅射、电子束蒸镀、热处理工艺来实现高性能存储器的制备是本领域中亟待解决的现实问题。

磁控溅射是用加速的离子轰击固体表面，使固体表面的原子离开固体沉积到基底上。如果在室中加有反应气体，则在溅射过程中离开靶的原子在沉积到基底上时与反应气体发生化学反应，则称为反应溅射。磁控溅射沉积薄膜生长速率高，粘附性好，因此在工业生产中有着极为广泛的应用。电子束蒸镀技术是利用电子束加热坩埚中的物质从而使其蒸发沉积到基片上的方法，蒸镀设备结构简单，成本低廉，可以同时蒸发和沉积多种不同的物质，是一种制备高纯物质薄膜的主要方法，其镀膜质量也可以达到较高水平，是一种可易于实现大批量生产的成熟镀膜技术。热氧化工艺制备二氧化硅薄膜是在900～1200℃的高温下使硅片表面氧化形成SiO₂膜的方法，设备简单，温度低，生长速度快，膜厚容易控制，所得二氧化硅薄膜具有较高的绝缘强度，因此在半导体工业中有着广泛的应用。除此之外，工业界比较关注的镀膜手段还包括化学气相沉积CVD和原子层沉积ALD。化学气相沉积是采用含有组成薄膜成分的化合物作为中间生成物，把这种化合物的气体送入适当温度的反应室内，让它在基底表面进行热分解、还原或与其他气体、固体发生反应，结果在基底表面上生长薄膜。化学气相沉积广泛用于Si、GaAs等半导体器件制备过程中所需的薄膜沉积。此方法的优点是薄膜的生长速度快，质量较好，容易控制掺杂。原子层沉积是一种可以将物质以单原子膜形式一层一层的镀在基底表面的方法。原子层沉积与普通的化学沉积有相似之处。但在原子层沉积过程中，新一层原子膜的化学反应是直接与之前一层相关联的，这种方式使每次反应只沉积一层原子。原子层沉积技术由于其沉积参数如厚度、成份和结构的高度可控型，优异的沉积均匀性和一致性使得其在微纳电子和纳米材料等领域具有广泛的应用潜力，但目前此方法还比较昂贵。在研究发展新的存储器件的同时探索其与传统CMOS加工工艺的兼容性无疑对于该存储器的应用前景起着至关重要的作用。

发明内容

本发明的目的是提供一种在氧化锌电介质中包埋钨纳米晶作为电荷存储层的非易失性阻变存储器结构及其制备方法，以提高非易失性存储单元的编程/擦除速度，降低编程/擦除电压，提高数据保持特性以及编程/擦除耐受性等存储性能。

所述非易失性阻变存储器结构，最下端是支撑整个结构的硅衬底1，在硅衬底1上依次覆盖氧化硅电介质层2、钛粘附层3、铂底电极层4、第一氧化锌电介质层5、钨纳米晶电荷存储层6、第二氧化锌电介质层7和顶电极材料层8，其特征在于，钨纳米晶电荷存储层6包埋于第二氧化锌电介质7中。

所述顶电极材料层8为铝、铜、钨或钛质材料中的一种。

所述非易失性阻变存储器结构的制备方法包括如下具体步骤：

1)利用热氧化、原子层沉积、化学气相淀积、电子束蒸镀或者磁控溅射的方法在硅衬底1上生长厚度为20～1000nm的氧化硅电介质层2；

2)利用磁控溅射、电子束蒸镀的方法在氧化硅电介质层2上沉积厚度为1～50nm的钛粘附层3；

3)利用磁控溅射、电子束蒸镀的方法在钛粘附层3上沉积厚度为20～500nm的铂底电极层4；

4)利用反应磁控溅射的方法在铂底电极层4上生长厚度为10～100nm的氧化锌电介质薄膜，即第一氧化锌电介质层5，作为存储介质；

5)利用磁控溅射或者电子束蒸镀的方法在第一氧化锌电介质层5上溅射钨金属薄膜；

6)利用反应磁控溅射的方法在钨金属薄膜上生长厚度为10～100nm的氧化锌电介质薄膜，即第二氧化锌电介质层7，作为存储介质，完成对钨金属的包埋；

7)对所得薄膜进行高温快速热处理，使钨金属薄膜形成由直径为1～20nm纳米晶颗粒组成的密度为1×10¹¹～1×10¹³cm^-2的钨纳米晶电荷存储层6；

8)利用磁控溅射、电子束蒸镀的方法在氧化锌电介质层上沉积顶电极材料层8。

其中，在所述步骤4)和6)中采用反应磁控溅射的方法沉积氧化锌电介质层的具体工艺为：采用反应磁控溅射的方法生长，所用靶材为锌金属靶，溅射气氛为氩气与氧气的混合气体，其中总气压0.7～1.0Pa，氩气与氧气的气压比为3∶5～5∶3，溅射功率为150～400W。

其中，在所述步骤5)和7)中采用磁控溅射与高温快速热处理的方法生长钨纳米晶电荷存储层6的具体工艺为：在氩气环境中、气压0.2～0.5Pa、溅射功率150～500W条件下，在步骤5)中利用钨金属靶溅射钨金属薄膜；在步骤7)中对所得钨金属薄膜进行高温快速热处理，温度700～900℃，使钨金属层结晶形成钨纳米晶颗粒；然后在温度700～900℃、氮气环境下进行10～90s退火处理。

本发明的有益效果是：

1)采用氧化锌作为存储介质层，而氧化锌是当前科学界与工业界最为关注的材料体系之一，其制备工艺简单，性能多样，在压电、发光、气体传感以及自旋电子学领域都有着广泛的应用；

2)钨纳米晶电荷存储层结构采用功函数相对氧化锌更大的金属钨作为电荷存储体，对于电子来说是能量更低的择优位置，所以电荷不易泄漏，有更好的数据保持特性和合适的存储窗口；

3)钨纳米晶电荷存储层采用钨作为存储材料，而钨本身是CMOS工艺中用于防止铜互联线的铜扩散的一种阻挡层材料，所以可以不在CMOS硅平面工艺中引入新的元素，从而排除了因为使用新材料引入新杂质的可能性；

4)在制备方法中，使用热氧化、磁控溅射、电子束蒸镀等工艺用于制备氧化硅、氧化锌和钨纳米晶等，与传统CMOS硅平面制备工艺完全兼容，因此加工成本较低。

附图说明

图1是本发明提供的一种非易失性阻变存储器结构示意图；

图2是本发明提供的一种非易失性阻变存储器结构的制备方法流程图；

图中：1-硅衬底；2-氧化硅电介质层；3-钛粘附层；4-铂底电极层；5-第一氧化锌电介质层；6-钨纳米晶电荷存储层；7-第二氧化锌电介质层；8-顶电极材料层。

具体实施方式

图1为本发明提供的在氧化锌电介质中包埋钨纳米晶作为电荷存储层的非易失性阻变存储器结构示意图。如图1所示，该结构的最下端是硅衬底1，硅衬底1用于支撑整个阻变存储器结构；在硅衬底1上覆盖氧化硅电介质层2；在氧化硅电介质层2上覆盖钛粘附层3，用于增强铂底电极与氧化硅层之间的附着力；在钛粘附层3上覆盖铂底电极层4；在铂底电极材料上沉积第一氧化锌电介质层5；在第一氧化锌电介质层5上覆盖钨纳米晶电荷存储层6；在钨纳米晶电荷存储层6上覆盖第二氧化锌电介质层7，从而对钨纳米晶完成包埋；在第二氧化锌电介质层7上覆盖顶电极材料8(可选元素包括铝、铜、钨、钛四种CMOS工艺常用材料)。上述硅衬底1、氧化硅层2、钛粘附层3、铂底电极4、第一氧化锌电介质层5、钨纳米晶电荷存储层6、第二氧化锌电介质层7以及顶电极材料层8由下至上依次堆叠，构成阻变存储器结构。

为使本发明的目的、技术方案和优点更加清楚，下面将结合实施例，对本发明进行进一步详细说明。

实施例1

如图2所示，一种非易失性阻变存储器结构的制备方法包括如下具体步骤：

步骤101：利用热氧化的方法在硅衬底1上生长氧化硅电介质层2，介质层厚度为300nm。

步骤102：利用磁控溅射的方法在氧化硅电介质层2上沉积钛粘附层3，用于增强氧化硅与铂底电极之间的附着力，钛粘附层厚度为15nm。

步骤103：利用磁控溅射的方法在钛粘附层3上沉积铂底电极层4，电极层厚度为120nm。

步骤104：利用反应磁控溅射的方法(反应条件：溅射气氛为0.35Pa氩气与0.45Pa氧气的混合气体，溅射功率为250W)在铂底电极层4上生长氧化锌电介质薄膜，即第一氧化锌电介质层5，作为存储介质，薄膜厚度为15nm。

步骤105：利用磁控溅射的方法(反应条件：0.35Pa氩气气氛，溅射功率为200W)在第一氧化锌电介质层5上溅射钨金属薄膜，薄膜厚度为3nm。

步骤106：利用反应磁控溅射的方法(反应条件：溅射气氛为0.35Pa氩气与0.45Pa氧气的混合气体，溅射功率为250W)在钨金属膜上生长氧化锌电介质薄膜，即第二氧化锌电介质层7，薄膜厚度15nm。

步骤107：对所得钨金属薄膜进行高温快速热处理，温度为800℃，使钨金属层形成由直径为1～20nm的钨纳米晶颗粒组成的密度为1×10¹¹～1×10¹³cm^-2的钨纳米晶电荷存储层6，而后在800℃氮气气氛中快速退火30s。

步骤108：利用磁控溅射的方法在第二氧化锌电介质层7上沉积顶电极材料层8，顶电极材料为Cu，材料层厚度为100nm。

以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims

1.一种非易失性阻变存储器的制备方法，所述非易失性阻变存储器的结构是在支撑整个结构的硅衬底(1)上依次覆盖氧化硅电介质层(2)、钛粘附层(3)、铂底电极层(4)、第一氧化锌电介质层(5)、钨纳米晶电荷存储层(6)、第二氧化锌电介质层(7)和顶电极材料层(8)，钨纳米晶电荷存储层(6)包埋于第二氧化锌电介质(7)中，其特征在于，所述非易失性阻变存储器的制备包括如下具体步骤：

1)利用热氧化、原子层沉积、化学气相淀积、电子束蒸镀或者磁控溅射的方法在硅衬底(1)上生长厚度为20～1000nm的氧化硅电介质层(2)；

2)利用磁控溅射或电子束蒸镀的方法在氧化硅电介质层(2)上沉积厚度为1～50nm的钛粘附层(3)；

3)利用磁控溅射或电子束蒸镀的方法在钛粘附层(3)上沉积厚度为20～500nm的铂底电极层(4)；

4)利用反应磁控溅射的方法在铂底电极层(4)上生长厚度为10～100nm的氧化锌电介质薄膜，即第一氧化锌电介质层(5)，作为存储介质；

5)利用磁控溅射或者电子束蒸镀的方法在第一氧化锌电介质层(5)上溅射钨金属薄膜；

6)利用反应磁控溅射的方法在钨金属薄膜上生长厚度为10～100nm的氧化锌电介质薄膜，即第二氧化锌电介质层(7)，作为存储介质，完成对钨金属的包埋；

7)对所得薄膜进行高温快速热处理，使钨金属薄膜形成由直径为1～20nm纳米晶颗粒组成的密度为1×10¹¹～1×10¹³cm^-2的钨纳米晶电荷存储层(6)；

8)利用磁控溅射或电子束蒸镀的方法在氧化锌电介质层上沉积顶电极材料层(8)。

2.根据权利要求1所述的制备方法，其特征在于，在所述步骤4)和6)中采用反应磁控溅射的方法沉积氧化锌电介质层的具体工艺为：采用反应磁控溅射的方法生长，所用靶材为锌金属靶，溅射气氛为氩气与氧气的混合气体，其中总气压0.7～1.0Pa，氩气与氧气的气压比为3∶5～5∶3，溅射功率为150～400W。

3.根据权利要求1所述的制备方法，其特征在于，在所述步骤5)和7)中采用磁控溅射与高温快速热处理的方法生长钨纳米晶电荷存储层(6)的具体工艺为：在氩气环境中、气压0.2～0.5Pa、溅射功率150～500W条件下，在步骤5)中利用钨金属靶溅射钨金属薄膜；在步骤7)中对所得钨金属薄膜进行高温快速热处理，温度700～900℃，使钨金属层结晶形成钨纳米晶颗粒；然后在温度700～900℃、氮气环境下进行10～90s退火处理。