CN101529806A - 用于对vcat/lcas成员进行去偏移的方法和设备 - Google Patents
用于对vcat/lcas成员进行去偏移的方法和设备 Download PDFInfo
- Publication number
- CN101529806A CN101529806A CNA2006800305592A CN200680030559A CN101529806A CN 101529806 A CN101529806 A CN 101529806A CN A2006800305592 A CNA2006800305592 A CN A2006800305592A CN 200680030559 A CN200680030559 A CN 200680030559A CN 101529806 A CN101529806 A CN 101529806A
- Authority
- CN
- China
- Prior art keywords
- data
- logic
- reading
- storage device
- read
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 26
- 239000000872 buffer Substances 0.000 claims abstract description 49
- RGNPBRKPHBKNKX-UHFFFAOYSA-N hexaflumuron Chemical group C1=C(Cl)C(OC(F)(F)C(F)F)=C(Cl)C=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F RGNPBRKPHBKNKX-UHFFFAOYSA-N 0.000 claims description 19
- 230000001360 synchronised effect Effects 0.000 claims description 19
- 230000003287 optical effect Effects 0.000 claims description 7
- 230000005540 biological transmission Effects 0.000 claims description 4
- 238000004891 communication Methods 0.000 claims description 2
- 238000013500 data storage Methods 0.000 claims 3
- 230000006870 function Effects 0.000 abstract description 3
- 102100040338 Ubiquitin-associated and SH3 domain-containing protein B Human genes 0.000 description 18
- 101710143616 Ubiquitin-associated and SH3 domain-containing protein B Proteins 0.000 description 18
- 230000011664 signaling Effects 0.000 description 7
- 238000012546 transfer Methods 0.000 description 6
- 238000012545 processing Methods 0.000 description 5
- 230000008859 change Effects 0.000 description 3
- 238000009432 framing Methods 0.000 description 3
- 238000013507 mapping Methods 0.000 description 3
- 230000009471 action Effects 0.000 description 2
- 230000004913 activation Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 238000012423 maintenance Methods 0.000 description 2
- 230000003044 adaptive effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005055 memory storage Effects 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000006855 networking Effects 0.000 description 1
- 239000013307 optical fiber Substances 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/062—Synchronisation of signals having the same nominal but fluctuating bit rates, e.g. using buffers
- H04J3/0623—Synchronous multiplexing systems, e.g. synchronous digital hierarchy/synchronous optical network (SDH/SONET), synchronisation with a pointer process
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/16—Time-division multiplex systems in which the time allocation to individual channels within a transmission cycle is variable, e.g. to accommodate varying complexity of signals, to vary number of channels transmitted
- H04J3/1605—Fixed allocated frame structures
- H04J3/1611—Synchronous digital hierarchy [SDH] or SONET
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J2203/00—Aspects of optical multiplex systems other than those covered by H04J14/05 and H04J14/07
- H04J2203/0001—Provisions for broadband connections in integrated services digital network using frames of the Optical Transport Network [OTN] or using synchronous transfer mode [STM], e.g. SONET, SDH
- H04J2203/0089—Multiplexing, e.g. coding, scrambling, SONET
- H04J2203/0094—Virtual Concatenation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Computer Hardware Design (AREA)
- Time-Division Multiplex Systems (AREA)
- Communication Control (AREA)
Abstract
写逻辑和读逻辑与SDRAM和帧状态表相耦合。写逻辑将VCG成员写入SDRAM并且写逻辑为每个成员维护帧状态表中的记录(基于MFI和SQ)。读逻辑对帧状态表进行扫描以识别最早的帧号以使SDRAM中所有成员的数据可用。基于帧状态和地址指针偏置，读逻辑为每个VCG成员维护状态表记录并为每个VCG维护状态。根据优选实施例，读逻辑以被临时缓冲器分开的两部分提供。读逻辑的第一部分执行上述功能并将块数据写入临时缓冲器。读逻辑的第二部分根据可选的泄漏速率从临时缓冲器中读取字节数据。
Description
技术领域
本发明广泛地涉及电信，同步光网络(SONET)和同步数字体系(SDH)。更具体地，本发明涉及在虚级联(VCAT)和链路容量调整方案(LCAS)中的缓冲器管理。
背景技术
同步光网络(SONET)或欧洲公知的同步数字体系(SDH)是通用的电信传输方案，被设计为适配DS-1(T1)和E1流量以及它们的倍数(DS-3和E-3)。DS-1信号包括高达24个时分复用的DS-0信号加上开销比特。每个DS-0信号是64kb/s信号，且为数字网络中的最小分配带宽，也就是说，足够用于单个电话连接。E1信号包括高达32个时分复用的DS-0信号，且DS-0中的至少一个承载开销信息。
在20世纪80年代早期的开发的SONET在北美具有51.84Mbit/sec的基础(STS-1)速率。STS-1信号可以容纳28个DS-1信号或21个E1信号或者两种信号的组合。基本STS-1信号具有125微妙(每秒8,000帧)的帧长度，其组织成每帧具有810个八位组(9行乘90个字节宽的列)。可以理解8,000帧*每帧810个八位组*每个八位组8个比特＝51.84Mbit/sec。帧包括同步净荷包(SPE)或欧洲公知的虚容器(VC)，以及传输开销。传输开销包含在开始的3列(27个字节)中，而SPE/VC占用剩下的87列。
在欧洲，基础(STM-1)速率是155.520Mbit/sec，与北美STS-3的速率(3*51.84＝155.520)相等。该STS-3(STM-1)信号可以容纳3个DS-3信号或63个E1信号或84个DS-1信号，或者它们的组合。STS-12(STM-4)信号是622.080Mbps，可以容纳12个DS-3信号，等等。STS-48信号是2,448.320Mbps，可以容纳48个DS-3信号，等等。定义的最高等级的STS信号，STS-768，接近40Gbps(每秒吉比特)。缩写STS代表同步传输信号，而缩写STM代表同步传输模块。当以光而不是电的形式传输时，STS-n信号也被称为光载波(OC-n)信号。
为了便于低速率数字信号的传输，SONET标准使用了子STS净荷映射，称为虚支路(VT)结构。(ITU称这些结构为支路单元或TU。)这种映射将SPE(VC)帧分为7个相等的子帧或VT(TU)组，每个具有9行12列(108个字节)。四个虚支路的大小定义如下。
VT1.5的数据传送速率为1.728Mb/s，容纳DS1信号及开销。该VT1.5支路占据9行3列，也就是27个字节。因此，每个VT组可以容纳4个VT1.5支路。
VT2的数据传送速率为2.304Mb/s，容纳CEPT-1(E1)信号及开销。该VT2支路占据9行4列，也就是36个字节。因此，每个VT组可以容纳3个VT2支路。
VT3的数据传送速率为3.456Mb/s，容纳DS1C信号及开销。该VT3支路占据9行6列，也就是54个字节。因此，每个VT组可以容纳2个VT3支路。
VT6的数据传送速率为6.912Mb/s，容纳DS2信号及开销。该VT6支路占据9行12列，也就是108个字节。因此，每个VT组可以容纳1个VT6支路。
本领域技术人员应当清楚，最初的SONET/SDH方案以及VT映射方案被设计来承载已知的和潜在可预知的TDM(时分复用)信号。在20世纪80年代早期，这些TDM信号基本上是复用电话线，每条线路占用(现在认为)相对小的带宽56-64kbps。那个时候，没有真正用于数据通信的标准。有许多用于局域网联网的不同方案，以及最终被称为因特网的广域网基于“56k骨干”。从那时开始，以太网变成用于本地网络化的标准。现在有四种带宽的以太网可用：最初的10Mbps系统、100Mbps快速以太网(IEEE 802.3u)、1,000Mbps千兆以太网(IEEE 802.3z/802.3ab)和10吉比特以太网(IEEE 802.3ae)。
近些年来已经意识到SONET/SDH是在广域网内链接高速以太网络最实用的方式。不幸的是，不同的以太网传送速率(10Mbps，100Mbps，1,000Mbps，10,000Mbps)不能很好地映射进SONET/SDH帧中。例如，最初的10Mbps以太网信号对于VT-6支路(6.912Mbps)太大，但是对于整个STS-1(51.84Mbps)通路太小。换句话说，在现有的SONET/SDH方案下，为了传输10Mbps的以太网信号，必须使用完整的STS-1通路，因此浪费了相当数量的带宽。在试图将快速以太网信号映射进STS信号时出现类似的结果。
为了提供用于将以太网信号(以及其它信号如光纤通道和ESCON)有效映射到SONET/SDH帧中的方案，创建了虚级联协议，并且此协议已被ITU批准为G.707标准(ITUT-T Rec.G.707/Y.1322(12/2003))，此处引用其全部内容作为参考。与逆向复用类似，虚级联将多个链路(成员)组合成一个虚级联组(VCG)，使得载波为以太网流量优化SDH/SONET链路。例如，使用虚级联，可以将5个VT-2(2Mbps)链路组合来承载10Mbps的以太网信号，使得充分利用所分配的带宽。可以将2个STS-1(51Mbps)链路组合来承载100Mbps的以太网信号，等等。虚级联使用SONET/SDH的开销字节(16个“H4”字节中的4个)指示了两个数值：多帧指示器(MFI)和序列号(SQ)。
构成虚级联协议的部分包括用于动态按比例调整SONET/SDH信号中的可用带宽的方法。这些方法被称为链路容量调整方案或LCAS。因为用户的带宽需求随时间变换，LCAS是有效的网络管理工具。一个简单的例子就是网络用户在工作时间仅需要足够支持电子邮件和环球信息网接入的带宽。然而在非工作时间，同样的网络用户可能希望从一个位置向另一个位置进行相对大的数据量传输，例如对日常事务进行备份。期望根据需要改变用户的可用带宽。LCAS提供了一种对链路上的其它流量不产生干扰而达到此目的的方法。ITU签署了LCAS作为G.7042标准(ITU-T Rec.G.7042/Y.1305(02/04))，此处引用其全部内容作为参考。
虽然虚级联是简单的标记协议，但是LCAS需要双向握手(将16个H4字节中的7个用于高阶STS-1信号和将32个K4比特中的17个用于低阶VT1.5信号)。不断交换状态消息并基于该消息的内容进行动作。例如，为了提供高阶(STS-1)虚级联，每个STS-1信号承载6个LCAS控制命令中的一个，这些控制命令描述如下：
“Fixed(固定的)”-当前STS-1不支持LCAS(“Fixed”作为命令事实上是推测的而不是发送的。当除MFI和SEQ外的所有LCAS的字段均为0时推测为“Fixed”。)；
“Add(增加)”-表示将当前STS-1加到VCG中的意图，因此增加现有VCG的带宽或创建新的VCG(根据来自接收器的通知增加带宽。)；
“Norm(正常)”-当前STS-1正在使用且不是VCG的最后一个成员；
“EOS”-当前STS-1正在使用且为承载当前VCG的STS-1的最后净荷，也就是说，是具有最大的SQ值的承载STS-1的净荷；
“Idle(闲置)”-当前STS-1没有被使用或者正准备从VCG中去除；
“Do not use(不使用)”-假定当前STS-1是VCG的一部分，但是因为目的端报告链路断开而不传输净荷。不承载净荷的VCG的成员称为“非激活的”，反之，承载净荷的成员称为“激活的”。
尽管SONET称为同步的，但是事实上它是准同步的。网络中不同交换机上的时钟事实上在速率上有所不同，且稍微有些漂移。已经提出了解决这些时钟差异的措施，在SONET信号的开销中称为“调整”。这些调整通知通道中的下一个交换机增加或去除“填充字节”。
由于SONET网络的性质，对于VCG的单个成员可能在它们的源和目的地之间横跨不同的网络通道。因为这个原因，成员将不按顺序并以不同的延迟到达其目的端。这种情况通常称为“偏移”。为了对VCG的成员以正确的顺序进行重组，并没有不适当的延迟且不丢失任何成员，必须对到达的成员进行缓存和去偏移(deskew)。去偏移使用多帧指示器(MFI)作为时间戳来对所有VCG的成员进行排列。去偏移过程的挑战包括：达到最小的等待时间、解决调整、用于增加和减小成员延迟的调整、处理非激活VCG成员的存在、以及控制启动和中断。
在其最简单的形式中，去偏移包括将VCG的成员放置在缓冲器中，直到接收到具有最大延迟的成员，然后从缓冲器中以正确的顺序读出这些成员。如果以由最慢的成员指定的固定速率读取缓冲器，其它成员还要以不是由其延迟差值而是由考虑最慢成员的延迟差值指定的等待时间驻留在缓冲器中。如果从组中去除具有最大延迟的成员，那么该组中另外的成员仍然受长延迟的影响，并且浪费了缓冲器空间。结果，在这些系统中，系统延迟实际上成为具有最长延迟的VCG的成员的历史记录。在使用LCAS协议或因为配置改变而进行带宽调整的情况下这是很可能的情形。
发明内容
因此本发明的一个目的是提供一种用于对包含VCG的SONET信号进行去偏移的方法。
本发明的另一个目的是提供一种用于对包含达到最小等待时间的VCG的SONET信号进行去偏移的方法。
本发明的进一步的目的是提供一种用于对包含解决调整(justification)的VCG的SONET信号进行去偏移的方法。
本发明的另一个目的是提供一种用于对包含对VCG成员的路径延迟的改变进行调整的VCG的SONET信号进行去偏移的方法。
本发明的另外的目的是提供一种用于对包含解决非激活VCG成员的VCG的SONET信号进行去偏移的方法。
本发明的另一个目的是提供一种用于对包含管理启动和中断的VCG的SONET信号进行去偏移的方法。
与这些目的一致，下文将详细描述，写逻辑和读逻辑与SDRAM和帧状态表相耦合。写逻辑将各个到达的VCG成员一个一个单独地写入SDRAM并且写逻辑为每个成员维护帧状态表中的记录(entry)(基于MFI和SQ)。帧状态是下述之一：开始、结束、未开始和放弃。读逻辑对帧状态表进行扫描以识别最早的帧号，对于其所有成员的数据在SDRAM中可用。基于帧状态和读写地址指针之间的差值，读逻辑为每个VCG成员维护状态表记录。成员状态是下述之一：由于更慢的成员导致的MFI等待偏置等待、由于未读导致的MFI等待偏置、MFI等待偏置提升和MFI提升。基于所述成员状态，读逻辑为每个VCG计算状态。VCG状态初始化为第一个成员的状态并在遇到该VCG的另外的成员时更新。
根据优选实施例，读逻辑以被临时缓冲器分开的两部分提供。读逻辑的第一部分执行上述功能并将块数据写入临时缓冲器。当在SDRAM和临时缓冲器中保持大约15微秒数据时，读逻辑的第二部分根据可选的泄漏速率(快或慢)从临时缓冲器中读取字节数据。读逻辑的第二部分接收特定的SONET信令(时钟、SPE、H3和C1)并利用限于那些信令和数据的总线(称为“combus”)来将字节传输给去映射器。在快速泄漏的情况下，当SPE为高时将有效数据从临时缓冲器读出，并在除C1字节之外的帧的整个TOH部分期间通过combus将泄漏的数据发送出去，以使所述去映射器可以识别成帧并因此识别时隙。在慢速泄漏模式下，在每个H3字节读出并发送泄漏数据。读逻辑的第二部分向第一部分提供关于缓冲器中可用空间的反馈。
参考结合附图的详细描述将使本发明的另外的目的和优点对于本领域技术人员变得清楚。
附图说明
图1是根据本发明的设备的简化框图；
图2是示出本发明的方法的简化流程图；
图3是示出对帧状态和读写指针偏置进行处理以获得成员状态的简化流程图；
图4是示出对成员状态进行处理以获得VCG状态的简化流程图；以及
图5是示出读逻辑的第二部分的操作的简化流程图。
具体实施方式
现在转到图1，根据本发明的去偏移装置10包括写逻辑12、SDRAM缓冲器13、帧状态表14、读逻辑15，18、用于存储成员和VCG状态的寄存器16和临时缓冲器17。写逻辑12接收偏移的(skewed)数据11(具有不同延迟且不必处于正确的顺序的VCG成员)。当写逻辑12开始接收帧时，将它写入缓冲器13并且，在形成完整的字后，把帧的状态加入到表14中。根据目前优选的实施例，缓冲器13和表14的大小分别可以容纳512个数据帧和帧状态指示。帧状态值在表1中列出并解释。
| 帧状态 | 描述 |
| 未开始(FS_NS) | 这是默认状态，表示在缓冲器中没有对应于这个MFI号的净荷(payload)可用。另外，如果成员的MFI向前跳，则写逻辑将状态设置为未开始以插入MFI号。 |
| 开始(FS_S) | 这表示对于这个MFI号的某些净荷已经写入到缓冲器，但是帧还不完整。 |
| 结束(FS_F) | 这表示这个帧已经完整地写入到缓冲器了。 |
| 放弃(FS_A) | 这表示这个帧不可能是完整的。 |
表1
读逻辑的第一部分15使用帧状态和缓冲器写指针与读指针之间的偏置来确定什么时间把什么从缓冲器13读出并存储在缓冲器17中。读逻辑的第一部分15将去偏移数据(以正确的顺序排列的VCG成员，逐个地，成员之间没有延迟)输出到临时缓冲器17中。
读逻辑的第二部分18接收combus信令19(包括时钟、SPE、H3、和C1)并利用combus 20将字节传输到去映射器21。在快速泄漏的情况下，当SPE信号为高时从临时缓冲器17中读出有效数据，且泄漏的数据在除C1字节外的帧的整个TOH部分期间通过combus 20进行发送，以使去映射器可以识别成帧(framing)并因此识别时隙。在慢速泄漏模式下，在每个H3字节读出并发送泄漏的数据。读逻辑的第二部分18还向第一部分15提供关于临时缓冲器17中可用空间的反馈。通常由用户设置泄漏模式，其默认为快速泄漏模式。但是，可以通过监测指针偏置并且如果指针偏置超过阈值引起一次读操作的模式从慢速泄漏模式转换到快速泄漏模式来对泄漏模式自动进行调整。
本领域技术人员应当清楚MFI和SEQ号分布在16个帧中。根据当前的优选实施例，偏移数据11来自OC-48信号且级联是高阶的，也就是说，高达48个成员。因此，在知道所有的MFI和SEQ号之前必须接收48×16个帧。(但是应当清楚，这种应用同样适用于TU3。)因此优选地将帧状态表14设置为48列512行。随着表14的填充，丢弃数据直到辨别出MFI模式。在辨别出模式后，使用MFI将数据写入SDRAM 13以对数据进行定位。每一个MFI与一个783字节的帧相关联(STS-1的净荷，但是其也可以被实施用于TU3的净荷)。这种大小的帧状态表14可以容纳成员间的最大延迟差值为64ms。这个延迟是陆地网络中的实践的最大延迟差值。图2示出了由读逻辑16执行的处理的基本顺序。图3和4更详细地示出了该处理。
现在转到图2，参考图1，从22开始，在24由读逻辑15读帧状态表14。对于帧状态表中的每个记录，读逻辑在26确定存储在寄存器16中的成员状态。成员状态值在表2中列出并解释。
| 成员状态 | 描述 |
| 由于更慢的成员导致的MFI等待偏置等待(MWOWSL) | 如果由读逻辑定位的帧中没有可用的数据，并且对于任何一个VCG的成员，写地址指针都在读地址之后，那么等待写指针赶上。 |
| MFI提升(MA) | 将帧状态表的读MFI地址提升1。当帧被完全读出，或者帧状态为未开始并且写MFI在读MFI之前或者出现VCG的任何成员为FS_A时这样做。 |
| 由于未读导致的MFI等待偏置等待(MWOWNr) | 不改变帧状态表的读MFI地址以及对于当前读帧的SDRAM的读偏置。未读可能是因为没有足够的数据开始读。 |
| MFI等待偏置提升(MWOA) | 增加当前读帧的读偏置并从缓冲器中读出该帧。 |
表2
当对应于一个MFI(对于VCG中的所有成员)的整个帧状态表在26进行处理之后，在28读回成员状态，并在30逐个处理以确定也存储在寄存器16中的VCG状态。根据成员状态值确定VCG状态值。当在30处理了所有的成员状态之后，在32读回VCG状态并在34进行处理。VCG状态的处理包括确定其是否为MWOA。在36执行的动作是根据成员状态在表2中所描述的动作。
现在转到图3，读逻辑15读帧状态表，并基于表项和读及写指针偏置为表中的每个记录产生VCG成员状态。从40开始，读表项，并且如果如42所示为放弃(FS_A)，则将该成员状态设置为MA(MFI提升)，如44所示。
如果帧状态表项为开始(FS_S)，如46所示，则在48计算当前写指针偏置(CWOFF)和当前读指针偏置(CROFF)之间的差值，并据此判断其是否超过阈值(TH，例如64字节，其等于15微秒的SONET流)。如果差值大于该阈值，则在52外部控制50选择将成员状态设置为MWOWNr(由于未读导致的等待)或MWOA(等待偏置提升)。该外部控制是来自分组通过的芯片上内部FIFO的流控信号。如果FIFO因为数据突发而溢出，那么流控信号可以强制状态为MWOWNr。如果FIFO没有溢出，那么状态默认为MWOA。如果指针偏置之间的差值小于或等于该阈值，如在48判断的那样，那么将成员状态设置为MWOWNr(由于未读导致的等待)。
如果帧状态表项为完成(FS_F)，如56所示，则在58判断当前读指针偏置(CROFF)是否与由读指针偏置指示的last_WD相等。如果不相等，则在62由外部控制60决定将成员状态设置为MWOWNr(由于未读导致的等待)或MWOA(等待偏置提升)。该外部控制是来自分组通过的芯片上内部FIFO的流控信号。如果FIFO因为数据突发而溢出，那么流控信号可以强制状态为MWOWNr。如果FIFO没有溢出，则状态默认为MWOA。如果在58判断为相等，如64所示，那么将成员状态设置为MA(MFI提升)。
如果帧状态表项是未开始(FS_NS)，如66所示，则在68判断当前写MFI是否小于或等于当前读MFI。如果是，则在70将成员状态设置为MWOWSL(由于更慢的成员导致的等待)。如果不是，则在72将成员状态设置为MA(MFI提升)。
图4示出了设置成员状态中的由读逻辑15执行的功能。现在转到图4，从74开始，检查成员状态，然后在76判断该成员是否为VCG的第一个成员。如果是，则在78认为该成员的状态就是VCG的状态。如果该成员不是VCG的第一个成员，则在80判断该成员状态是否具有比当前VCG状态更高的优先级。如果是，则在82提升VCG的状态。如果不是，则在84不对该VCG的状态进行改变。对VCG中的所有成员重复上述处理。将VCG状态报告给控制平面。
图5示出了读逻辑的第二部分(图1中的18)如何基于combus信令(图1中的19)读临时缓冲器(图1中的17)。现在转到图5，在100读逻辑进行等待，直到临时缓冲器被15微秒的数据(基于进入的数据速率，例如2,488.320Mbps)填充。一旦临时缓冲器被填充到那个阈值，则在102判断以快速泄漏速率还是慢速泄漏速率读这些数据。如果是以慢速泄漏速率，则在104读逻辑进行等待，直到SPE信号为高或者H3字节的时隙在combus信令中出现(也就是H3为高)。只要SPE信号或H3为高，那么在106读逻辑就从临时缓冲器中读出数据并将其发送到combus(图1中的20)。在快速泄漏速率的情况下，在106读逻辑从临时缓冲器中读出数据，并且在108在除了C1字节时隙出现在combus信令的时候之外的所有时隙期间将其发送到combus(图1中的20)。
在此已经描述并示出了用于对由VCAT和LCAS管理的缓冲器进行去偏移的方法和设备。虽然已经对本发明的具体实施例进行了描述，但是期望本发明不限于此，因为期望本发明的范围可以如本领域允许的那样广泛，并期望同样地看待说明书。例如，虽然本发明使用外部SDRAM进行描述，但是可以使用其他类型的内部或外部存储器。而且，虽然本发明采用高阶级联进行描述，但是也可以应用于低阶级联。而且，虽然参考除C1时隙之外的所有时隙发送数据描述了快速泄漏，但是应当清楚假设不在C1时隙发送数据，那么通过只要SPE为高和在combus的多个开销时隙(代替仅H3)进行发送数据可以执行快速泄漏。因此本领域技术人员应当清楚可以在不背离本发明的精神和其主张的范围的情况下对其进行修改。
Claims (30)
1、一种用于对同步光网络/同步数字体系(SONET/SDH)信号中的虚级联组(VCG)的成员进行去偏移的设备，包括：
写逻辑，其耦合到偏移的SONET/SDH信号源；
第一存储装置，其耦合到所述写逻辑用于存储来自所述信号源的数据；
第二存储装置，其耦合到所述写逻辑用于存储每个成员的帧状态并指向相应数据存储在所述第一存储装置中的地址；以及
第一读逻辑，其耦合到所述第一和第二存储装置，其中
所述第一读逻辑根据从所述第二存储装置读出的所述帧状态从所述第一存储装置中读取数据并输出去偏移的数据。
2、根据权利要求1所述的设备，进一步包括：
第三存储装置，其耦合到所述第一读逻辑用于临时存储所述输出的去偏移的数据。
3、根据权利要求2所述的设备，进一步包括：
第二读逻辑，其耦合到所述第三存储装置，其中
所述第二读逻辑根据可选择的泄漏速率从所述第三存储装置读取数据。
4、根据权利要求3所述的设备，其中：
直到阈值数量的数据被存储到所述第三存储装置中所述第二读逻辑才从所述第三存储装置读取数据。
5、根据权利要求4所述的设备，其中：
所述第二读逻辑装置接收控制信号，其包括SPE、H3和C1字节的指示。
6、根据权利要求5所述的设备，其中：
如果所述可选择的泄漏速率被设置为慢，那么只有当SPE或H3字节出现在控制信号中时所述第二读逻辑才从所述第三存储装置读取数据，并且
如果所述可选择的泄漏速率被设置为快，那么除了当C1字节出现在控制信号中时之外所述第二读逻辑都从所述第三存储装置读取数据。
7、根据权利要求6所述的设备，进一步包括：
去映射器，其通过控制信号和数据总线耦合到第二读逻辑，其中
当第二读逻辑从所述第三存储装置读取数据时，其通过控制信号和数据总线将数据发送到去映射器。
8、根据权利要求7所述的设备，其中：
所述控制信号和数据总线包括TOH部分并且所述第二读逻辑在TOH部分中将数据发送到所述去映射器。
9、根据权利要求1所述的设备，进一步包括：
状态存储装置，其耦合到所述第一读逻辑用于存储VCG成员和VCG的状态，其中
所述第一读逻辑根据帧状态和所述第一读逻辑与所述写逻辑之间的指针偏置来计算成员状态，并且
所述第一读逻辑基于成员状态计算VCG状态。
10、根据权利要求9所述的设备，其中：
所述成员状态是
等待指针偏置以跨越阈值，
提升到所述帧状态表中的下一个地址，
等待更多数据以开始读取，以及
读取帧。
11、一种用于对同步光网络/同步数字体系(SONET/SDH)信号中的虚级联组(VCG)的成员进行去偏移的方法，包括：
从SONET/SDH信号源接收偏移的数据；
以基于多帧索引(MFI)的地址将数据写入第一存储器；
对于每个具有指向相应数据存储在所述第一存储器中的地址的指针的VCG成员，将帧状态写入第二存储器；并且
基于从所述第二存储器读出的帧状态从所述第一存储装置读出去偏移的数据。
12、根据权利要求11所述的方法，进一步包括：
将所述去偏移的数据写入第三存储器。
13、根据权利要求12所述的方法，进一步包括：
根据可选择的泄漏速率从所述第三存储器读取数据。
14、根据权利要求13所述的方法，其中：
直到阈值数量的数据被存储在所述第三存储器中才读取所述第三存储器。
15、根据权利要求14所述的方法，其中：
基于包括SPE、H3和C1字节的控制信号读取所述第三存储器。
16、根据权利要求15所述的方法，其中：
如果所述可选择的泄漏速率设置为慢，那么只有当SPE或H3字节出现在控制信号中时才读取所述第三存储器，并且
如果所述可选择的泄漏速率设置为快，那么除了当C1字节出现在控制信号中时之外都读取所述第三存储器。
17、根据权利要求16所述的方法，进一步包括：
通过控制信号和数据总线将从所述第三存储器读出的数据传递到去映射器。
18、根据权利要求17所述的方法，其中：
所述控制信号和数据总线包括TOH部分并且在TOH部分中将数据传送到去映射器。
19、根据权利要求11所述的方法，进一步包括：
根据帧状态和写与读所述第一存储器之间的指针偏置来计算成员状态；
将VCG成员的状态存储在状态存储器中；
基于成员状态计算VCG状态；并且
将所述VCG状态存储在所述状态存储器中。
20、根据权利要求19所述的方法，其中：
所述成员状态是
等待指针偏置以跨越阈值，
提升到所述帧状态表中的下一个地址，
等待更多数据以开始读取，以及
读取帧。
21、一种结合用于存储来自信号源的数据的第一存储装置和用于存储每个成员的帧状态并指向相应数据存储在所述第一存储装置中的地址的第二存储装置使用的用于对同步光网络/同步数字体系(SONET/SDH)信号中的虚级联组(VCG)的成员进行去偏移的设备，包括：
写逻辑，其耦合到偏移的SONET/SDH信号源及所述第一存储装置；以及
第一读逻辑，其耦合到所述第一和第二存储装置，其中
所述第一读逻辑基于从所述第二存储装置读出的帧状态从第一存储装置中读取数据并输出去偏移的数据。
22、根据权利要求21所述的设备，与用于临时存储所述输出的去偏移的数据的第三存储装置结合使用，其中：
所述第一读逻辑耦合到所述第三存储装置。
23、根据权利要求22所述的设备，进一步包括：
第二读逻辑，其耦合到所述第三存储装置，其中
所述第二读逻辑根据可选择的泄漏速率从所述第三存储装置读取数据。
24、一种用于清空包含同步光网络/同步数字体系(SONET/SDH)信号中的虚级联组(VCG)的成员的缓冲器的设备，包括：
写逻辑，其耦合到偏移的SONET/SDH信号源；
第一存储装置，其耦合到所述写逻辑用于存储来自所述信号源的偏移的数据；
第一读逻辑，其耦合到所述第一存储装置，所述第一读逻辑从所述第一存储装置读取块数据；
缓冲器装置，其耦合到所述第一读逻辑，用于临时存储由所述第一读逻辑读出的块数据；以及
第二读逻辑，其耦合到所述缓冲器装置，所述第二读逻辑从所述缓冲器装置读出字节数据，其中
所述第一读逻辑基于来自所述第一存储装置中的最慢VCG成员的数据的可用性和在所述缓冲器装置中的空位置的可用性从所述第一存储装置向所述缓冲器装置传递数据。
25、根据权利要求24所述的设备，其中：
所述第二读逻辑耦合到所述第一读逻辑，
所述第二读逻辑确定所述缓冲器装置中的空位置的可用性并与所述第一读逻辑进行相同的通信。
26、根据权利要求24所述的设备，进一步包括：
SPE、H3和C1信号的源，其耦合到所述第二读逻辑，其中
所述第二读逻辑根据SPE、H3和C1信号的出现从所述缓冲器装置读取数据。
27、根据权利要求26所述的设备，其中：
在慢速泄漏模式下，所述第二读逻辑仅在SPE或H3信号出现时读数据，并且
在快速泄漏模式下，所述第二读逻辑仅在不出现C1信号时读数据。
28、一种用于清空包含同步光网络/同步数字体系(SONET/SDH)信号中的虚级联组(VCG)的成员的缓冲器的方法，包括：
将来自偏移的SONET/SDH信号源的偏移的数据写入第一存储器；
从所述第一存储器读取块数据；
将块数据存储在缓冲器中；并且
从缓冲器中读字节数据，其中
所述读取和存储块数据是基于来自所述第一存储器中的最慢VCG成员的数据的可用性和缓冲器中的空位置的可用性。
29、根据权利要求28所述的方法，其中：
所述从缓冲器中读字节数据是基于SPE、H3和C1信号的出现。
30、根据权利要求29所述的设备，其中：
在慢速泄漏模式下，所述读字节数据仅在SPE或H3信号存在时发生，并且
在快速泄漏模式下，所述读字节数据仅在C1信号不存在时发生。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/210,127 | 2005-08-23 | ||
| US11/210,127 US7672315B2 (en) | 2005-08-23 | 2005-08-23 | Methods and apparatus for deskewing VCAT/LCAS members |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN101529806A true CN101529806A (zh) | 2009-09-09 |
Family
ID=37772229
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNA2006800305592A Pending CN101529806A (zh) | 2005-08-23 | 2006-08-21 | 用于对vcat/lcas成员进行去偏移的方法和设备 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7672315B2 (zh) |
| EP (1) | EP1917760A2 (zh) |
| CN (1) | CN101529806A (zh) |
| WO (1) | WO2007024729A2 (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2013029411A1 (zh) * | 2011-09-02 | 2013-03-07 | 中兴通讯股份有限公司 | 一种混合粒度虚级联延时补偿的方法及装置 |
| CN106375107A (zh) * | 2016-08-15 | 2017-02-01 | 瑞斯康达科技发展股份有限公司 | 一种虚级联的数据恢复方法及装置 |
| CN110311746A (zh) * | 2019-06-19 | 2019-10-08 | 北京恒光信息技术股份有限公司 | 低阶虚级联对齐方法及装置 |
| CN111177042A (zh) * | 2019-12-10 | 2020-05-19 | 中国航空工业集团公司西安航空计算技术研究所 | 一种帧处理方法和帧存储装置 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| ATE508547T1 (de) * | 2007-03-23 | 2011-05-15 | Alcatel Lucent Usa Inc | Verfahren und vorrichtung für den transport von client-signalen über transparente netzwerke mittels virtueller verknüpfung |
| CN101656586B (zh) * | 2008-08-20 | 2013-08-07 | 中兴通讯股份有限公司 | 提高同步数字体系虚级联延时补偿缓存效率的方法及装置 |
| US9531646B1 (en) | 2009-12-07 | 2016-12-27 | Altera Corporation | Multi-protocol configurable transceiver including configurable deskew in an integrated circuit |
| CN109150356A (zh) * | 2018-08-15 | 2019-01-04 | 合肥云序科技有限公司 | 一种网络通信的同步方法 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5461622A (en) * | 1994-06-14 | 1995-10-24 | Bell Communications Research, Inc. | Method and apparatus for using SONET overheat to align multiple inverse multiplexed data streams |
| US7054331B1 (en) * | 2000-09-13 | 2006-05-30 | Intel Corporation | Multi-lane receiver de-skewing |
| US6836854B2 (en) * | 2001-04-03 | 2004-12-28 | Applied Micro Circuits Corporation | DS3 Desynchronizer with a module for providing uniformly gapped data signal to a PLL module for providing a smooth output data signal |
| US7415048B2 (en) * | 2001-08-30 | 2008-08-19 | Pmc-Sierra, Inc. | Differential delay compensation |
| CA2356572A1 (en) * | 2001-08-30 | 2003-02-28 | Heng Liao | Transmit virtual concatenation processor |
| JP2003188845A (ja) * | 2001-12-17 | 2003-07-04 | Fujitsu Ltd | パス制御方法その受信側回路及び送信側回路 |
| JP4168701B2 (ja) * | 2002-08-21 | 2008-10-22 | 日本電気株式会社 | 位相調整装置及びそれに用いる位相調整方法並びにそのプログラム |
| US7424036B1 (en) * | 2002-08-26 | 2008-09-09 | Pmc-Sierra, Inc. | Efficient virtual concatenation datapath for SONET/SDH |
| JP3961437B2 (ja) * | 2003-03-24 | 2007-08-22 | アンリツ株式会社 | 伝送状態表示装置 |
| US7489710B2 (en) * | 2003-04-22 | 2009-02-10 | Agere Systems Inc. | Stall need detection and associated stall mechanism for delay compensation in virtual concatenation applications |
| US7801934B2 (en) * | 2003-04-22 | 2010-09-21 | Agere Systems Inc. | Pointer generation method and apparatus for delay compensation in virtual concatenation applications |
| US7411900B2 (en) * | 2003-05-28 | 2008-08-12 | Lucent Technologies Inc. | Fast restoration for virtually-concatenated data traffic |
| JP2005184301A (ja) * | 2003-12-18 | 2005-07-07 | Fujitsu Ltd | 仮想連結帯域の自動変更方法 |
| US7408881B2 (en) * | 2004-09-24 | 2008-08-05 | Lucent Technologies Inc. | Differential delay constrained routing for virtually-concatenated data traffic |
| US20060126641A1 (en) * | 2004-12-15 | 2006-06-15 | Joobin Song | Mapping system of virtual concatenation group signals |
| WO2006081150A2 (en) * | 2005-01-21 | 2006-08-03 | Raza Microelectronics, Inc. | System and method for performing concatenation of diversely routed channels |
-
2005
- 2005-08-23 US US11/210,127 patent/US7672315B2/en active Active
-
2006
- 2006-08-21 EP EP06801899A patent/EP1917760A2/en not_active Withdrawn
- 2006-08-21 WO PCT/US2006/032430 patent/WO2007024729A2/en active Application Filing
- 2006-08-21 CN CNA2006800305592A patent/CN101529806A/zh active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2013029411A1 (zh) * | 2011-09-02 | 2013-03-07 | 中兴通讯股份有限公司 | 一种混合粒度虚级联延时补偿的方法及装置 |
| CN106375107A (zh) * | 2016-08-15 | 2017-02-01 | 瑞斯康达科技发展股份有限公司 | 一种虚级联的数据恢复方法及装置 |
| CN106375107B (zh) * | 2016-08-15 | 2019-07-26 | 瑞斯康达科技发展股份有限公司 | 一种虚级联的数据恢复方法及装置 |
| CN110311746A (zh) * | 2019-06-19 | 2019-10-08 | 北京恒光信息技术股份有限公司 | 低阶虚级联对齐方法及装置 |
| CN110311746B (zh) * | 2019-06-19 | 2020-11-27 | 北京恒光信息技术股份有限公司 | 低阶虚级联对齐方法及装置 |
| CN111177042A (zh) * | 2019-12-10 | 2020-05-19 | 中国航空工业集团公司西安航空计算技术研究所 | 一种帧处理方法和帧存储装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US7672315B2 (en) | 2010-03-02 |
| US20070047593A1 (en) | 2007-03-01 |
| EP1917760A2 (en) | 2008-05-07 |
| WO2007024729A2 (en) | 2007-03-01 |
| WO2007024729A3 (en) | 2007-06-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7020158B2 (en) | Methods and apparatus for the hardware implementation of virtual concatenation and link capacity adjustment over SONET/SDH frames | |
| US7684426B2 (en) | System and method for performing concatentation of diversely routed channels | |
| CN101529806A (zh) | 用于对vcat/lcas成员进行去偏移的方法和设备 | |
| WO2005074211A1 (en) | Methods and apparatus for implementing lcas (link capacity adjustment scheme) sinking with rate based flow control | |
| US7177314B2 (en) | Transmit virtual concatenation processor | |
| CN101167281B (zh) | 用于同步交换光传输网络信号的方法和设备 | |
| US20070019772A1 (en) | Timeshared jitter attenuator in multi-channel mapping applications | |
| US7558287B2 (en) | Combined hardware and software implementation of link capacity adjustment scheme (LCAS) in SONET (synchronous optical network) virtual concatenation (VCAT) | |
| US7940806B1 (en) | Synchronous payload envelope mapping without pointer adjustments | |
| JPH0693669B2 (ja) | 非同期１３９２６４―ｋビット／秒―信号を１５５５２０―ｋビツト／秒―信号に挿入させるための方法 | |
| US7630397B2 (en) | Efficient scalable implementation of VCAT/LCAS for SDH and PDH signals | |
| US7305014B2 (en) | Synchronous system bus | |
| US20040042462A1 (en) | Synchonous transmission network node | |
| US7542484B2 (en) | Managing payload specific latencies in a cross-connect system | |
| EP1936849B1 (en) | Method for mapping and demapping data information over the members of a concatenated group | |
| CN1486000A (zh) | 相位调整装置、相位调整方法和用于相位调整方法的程序 | |
| US7567587B1 (en) | Method and architecture for the extraction and/or insertion of SONET or SDH path overhead data streams | |
| US7590154B2 (en) | Sampled accumulation system and method for jitter attenuation | |
| US7508830B1 (en) | Method and apparatus differential delay compensation processing of virtually concatenated data | |
| WO2022199600A1 (zh) | 业务数据处理方法、装置、相关设备及存储介质 | |
| Wang et al. | Towards more practical LCAS for VCAT in MSTP ASIC | |
| WO2013029411A1 (zh) | 一种混合粒度虚级联延时补偿的方法及装置 | |
| Wang et al. | Revising link capacity adjustment scheme for ASIC applications | |
| ITTO990679A1 (it) | Metodo di mappatura di flussi tributari in trame a divisione di tempoin reti di telecomunicazioni e relativo circuito. |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Open date: 20090909 |