CN101526826B - 参考电压产生装置 - Google Patents
参考电压产生装置 Download PDFInfo
- Publication number
- CN101526826B CN101526826B CN200810008034XA CN200810008034A CN101526826B CN 101526826 B CN101526826 B CN 101526826B CN 200810008034X A CN200810008034X A CN 200810008034XA CN 200810008034 A CN200810008034 A CN 200810008034A CN 101526826 B CN101526826 B CN 101526826B
- Authority
- CN
- China
- Prior art keywords
- reference voltage
- circuit
- generating device
- voltage control
- nmos pass
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Control Of Electrical Variables (AREA)
Abstract
本发明系一种参考电压产生装置,包括一电流产生电路产生一电流,一主动负载电路接收此电流并输出一参考电压,且主动负载电路包括至少一第一参考电压控制电路与一相耦接第二参考电压控制电路,用于降低或提升参考电压之准位,以及一参考电压准位供应电路用于提供至少两参考电压控制准位,以供第一、第二参考电压控制电路依据参考电压控制准位,调整参考电压准位系保持固定状态。
Description
技术领域
本发明系有关一种参考电压产生装置,特别系一种可调整参考电压之准位系固定状态的参考电压产生装置。
背景技术
不论是对于模拟电路或数字电路设计而言,具有稳定的参考电压乃是相当重要的。惟,要保持参考电压准位固定并不是一件简单的事,因为参考电压准位实际上会受到环境温度、制造过程、电源电压准位等因素而偏移。
请参照图1,系习知一种参考电压产生装置示意图。如图所示,习知的参考电压产生装置10系一种利用晶体管在弱反转区(weak inversion)工作的低功率参考电压产生装置,乃包括一电流产生电路12与一主动负载电路14。且,电流产生电路12系用于产生一电流I0,包括一电流镜电路,其系由两PMOS晶体管M1、M2所组成,晶体管M1与M2之闸极相互耦接且源极皆耦接一供应电压VDD,晶体管M2之闸极与汲极并耦接在一起,另一电流镜(current mirror)电路,其系由两NMOS晶体管M3与M4所组成,晶体管M3与M4之闸极相互耦接且晶体管M3与M4又各别耦接晶体管M1与M2,且晶体管M3之闸极与汲极耦接在一起,以及两个二极管电路,其分别具一NMOS晶体管M5与M6,晶体管M5与M6之源极耦接一供应电压Vss且晶体管M5与M6分别与晶体管M3与M4耦接,且晶体管M3之汲极与闸极耦接,晶体管M4之汲极亦与闸极耦接在一起。其中,电流产生电路12所产生的电流I0可以下列方程式(1)所表示,可得知电流I0几乎与电源电压准位无关:
且 其中k6=μnCoxW6/L6,VT是热当电压(thermal voltage),m是次临限摆幅参数(sub-threshold swing parameter),是使次临限电流增加十倍的闸极电压增量。又,W3与L3分别为NMOS晶体管M3之闸极宽度与闸极长度,W4与L4分别为NMOS晶体管M4之闸极宽度与闸极长度,W5与L5分别为NMOS晶体管M5之闸极宽度与闸极长度,W6与L6分别为NMOS晶体管M6之闸极宽度与闸极长度。
主动负载电路14则包括一PMOS晶体管M9耦接电流产生电路12之晶体管M2与M4于节点1以接收电流I0,NMOS晶体管M7、M10与M11,每一晶体管之闸极耦接汲极,且晶体管M7耦接M10及一供应电压Vss,晶体管M10与M11则耦接晶体管M9于节点2,以及一NMOS晶体管M8耦接晶体管M7、M10与M11。主动负载电路接收电流I0而在晶体管M8的汲级产生一参考电压Vref,参考电压Vref并可以下列方程式(2)所表示:
其中k7=μnCoxW7/L7,k8=μnCoxW8/L8,Vth为临界电压,W7与L7分别为NMOS晶体管M7之闸极宽度与闸极长度,W8与L8分别为NMOS晶体管M8之闸极宽度与闸极长度,W9与L9分别为PMOS晶体管M9之闸极宽度与闸极长度,W10与L10分别为NMOS晶体管M10之闸极宽度与闸极长度。
故,由方程式(2)可得知参考电压准位和临界电压Vth相关,且由于不同的制程参数会产生不一样的临界电压,所以参考电压准位会随制程参数变动而有大幅度的偏移,如图2所示之温度与参考电压关系图,其中A组为在典型晶体管组件参数模型下的关系图,B组为在较劣晶体管组件参数模型下的关系图,而C组为在较优晶体管组件参数模型下的关系图。
有鉴于此,本发明系针对上述之困扰,提供一种创新的参考电压产生装置以克服上述缺失。
发明内容
本发明之一目的系在提供一种参考电压产生装置,其主要藉由一改良的主动负载电路及配合一用于提供参考电压控制准位的参考电压准位供应电路来降低参考电压准位的偏移幅度,其中主动负载电路系用于输出一参考电压,且主动负载电路会根据参考电压准位供应电路所提供的参考电压控制准位来降低或是提高参考电压准位,如此即可保持参考电压之准位保持固定。
根据本发明所揭示的参考电压产生装置,系包括一电流产生电路、一主动负载电路耦接电流产生电路,以及一参考电压准位供应电路耦接主动负载电路。其中,电流产生电路系用于产生一电流,参考电压准位供应电路系用于提供至少一第一参考电压控制准位与一第二参考电压控制准位,主动负载电路则从电流产生电路接收此电流且输出一参考电压,且主动负载电路会依据参考电压准位供应电路所提供的第一、第二参考电压控制准位,使所输出的参考电压之准位系保持在固定状态。
且,主动负载电路包括至少一第一参考电压控制电路与一相耦接第二参考电压控制电路,第一参考电压控制电路系根据第一参考电压控制准位,增加从电流产生电路所汲取的电流,以降低参考电压之准位,第二参考电压控制电路根据第二参考电压控制准位,增加从电流产生电路所汲取的电流,以提升参考电压之准位。
本发明之目的或其它目的对于此技艺之通常知识者而言,阅读以下实施例之详细内容后系显而易知的。
先前的概述与接下来的详细叙述都是范例,以便能进一步解释本发明之专利请求项。
附图说明
图1为习知之参考电压产生装置的电路示意图。
图2为根据习知参考电压产生装置所产生的参考电压与温度的关系图。
图3为本发明之参考电压产生装置的电路示意图。
图4为根据本发明参考电压产生装置所产生的参考电压与温度的关系图。
图中:
10参考电压产生装置
12电流产生电路 14主动负载电路
20参考电压产生装置
22电流产生电路 24主动负载电路
26参考电压准位供应电路
28第一参考电压控制电路
30第二参考电压控制电路
具体实施方式
请参照图3,系根据本发明之一种参考电压产生装置的电路示意图。如图所示,本发明之参考电压装置20乃包括一用于产生电流I0的电流产生电路22,一主动负载电路24耦接电流产生电路22以接收电流I0并输出一参考电压Vref,以及一参考电压准位供应电路26耦接主动负载电路24,且参考电压准位供应电路26具有存储元件,如电子可抹除可程序化只读存储器(EEPROM),以供晶圆经制造产出后,将参考电压控制准位数据储存在存储元件中,因此参考电压准位供应电路26可提供至少一第一参考电压控制准位(S1...Sn)与一第二参考电压控制准位(F1...Fn)供主动负载电路24参考。
本发明的电流产生电路22与习知的电流产生电路12相同,即包括两电流镜电路,其中之一电流镜电路具有两相耦接的PMOS晶体管M1、M2,另一电流镜电路具有两相耦接的NMOS晶体管M3、M4,以及两个二极管电路,其中一个二极管电路系由一N闸极耦接汲极的NMOS晶体管M5所构成,另一二极管电路系由一闸极耦接汲极的NMOS晶体管M6所构成,且此两二极管电路之偏压是在饱和区,而关于电流产生电路22之更详细的叙述内容请直接参考电流产生电路12,遂不再赘述。且,电流产生电路22所产生的电流I0是介于5nA到500nA的低电流,几乎与电源电压准位无关。
主动负载电路24包括一PMOS晶体管M9,有两相耦接的第一参考电压控制电路28与第二参考电压控制电路30,以及两相耦接的NMOS晶体管M7与NMOS晶体管M8。且,PMOS晶体管M9耦接电流产生电路22之PMOS晶体管M2、NMOS晶体管M4于节点1以接收电流I0,第一参考电压控制电路28耦接晶体管M9于节点2,其中第一参考电压控制电路28与第二参考电压控制电路30各皆包括复数二极管电路与复数NMOS晶体管,且每一二极管电路都是由一闸极耦接汲极的NMOS晶体管所构成,另,NMOS晶体管M7之闸极与汲极耦接在一起,且汲极尚耦接第一参考电压控制电路28于节点3,源极则耦接一供应电压Vss,NMOS晶体管M8之闸极则耦接晶体管M7之汲极于节点3,源极耦接一供应电压Vss,汲极耦接第二参考定压控制电路30。
因此,当晶体管M9将电流I0注入至第一参考电压控制电路28与第二参考电压控制电路30,最后流经晶体管M8而于M8之汲极端输出参考电压Vref。其中,第一参考电压控制电路28会根据参考电压准位供应电路26所提供的第一参考电压控制准位(S1...Sn),用来增加所汲取电流I0,以降低参考电压Vref之准位,所降低的幅度是即由参考电压准位供应电路26所控制,第二参考电压控制电路30则是根据参考电压准位供应电路26所提供的第二参考电压控制准位(F1...Fn),用来增加所汲取的该电流I0,以提升参考电压Vref之准位,所提升的幅度是即由参考电压准位供应电路26所控制,故本发明就可藉由提升或降低参考电压准位的方式,来修正参考电压之准位偏移量,使参考电压Vref之准位保持固定。如图4所示之温度与参考电压关系图,其中A组为在典型晶体管组件参数模型下应有的关系图,B组为在较劣晶体管组件参数模型下经由参考电压准位供应电路26所提供的第一参考电压控制准位(S1...Sn)调整得到的关系图,而C组为在较优晶体管组件参数模型下经由参考电压准位供应电路26所提供的第二参考电压控制准位(F1...Fn)调整得到的关系图,显示利用本发明之参考电压产生装置,在制程参数变动的情形下,参考电压准位之偏移幅度已有明显改善。
由此可知,本发明所揭示的参考电压产生装置利用调整参考电压准位的方式来降低参考电压准位受制程参数的影响幅度,以尽可能让参考电压准位保持固定。
以上所述之实施例仅系为说明本发明之技术思想及特点,其目的在使熟习此项技艺之人士能够了解本发明之内容并据以实施,当不能以之限定本发明之专利范围,即大凡依本发明所揭示之精神所作之均等变化或修饰,仍应涵盖在本发明之专利范围内。
Claims (13)
1.一种参考电压产生装置,其特征在于:包括:
一电流产生电路,用于产生一电流;
一主动负载电路,其耦接该电流产生电路以接收该电流并输出一参考电压,且该主动负载电路包括至少一第一参考电压控制电路与
一第二参考电压控制电路,且该第一参考电压控制电路与该第二参考电压控制电路相耦接,用于降低或提升该参考电压之准位;及
一参考电压准位供应电路,其耦接该主动负载电路,用于提供至少一第一参考电压控制准位与一第二参考电压控制准位,以供该第一与第二参考电压控制电路依据该第一、第二参考电压控制准位,调整该参考电压准位保持固定。
2.根据权利要求1所述的参考电压产生装置,其特征在于:其中该电流产生电路耦接一第一供应电压VDD与一第二供应电压Vss,该电流产生电路包括:
一第一电流镜电路,其具有两PMOS晶体管且耦接该第一供应电压VDD;
一第二电流镜电路,其具有两NMOS晶体管分别耦接该两PMOS晶体管;及
两个二极管电路,其耦接该第二供应电压Vss且耦接该第二电流镜电路,且该两二极管电路之偏压是在饱和区。
3.根据权利要求2所述的参考电压产生装置,其特征在于:其中该两二极管电路皆各具一NMOS晶体管,且该NMOS晶体管之汲极与闸极耦接。
4.根据权利要求1所述的参考电压产生装置,其特征在于:其中该第一参考电压控制电路根据该第一参考电压控制准位,增加所汲取的该电流,以降低该参考电压之准位。
5.根据权利要求1所述的参考电压产生装置,其特征在于:其中该第二参考电压控制电路根据该第二参考电压控制准位,增加所汲取的该电流,以提升该参考电压之准位。
6.根据权利要求1所述的参考电压产生装置,其特征在于:其中该参考电压准位供应电路具有存储元件,用于储存参考电压控制准位数据。
7.根据权利要求6所述的参考电压产生装置,其特征在于:其中该存储元件为电子可抹除可程序化只读存储器(EEPROM)。
8.根据权利要求1所述的参考电压产生装置,其特征在于:其中该主动负载电路更包括一PMOS晶体管耦接该电流产生电路与该第一参考控制电路,以接收该电流而供该第一、第二参考电压控制电路汲取部分该电流。
9.根据权利要求1所述的参考电压产生装置,其特征在于:其中该主动负载电路更包括一第一NMOS晶体管与一相耦接的第二NMOS晶体管,并分别耦接该第一参考电压控制电路与该第二参考电压控制电路,以在该第二NMOS晶体管之汲极端输出该参考电压。
10.根据权利要求1所述的参考电压产生装置,其特征在于:其中该第一参考电压控制电路包括复数二极管电路与复数NMOS晶体管。
11.根据权利要求10所述的参考电压产生装置,其特征在于:其中该等二极管电路皆各具一NMOS晶体管,且该NMOS晶体管之汲极与闸极耦接。
12.根据权利要求1所述的参考电压产生装置,其特征在于:其中该第二参考电压控制电路包括复数二极管电路与复数NMOS晶体管。
13.根据权利要求12所述的参考电压产生装置,其特征在于:其中该等二极管电路皆各具一NMOS晶体管,且该NMOS晶体管之汲极与闸极耦接。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN200810008034XA CN101526826B (zh) | 2008-03-04 | 2008-03-04 | 参考电压产生装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN200810008034XA CN101526826B (zh) | 2008-03-04 | 2008-03-04 | 参考电压产生装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101526826A CN101526826A (zh) | 2009-09-09 |
CN101526826B true CN101526826B (zh) | 2011-11-30 |
Family
ID=41094712
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN200810008034XA Expired - Fee Related CN101526826B (zh) | 2008-03-04 | 2008-03-04 | 参考电压产生装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101526826B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103092253B (zh) * | 2013-01-25 | 2016-03-09 | 上海华虹宏力半导体制造有限公司 | 参考电压产生电路 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4342926A (en) * | 1980-11-17 | 1982-08-03 | Motorola, Inc. | Bias current reference circuit |
CN1238483A (zh) * | 1998-06-05 | 1999-12-15 | 日本电气株式会社 | 带隙参考电压发生电路 |
-
2008
- 2008-03-04 CN CN200810008034XA patent/CN101526826B/zh not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4342926A (en) * | 1980-11-17 | 1982-08-03 | Motorola, Inc. | Bias current reference circuit |
CN1238483A (zh) * | 1998-06-05 | 1999-12-15 | 日本电气株式会社 | 带隙参考电压发生电路 |
Also Published As
Publication number | Publication date |
---|---|
CN101526826A (zh) | 2009-09-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
De Vita et al. | A Sub-1-V, 10 ppm/$^{\circ} $ C, Nanopower Voltage Reference Generator | |
EP0747800B1 (en) | Circuit for providing a bias voltage compensated for P-channel transistor variations | |
KR101489006B1 (ko) | 정전류 회로 | |
US7589573B2 (en) | Startup circuit and method | |
US9383760B2 (en) | Temperature-compensated reference voltage system with very low power consumption based on an SCM structure with transistors of different threshold voltages | |
JPH06295584A (ja) | 半導体集積回路 | |
US5136182A (en) | Controlled voltage or current source, and logic gate with same | |
US7642815B2 (en) | Sense amplifier | |
US7764114B2 (en) | Voltage divider and internal supply voltage generation circuit including the same | |
CN109845110B (zh) | 用于补偿模拟和/或数字电路的pvt变化的补偿装置 | |
US20190041885A1 (en) | Adaptive bulk-bias technique to improve supply noise rejection, load regulation and transient performance of voltage regulators | |
CN106464133B (zh) | 前馈偏置电路 | |
JPH10116129A (ja) | 基準電圧発生回路 | |
CN102073335B (zh) | Mos结构高精度电压基准源 | |
JP2008152632A (ja) | 基準電圧発生回路 | |
CN101526826B (zh) | 参考电压产生装置 | |
US8970257B2 (en) | Semiconductor device for offset compensation of reference current | |
KR19990007180A (ko) | 데이터 판정 회로 및 데이터 판정 방법 | |
KR101018704B1 (ko) | 가변 지연 회로, 시험 장치, 및 전자 디바이스 | |
KR100825956B1 (ko) | 기준전압 발생기 | |
KR960038974A (ko) | 반도체 메모리장치의 입력보호회로 및 입력보호방법 | |
KR100607164B1 (ko) | 기준 전압 발생 회로 | |
JP7360968B2 (ja) | Dc電圧生成回路 | |
JP3355478B2 (ja) | 基準電圧発生回路 | |
KR100626913B1 (ko) | 전압 제어 발진기 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20111130 Termination date: 20200304 |
|
CF01 | Termination of patent right due to non-payment of annual fee |