CN101526706A

CN101526706A - 液晶显示器的像素结构

Info

Publication number: CN101526706A
Application number: CN 200810082180
Authority: CN
Inventors: 张祖强; 施博盛; 陈柏仰; 吴昭慧
Original assignee: Hannstar Display Corp
Current assignee: Hannstar Display Corp
Priority date: 2008-03-07
Filing date: 2008-03-07
Publication date: 2009-09-09
Anticipated expiration: 2028-03-07
Also published as: CN101526706B

Abstract

一种液晶显示器的像素结构，包括基板、遮光件、第一数据线、第二数据线及像素电极。所述遮光件设置于所述基板上。所述第一及第二数据线沿着所述遮光件设置，且所述第二数据线与所述遮光件部分重叠。所述像素电极与所述第一数据线及所述遮光件部分重叠，且不与所述第二数据线重叠。

Description

液晶显示器的像素结构

技术领域

本发明涉及一种液晶显示器的像素结构，特别涉及一种具有高开口率及低数据线耦合比例的液晶显示器的像素结构。

背景技术

随着电子科技的进步，尤其在日常生活中便携式电子产品的盛行，对于轻薄短小、耗电量低的显示器装置的需求与日俱增。液晶显示器(Liquid CrystalDisplay；LCD)装置由于具有低耗电、厚度薄、重量轻等优点，适用于此类的电子产品中，甚至已逐步取代传统的阴极射线管显示器装置。

由于像素的开口率为影响液晶显示器特性的重要因素，因此业界提出了各种像素结构以增加像素的开口率。参照图11及图2，图1显示一种公知的具有高开口率的像素结构的上视图，图2为图1中沿II-II’线的剖视图。该像素结构9包含2横向平行地设置的栅极线91及储存线9，数据线93垂直于该栅极线91及该储存线92，其中该储存线92具有作为公用线的第一部分92a及作为储存电容的第二部分92b，且该第二部分92b比第一部分宽。该栅极线91及该数据线93限定像素区域。

薄膜晶体管95设置于该栅极线91与该数据线93的交界处，其包含延伸在栅极线91的栅极91a，半导体层951设置在该栅极91a上并夹置绝缘层98，如图2所示。源极953及漏极952分别覆盖于该半导体层951两侧的部分。有机绝缘层97覆盖于该像素区域，其上设置像素电极96。该有机绝缘层97设置有通孔99以电连接该像素电极96与该源极953，其中该像素电极96分别与该栅极线91及该数据线93部分重叠，由此，增加该像素结构9的开口率(aperture ratio)。

然而，上述的像素结构9通过设置有机绝缘层97降低该像素电极96与该数据线93间的杂散电容Cpd，以降低其所形成的串扰效应。参照图3所示，其公开一种像素结构的电容连接示意图，由图中可知单一像素区域内数据线的耦合比例为(Cpd1+Cpd2)/[(Cpd1+Cpd2)+Cst+Clc+(Cgs+Cpg)]，其中(Cpd1+Cpd2)为像素电极与此像素区域数据线重叠所产生的杂散电容，Cst为像素结构的储存电容，Clc为液晶单元(Liquid Crystal)的电容，Cgs为薄膜晶体管的栅极与源极间的寄生电容，Cpg为像素电极与薄膜晶体管栅极间的电容。当单一像素区域内数据线的耦合比例越小，则具有越低的串扰现象，且由上式可知，可通过降低(Cpd1+Cpd2)或增加Cst的值以达到降低耦合比例的目的。

虽然图1及图2所示的像素结构9通过设置有机绝缘层97以降低该像素电极96与该数据线93间的杂散电容Cpd，然而介于该像素电极96与该储存线92的第二部分92b间的储存电容Cst亦同时降低，因此并无法有效降低单一像素区域内数据线的耦合比例。

因此，本发明还提供一种液晶显示器的像素结构，其可增加像素结构的开口率，并可降低单一像素区域内数据线的耦合比例。

发明内容

本发明的一个目的在于提供一种液晶显示器的像素结构，其通过使像素电极与数据线及栅极线部分重叠，从而增加像素结构的开口率。

本发明的另一目的在于提供一种液晶显示器的像素结构，其中像素电极与像素区域的两条数据线的其中一条部分重叠且不与另一条数据线重叠，可有效降低单一像素区域内数据线的耦合比例，从而降低串扰效应。

本发明的另一目的在于提供一种液晶显示器的像素结构，其通过设置透明电极与像素电极重叠，可增加像素的储存电容，从而降低单一像素区域内数据线的耦合比例。

本发明的另一目的在于提供一种液晶显示器的像素结构，其可通过增加无机保护层的厚度而避免另外设置有机绝缘层，从而降低制作成本。

为达到上述目的，本发明提供一种液晶显示器的像素结构，包含基板、遮光件、金属层以及像素电极，其中该金属层包含第一数据线及第二数据线。该遮光件设置于该基板上。该第二数据线沿着该遮光件设置且与该遮光件部分重叠；该第一数据线大致平行该第二数据线。该像素电极与该第一数据线及该遮光件部分重叠，且不与该第二数据线重叠。

本发明的像素结构还包含第一绝缘层及第二绝缘层。该第一绝缘层介于该金属层及该遮光件之间。该第二绝缘层介于该金属层与该像素电极之间。

本发明的像素结构还包括导线，例如栅极线或公用线，与该第一数据线及该第二数据线交错且与该像素电极部分重叠，该导线可电连接该遮光件或与该遮光件电分离。此外，该导线与该像素电极的重叠区域用以形成储存电容，可选择另设置导电层位于该导线与该像素电极之间，且该导电层通过通孔与该像素电极电连接。

上述的像素结构可另外包含与该导线电连接的透明电极，其设置在该基板及像素电极之间并介于像素区域的两条数据线之间，该透明电极可与该导线或该遮光件部分重叠。该遮光件用以遮蔽像素区域边缘处的漏光，其材质可为导电材料或绝缘材料所制成。

根据本发明的另一特点，本发明还提供一种液晶显示器的像素结构，包含基板、第一金属层、第二金属层、第一绝缘层、像素电极、第二绝缘层及透明电极。该第一金属层设置于该基板上，并包含导线及遮光件。该第二金属层设置于该基板上，并包含第二数据线沿着该遮光件设置，且部分重叠该遮光件并与该导线交错，并且第一数据线大致平行该第二数据线并与该导线交错。该第一绝缘层介于该第一金属层及该第二金属层之间。该像素电极与该第一数据线及该遮光件部分重叠，且不与该第二数据线重叠。该第二绝缘层介于该第二金属层及该像素电极之间。该透明电极介于该基板与该像素电极之间并与该导线电连接，且与该遮光件及该导线部分重叠。

附图说明

图1为公知的液晶显示器的像素结构的上视图；

图2为图1的液晶显示器的像素结构中沿II-II’线的剖视图；

图3为像素结构的电容连接示意图；

图4为本发明第一实施例的液晶显示器的像素结构的上视图；

图5a为图4的液晶显示器的像素结构中沿V-V’线的剖视图，其中该像素结构包含有机层；

图5b为图4的液晶显示器的像素结构中沿V-V’线的另一剖视图，其中该像素结构不包含有机层；

图6a为图4的液晶显示器的像素结构中沿VI-VI’线的剖视图，其中该像素结构包含有机层；

图6b为图4的液晶显示器的像素结构中沿VI-VI’线的另一剖视图，其中该像素结构不包含有机层；

图7为本发明的第二实施例的液晶显示器的像素结构的上视图；

图8为本发明的第三实施例的液晶显示器的像素结构的上视图；

图9a为图8的液晶显示器的像素结构中沿IX-IX’线的剖视图，其中该像素结构包含有机层且导线的第二部分在透明电极之后形成；

图9b为图8的液晶显示器的像素结构中沿IX-IX’线的另一剖视图，其中该像素结构包含有机层且导线的第二部分在透明电极之前形成；

图10a为图8的液晶显示器的像素结构中沿IX-IX’线的另一剖视图，其中该像素结构不包含有机层且导线的第二部分在透明电极之后形成；

图10b为图8的液晶显示器的像素结构中沿IX-IX’线的另一剖视图，其中该像素结构不包含有机层且导线的第二部分在透明电极之前形成；

图11为本发明的第四实施例的液晶显示器的像素结构的上视图；

图12为本发明的第五实施例的液晶显示器的像素结构的上视图；

图13为本发明的第六实施例的液晶显示器的像素结构的上视图。

具体实施方式

为了让本发明的上述和其他目的、特征、和优点能更明显，下文将配合所附图示，作详细说明如下。此外，在本发明各实施例的说明中，类似的元件以相同的符号表示，在此先予以说明。

请参照图4所示，其显示本发明的第一实施例的液晶显示器的像素结构1的上视图。像素结构1包含：第一栅极线11a；第二栅极线11b，其平行于该第一栅极线11a；导线12，其包含作为公用线(common line)的第一部分12a及作为遮光件且大致垂直于该第一部分12a的第二部分12b；第一数据线13a及第二数据线13b，其垂直于该第一栅极线11a、该第二栅极线11b及该导线12的第一部分12a，且大致沿着该导线12的第二部分12b设置，其中，该第一栅极线11a、该第二栅极线11b、该第一数据线13a及该第二数据线13b共同限定像素区域。此外，为了增加该像素结构1的储存电容(将于下文中说明)，可选择在该导线12的第一部分12a上另设置第三部分12c，其朝向该像素区域的中心延伸，因此该第三部分12c的宽度大于第一部分12a。必须说明的是，该导线12的第三部分12c并不一定要实施于本发明的像素结构1中。

该第一栅极线11a及该第二栅极线11b用作为扫描线，其与该导线12利用同一道光刻工艺(photolithography process)形成，在本说明书中称之为第1金属层(M1)；该第一数据线13a及该第二数据线13b利用同一道光刻工艺形成，且其形成在该第1金属层之后，因此在本说明书中称之为第2金属层(M2)。本实施例中，该导线12由导电材料制成，其第二部分12b用以遮蔽该像素结构1的边缘处的漏光。

薄膜晶体管14位于该第二栅极线11b及该第二数据线13b的交界处，其包含从该第二栅极线11b延伸出来的栅极141(gate)、源极142(source)及漏极143(drain)。像素区域上方沉积有像素电极15，其部分重叠于该第二栅极线11b、该第一数据线13a、该导线12的第一部分12a及该导线12的第二部分12b，由此以增加该像素结构1的开口率。此外，由于该像素电极15与该导线12的重叠部分用作为储存电容，选择将该像素电极15覆盖于该导线的第三部分12c上，可有效增加该像素结构1的储存电容，且该导线12的第三部分12c与该像素电极15之间设置有导电层M；该像素电极15上形成第一通孔151以使该像素电极15与该源极142电连接，并形成第二通孔152以使该像素电极15与该导线12的第三部分12c电连接。可以了解的是，该像素结构1还包含有其他构件没有显示在图4中，将在之后的该像素结构1的剖视图中说明。此外，当选择不实施该导线12的第三部分12c时，该导电层M及该第二通孔152也同时不实施。

请参照图5a、5b、6a及6b，图5a及图5b显示图4的像素结构1中沿V-V’线的剖视图；图6a及图6b显示图4的像素结构1中沿VI-VI’线的剖视图。请同时参照图5a及图6a，其显示本发明第一实施例的像素结构1中设置有一有机层的实施方式，其为储存电容在公用线的结构(C_st on common)；该像素结构1包含基板10，例如玻璃基板；该栅极141、该导线12的第二部分12b及第三部分12c(第1金属层)直接形成在该基板10上；栅极绝缘层16沉积在该基板10上，以覆盖该栅极141、该导线12的第二部分12b及第三部分12c；该栅极141上方的栅极绝缘层16上利用光刻工艺连续形成非晶硅层144及掺杂层145；该掺杂层145上靠近图5a中该栅极141的两侧分别设置有源极142及漏极143，该第一数据线13a、该第二数据线13b及该导电层M形成于该栅极绝缘层16上，且该第二数据线13b与该导线12的第二部分12b部分重叠，其中该源极142、漏极143、第一数据线13a、第二数据线13b及该导电层M利用同一道光刻工艺形成(第2金属层)；无机钝化层(passivation layer)17形成于该栅极绝缘层16上以覆盖该源极142、漏极143、第一数据线13a、第二数据线13b及该导电层M；有机层(organic layer)18直接覆盖于该无机钝化层17上，其厚度例如可为3微米；以及像素电极15直接沉积于该有机层18上，且分别与该第一数据线13a及该导线12的第二部分12b部分重叠，并覆盖于该导线12的第三部分12c，其中该有机层18及该无机钝化层17设有第一通孔151及第二通孔152，该第一通孔151可使该像素电极15与该源极142电连接，该第二通孔152可使该像素电极15与该导线12的第三部分12c电连接。此外，该像素结构1还包含与该基板10相对设置的相对基板19以及夹置在该基板10及该相对基板19之间的液晶层LC。

在本实施例中，该无机钝化层17的材料可以是(但不限于)氮化硅(silicon nitride)、氮氧化硅(siliconoxy-nitride)或氧化硅(silicon oxide)。该像素电极15的材料为透明导电材料，例如可以是(但不限于)铟锡氧化物(ITO)、铟锌氧化物(IZO)、铝锌氧化物(AZO)等。本实施例通过使该像素电极15与该第一数据线13a部分重叠但不与该第二数据线13b重叠，使该像素电极15与数据线之间的杂散电容约减少为一半，从而降低串扰效应；且通过设置该导线12的第二部分12b以遮蔽像素区域边缘的漏光，可缩减两相邻像素间的黑色矩阵(未示出)的面积，以提升单一像素区域的透光率；并通过设置该导线12的第三部分12c，可有效增加单一像素区域的储存电容。

请同时参照图5b及图6b，其显示本发明第一实施例的像素结构1中没有设置有机层的实施方式。此像素结构1’与图5a及图6a所示的像素结构1的差别在于，该像素电极15直接沉积于该无机钝化层17上，且该无机钝化层17具有第一通孔151，其用以电连接该像素电极15及该薄膜晶体管14的源极142，并具有第二通孔152，其用以电连接该像素电极15及该导线12的第三部分12c，其中可增加该无机钝化层17的厚度至介于4500埃至9000埃之间。除此之外，其他构件的配置方式与图5a及图6a所示的像素结构1相同，在此不再赘述。由于本实施方式中无需形成有机层18，可简化结构并降低成本；该像素电极15同样与该第一数据线13a部分重叠但不与该第二数据线13b重叠，可使该像素电极15与数据线间的杂散电容约减少为一半，并通过同时设置该导线12的第三部分12c，从而降低单一像素区域内数据线的耦合比例；此外，可通过增加该无机钝化层17的厚度，进一步降低该像素电极15与该第一数据线13a重叠部分的杂散电容，可有效降低串扰效应(crosstalk)。

请参照图7所示，其显示本发明第二实施例的像素结构2的上视图。像素结构2与第一实施例(图4)的差异在于，该导线的第一部分12a与第二部分12b分离，亦即该第一部分12a用作公用线而该第二部分12b用作遮光件以遮蔽像素区域边缘的漏光，因此该第二部分12b在此实施例中可由导电或非导电材料形成。除此之外，其他构件的配置方式与图4相同，在此不在赘述。同样地，本发明第二实施例也同样包含具有有机层的实施方式(如图5a及图6a所示)以及不具有有机层的实施方式(如图5b及图6b所示)。

请参照图8，其显示本发明第三实施例的液晶显示器的像素结构的上视图。像素结构3包含：第一栅极线11a；第二栅极线11b，其平行该第一栅极线11a；导线12，其包含作为一公用线的第一部分12a及作为遮光件且大致垂直于该第一部分12a的第二部分12b；第一数据线13a及第二数据线13b，其垂直于该第一栅极线11a、该第二栅极线11b及该导线12的第一部分12a，且大致沿着该导线12的第二部分12b设置，其中该第一栅极线11a、第二栅极线11b、第一数据线13a及该第二数据线13b共同限定像素区域。

薄膜晶体管14位于该第二栅极线11b及该第二数据线13b的交界处，其包含从该第二栅极线11b延伸出来的栅极141、源极142及漏极143。像素区域上方沉积有像素电极15，其部分重叠于该第二栅极线11b、该第一数据线13a、该导线12的第一部分12a及该导线12的第二部分12b，由此以增加该像素结构3的开口率；该像素电极15上具有第一通孔151以使该像素电极15与该源极142电连接。第三实施例与第一实施例最主要的差异在于，像素区域中另外沉积有一透明电极35，其与该像素电极15重叠，且与该导线12的第一部分12a及第二部分12b部分重叠并与其电接触。该透明电极35用以与该像素电极15间形成储存电容，且由于其为透明电极，并不会影响透光量，可通过增加其面积来增加与该像素电极15间的储存电容，以降低单一像素区域内数据线的耦合比例。可以了解的是该像素结构3另包含其他构件没有显示于图8中，将在后述该像素结构3的剖视图中说明。此外，由于本实施例中具有该透明电极35，因此该导线12可不设置如第一及第二实施例中的导线12的第三部分12c。

请参照图9a、9b、10a及10b，其显示图8的像素结构3中沿IX-IX’线的剖视图；图9a及图9b显示本发明第三实施例的像素结构3中具有有机层的实施方式；图10a及图10b显示本发明第三实施例的像素结构3中不具有有机层的实施方式，其为储存电容在公用线的结构。可以了解的是，由于该透明电极35并未与该薄膜晶体管14相重叠，因此该薄膜晶体管14的剖视图与第一实施例的图5a及图5b相同，在此不再赘述。

请参照图9a，其显示本发明第三实施例的第一种实施方式，该像素结构3包含基板10，例如玻璃基板；该透明电极35直接形成在该基板10上；该导线12的第二部分12b形成在该基板10上，其与该透明电极35部分重叠且电连接；栅极绝缘层16沉积在于该基板10上并覆盖于该透明基板35及该导线12的第二部分12b；该第一数据线13a及该第二数据线13b形成在该栅极绝缘层16上，且该第二数据线13b与该导线12的第二部分12b部分重叠，其中该第一数据线13a及该第二数据线13b利用同一道光刻工艺形成(第2金属层)；无机钝化层17形成在该栅极绝缘层16上并覆盖该第一数据线13a及该第二数据线13b；有机层18直接覆盖在该无机钝化层17上，其厚度例如可以是3微米；及像素电极15直接沉积在该有机层18上并与该透明电极35重叠以形成储存电容，并分别与该第一数据线13a及该导线12的第二部分12b部分重叠。可以了解的是，虽然在图9a中并未示出，该像素结构3同样另外包含与该基板10相对设置的相对基板以及夹置于该基板10及该相对基板之间的液晶层。

在本实施例中，该无机钝化层17的材料可以是，但不限于，氮化硅、氮氧化硅或氧化硅。该透明电极35及该像素电极15的材料为透明导电材料，例如可以是，但不限于，铟锡氧化物、铟锌氧化物、铝锌氧化物等。

请参照图9b，其显示本发明第三实施例的第二种实施方式，图9b与图9a的差异在于，该导线12的第二部分12b先形成在该基板10上，接着再形成该透明电极35，其中该透明电极35与该导线12部分重叠并与其电连接。除此之外，其他构件的配置方式及材质与图9a所公开的相同，在此不再赘述。第三实施例通过使该像素电极15与该第一数据线13a部分重叠但不与该第二数据线13b重叠，使该像素电极15与数据线之间的杂散电容大约减少为一半，从而降低串扰效应；通过设置该导线12的第二部分12b以遮蔽像素区域边缘的漏光，可缩减两相邻像素间的黑色矩阵(未示出)面积，提升单一像素区域的透光率；且通过将透明电极35设置为与该像素电极15重叠，增加像素结构的储存电容以进而降低单一像素区域内数据线的耦合比例。

请照图10a及图10b所示，其显示本发明第三实施例的像素结构3中不具有有机层的实施方式。此像素结构3’与图9a及图9b所示的像素结构3最大的差别在于，该像素电极15直接沉积在该无机钝化层17上，其中可增加该无机钝化层17的厚度至介于4500埃至9000埃之间。除此之外，图10a中其他构件的配置方式与图9a所示的像素结构相同，且图10b中其他构件的配置方式与图9b所示的像素结构相同，在此不再赘述。由于本实施方式中无需形成该有机层18，可简化结构并降低成本；该像素电极15同样与该第一数据线13a部分重叠但不与该第二数据线13b重叠，可使该像素电极15与数据线之间的杂散电容大约减少为一半，同时设置透明电极35与该像素电极15重叠，增加像素结构的储存电容，从而降低单一像素区域内数据线的耦合比例；可通过增加该无机钝化层17的厚度，进一步降低该像素电极15与该第一数据线13a重叠部分的杂散电容，以有效降低串扰效应。

在另一种实施方式中，第三实施例中该导线12的第一部分12a与第二部分12b同样可制成分离的，如图7所示，亦即该第一部分12a用作公用线；该第二部分12b作为遮光件，用以遮蔽像素区域边缘的漏光，且该第二部分12b此时可由导电或非导电材料形成。除此之外，其他构件的配置方式及材质与图8相同，在此不再赘述。可以了解的是，该导线12的第一部分12a及第二部分12b分离的结构也可包含具有有机层的实施方式(如图9a及图9b所示)以及不具有有机层的实施方式(如图10a及图10b所示)。

请参照图11，其显示本发明第四实施例的液晶显示器的像素结构的上视图。像素结构4包含：导线11，其包含作为第一栅极线的第一部分11a及作为遮光件并大致垂直于该第一部分11a的第二部分11c；第二栅极线11b，其平行于该导线11的第一部分11a；第一数据线13a及第二数据线13b，其垂直于该第一导线11的第一部分11a(第一栅极线)及该第二栅极线11b，且大致沿着该导线11的第二部分11c设置，其中该导线11的第一部分11a、该第二栅极线11b、该第一数据线13a及该第二数据线13b共同限定像素区域。第四实施例与第一实施例(图4)的差别在于，该像素结构4为储存电容在栅极线上(Cst on gate)的结构，亦即像素结构4中并不具有公用线。此外，为了增加该像素结构4的储存电容(将于后述段落中说明)，可选择在该导线11的第一部分11a上另设置第三部分11d，其朝向该像素区域的中心延伸，因此该第三部分11d的宽度大于第一部分11a。必须说明的是，该导线11的第三部分11d并不一定要实施于本发明的像素结构4中。

该导线11的第一部分11a及该第二栅极线11b用作扫描线，且该导线11及该第二栅极线11b利用同一道光刻工艺形成，在本说明书中称为第1金属层(M1)；该第一数据线13a及该第二数据线13b利用同一光刻工艺形成，且其形成在该第1金属层之后，因此在本说明书中称为第2金属层(M2)。该导线11由导电材料所制成，其第二部分11c用以遮蔽该像素结构4边缘处的漏光。

薄膜晶体管14位于该第二栅极线11b与该第二数据线13b的交界处，其包含从该第二栅极线11b延伸出的栅极141、源极142及漏极143。像素区域上方沉积像素电极15，其部分重叠于该第二栅极线11b、该第一数据线13a、该导线11的第一部分11a及第二部分11c，由此以增加该像素结构4的开口率。此外，由于该像素电极15与该导线11的重叠部分用作储存电容，选择将该像素电极15覆盖于该导线的第三部分11d上，可有效增加该像素结构4的储存电容，且该导线11的第三部分11d与该像素电极15之间设置有导电层M；该像素电极15上形成有第一通孔151以使该像素电极15与该源极142电连接，并形成第二通孔152以使该像素电极15与该导线11的第三部分11d电连接。除此之外，其他构件的配置方式及材质与本发明第一实施例(图4)相同，在此不再赘述。本发明第四实施例还包含具有有机层的实施方式(如图5a及图6a所示)以及不具有有机层的实施方式(如图5b及图6b所示)。可以了解的是，虽在图11中未示出，该像素结构4同样另外包含与该基板10相对设置的相对基板以及夹置于该基板10及该相对基板之间的液晶层。此外，当选则不实施该导线11的第三部分11d时，该导电层M及该第二通孔152也同时不实施。

第四实施例同样通过使该像素电极15与该第一数据线13a部分重叠但不与该第二数据线13b重叠，使该像素电极15与数据线之间的杂散电容约减少为一半，从而降低串扰效应；且通过设置该导线11的第二部分11c以遮蔽像素区域边缘的漏光，可缩减两相邻像素间的黑色矩阵(未示出)面积，以提升单一像素区域的透光率。并通过设置该导线11的第三部分11d，可有效增加单一像素区域的储存电容。

请参照图12所示，其显示本发明第五实施例的像素结构5的上视图，像素结构5与图11所示的像素结构4相同的构件以相同的标记表示。第五实施例与第四实施例的差异在于，该导线11的第一部分11a与第二部分11c分离，亦即该第一部分11a用作第一栅极线；该第二部分11c用作遮光件，用以遮蔽像素区域边缘的漏光，且该第二部分11c在此时可由导电或非导电材料形成。除此之外，像素结构5中其他构件的配置方式及材质与图11相同，在此不再赘述。可以了解的是，本发明第五实施例也可包含具有有机层的实施方式(如图5a及图6a所示)以及不具有有机层的实施方式(如图5b及图6b所示)。

请参照图13，其显示本发明第六实施例的液晶显示器的像素结构的上视图。像素结构6包含：导线11，其包含作为第一栅极线的第一部分11a及作为遮光件并大致垂直于该第一部分11a的第二部分11c；第二栅极线11b，其平行于该导线11的第一部分11a(第一栅极线)；第一数据线13a及第二数据线13b，其垂直于该第一导线11的第一部分11a及该第二栅极线11b，且大致沿着该导线11的第二部分11c设置，其中该导线11的第一部分11a、该第二栅极线11b、该第一数据线13a及该第二数据线13b共同限定像素区域。本实施例的像素结构6也是储存电容在栅极线的结构，亦即像素结构6中并不具有公用线。

薄膜晶体管14位于该第二栅极线11b与该第二数据线13b的交界处，其包含从该第二栅极线11b延伸出来的栅极141、源极142及漏极143。像素区域上方沉积有像素电极15，其部分重叠于该第二栅极线11b、该第一数据线13a、该导线11的第一部分11a及第二部分11c，由此以增加该像素结构6的开口率；该像素电极15上具有第一通孔151以使该像素电极15与该源极142电连接。第六实施例与第四实施例最主要的差异在于，像素区域中另外沉积有透明电极35，其与该像素电极15重叠，并与该导线11的第一部分11a及第二部分11c部分重叠，用以与该像素电极15间形成储存电容，且由于其为透明电极，不会影响透光量，可通过增加其面积来增加与该像素电极15间的储存电容，以降低单一像素区域内数据线的耦合比例。除此之外，其他构件的配置方式及材质与本发明第三实施例(图8)相同，在此不再赘述，且本发明第六实施例也可包含具有有机层的实施方式(如图9a及图9b所示)以及不具有有机层的实施方式(如图10a及图10b所示)。

第六实施例同样通过使该像素电极15与该第一数据线13a部分重叠但不与该第二数据线13b重叠，使该像素电极15与数据线之间的杂散电容减少为一半，从而降低串扰效应；通过设置该导线11的第二部分11c以遮蔽像素区域边缘的漏光，可缩减两相邻像素间的黑色矩阵(未示出)面积，以提升单一像素区域的透光率；且通过设置与该像素电极15的透明电极35重叠，增加像素结构的储存电容，进一步降低单一像素区域内数据线的耦合比例。此外，由于本实施例中具有该透明电极35，因此该导线11可不设置如第四及第五实施例中的该导线11的第三部分11d。

此外，第六实施例中该导线11的第一部分11a与第二部分11c同样可以是分离的，如图12所示，亦即该第一部分11a用作第一栅极线；该第二部分11c用作遮光件，用以遮蔽像素区域边缘的漏光，且该第二部分11c此时可由导电或非导电材料形成。除此之外，其他构件的配置方式及材质与图13相同，在此不再赘述。可以了解的是，该导线11的第一部分11a及第二部分11c分开的结构中，亦可包含具有有机层的实施方式(如图9a及图9b所示)以及不具有有机层的实施方式(如图10a及图10b所示)。

综上所述，公知技术的通过设置有机绝缘层以降低杂散电容的方式具有无法有效降低单一像素区域内的数据线的耦合比例的问题。本发明通过使像素电极与像素区域中两条数据线的其中之一部分重叠且不与另一条数据线重叠，可有效降低单一像素区域内数据线的耦合比例，从而降低串扰效应；并设置遮光件以遮蔽像素区域边缘的漏光，可缩减两相邻像素间的黑色矩阵面积以提升单一像素区域的透光率。

虽然本发明已以上述实施例公开，然其并非用以限定本发明，任何本领域即使人员，在不脱离本发明的精神和范围内，当可作各种改变与修改。因此本发明的保护范围当以所附权利要求所限定的为准。

Claims

1、一种液晶显示器的像素结构，包括：

基板；

遮光件，其设置在所述基板上；

金属层，包括：

第二数据线，其沿着所述遮光件设置，且与所述遮光件部分重叠；以及

第一数据线，其大致平行于所述第二数据线；以及

像素电极，其与所述第一数据线及所述遮光件部分重叠，且不与所述第二数据线重叠。

2、根据权利要求1所述的像素结构，其中所述遮光件的一部分不与所述第二数据线及所述像素电极重叠。

3、根据权利要求1所述的像素结构，其中所述遮光件由绝缘材料制成。

4、根据权利要求1所述的像素结构，还包括第一绝缘层，其介于所述遮光件及所述金属层之间。

5、根据权利要求1所述的像素结构，还包括第二绝缘层，其介于所述金属层及所述像素电极之间。

6、根据权利要求1所述的像素结构，还包括有机层，其介于所述像素电极与所述基板之间。

7、根据权利要求1所述的像素结构，还包括导线，其与所述第一数据线及所述第二数据线交错。

8、根据权利要求7所述的像素结构，其中所述导线为栅极线或公用线。

9、根据权利要求7所述的像素结构，其中所述像素电极与所述导线部分重叠。

10、根据权利要求9所述的像素结构，还包括导电层，其位于所述导线与所述像素电极的重叠区域。

11、根据权利要求10所述的像素结构，还包括第一绝缘层，其介于所述导电层与所述导线之间。

12、根据权利要求10所述的像素结构，还包括第二绝缘层，其介于所述导电层与所述像素电极之间。

13、根据权利要求12所述的像素结构，还包括通孔，其位于所述第二绝缘层，所述导电层与所述像素电极通过所述通孔电连结。

14、根据权利要求7所述的像素结构，其中所述遮光件由导电材料制成。

15、根据权利要求14所述的像素结构，其中所述遮光件与所述导线电连接。

16、根据权利要求7所述的像素结构，还包括透明电极，其与所述导线电连接。

17、根据权利要求16所述的像素结构，其中所述透明电极介于所述基板及所述像素电极之间。

18、根据权利要求16所述的像素结构，其中所述透明电极与所述导线部分重叠。

19、根据权利要求16所述的像素结构，其中所述透明电极与所述遮光件部分重叠。

20、根据权利要求16所述的像素结构，其中透明电极设置于所述第一数据线及所述第二数据线之间。

21、根据权利要求1所述的像素结构，还包括相对基板，其与所述基板相对。

22、根据权利要求21所述的像素结构，还包括液晶层，其介于所述基板与所述相对基板之间。

23、一种液晶显示器的像素结构，包括：

基板；

第一金属层，其设置于所述基板上，所述第一金属层包括：

导线；以及

遮光件；

第二金属层，其设置于所述基板上，所述第二金属层包括：

第二数据线，其沿着所述遮光件设置，且其与所述遮光件部分重叠并与所述导线交错；以及

第一数据线，其大致平行于所述第二数据线并与所述导线交错；

第一绝缘层，其介于所述第一金属层及所述第二金属层之间；

像素电极，其与所述第一数据线及所述遮光件部分重叠，且不与所述第二数据线重叠；

第二绝缘层，其介于所述第二金属层及所述像素电极之间；

透明电极，其介于所述基板与所述像素电极之间并与所述导线电连接，且与所述导线部分重叠。

24、根据权利要求23所述的像素结构，其中所述导线为栅极线或公用线。

25、根据权利要求23所述的像素结构，其中所述像素电极与所述导线部分重叠。

26、根据权利要求23所述的像素结构，其中所述遮光件与所述导线电连接。

27、根据权利要求23所述的像素结构，其中所述透明电极不与所述第一数据线及所述第二数据线重叠。