CN101506942A - 可记录电存储器的制作 - Google Patents

Abstract

通过在基片上形成第一电极、在相对基片的第一位置上放置光掩模、以及基于光掩模上的图案在第一电极上形成第一材料层，制作一种存储元件的存储单元。在相对基片的第二位置上放置光掩模，并基于光掩模上的图案在第一材料层上方形成第二材料层，第二材料层与第一材料层有偏移，从而存储单元的第一子单元包括第一材料层，但不包括第二材料层，并且存储单元的第二子单元包括第一和第二材料层。第二电极是在第一和第二材料层上方形成。

Description

可记录电存储器的制作

交叉引用相关申请

[001]本申请要求序列号为60/917,740(申请日：2007年5月14日)的美国临时申请的优先权。本申请还涉及序列号为11/855,532(标题为“Recordable Electrical Memory(可记录电存储器)”，申请日：2007年9月14日)的美国专利申请，以及序列号为11/855,537(标题为“RecordableElectrical Memory(可记录电存储器)”，申请日：2007年9月14日)的美国专利申请。在此以上申请的内容通过引用被合并到本发明。

发明背景

[002]本发明涉及可记录电存储器的制作。

[003]非易失性存储器(NVM)已经被用于一些主要应用领域，如微控制器单元(MCU)、只读存储器(ROM)、多媒体内容存储、和闪存(FlashMemory)卡的程序存储。ROM和闪存包括可设定地址存储单元阵列。字线(Word Line)和位线(Bit Line)定义每个单元的地址。在闪存元件里，每个单元包括一个浮栅(floating gate)金属氧化物半导体(MOS)電晶体，其中一个电隔离浮栅被用来存储电荷。闪存元件有不同类型的构造，如适合各种应用的NOR闪存或NAND闪存。非易失性存储元件的另一个例子是使用一种可电擦写的相变材料，其通常能够在非晶体状态和晶体状体之间转换。

发明概述

[004]一方面，通过改变可记录层的一个或多个材料特性，信息可以被记录在非易失性电存储器里。可记录层可以包括一个或多个材料薄层。电路如电导体可以被布置成，使得在层的不同位置上电路可以(1)通过产生一个电流贯穿层，而执行记入操作，从而改变那个位置上的材料和电特性和/或(2)通过检测那个位置上的电特性，如电阻，可以执行读取操作。

[005]在另一方面，通过在存储单元的不同状态之间产生对比，信息被记录在非易失性电存储器里，状态包括一个初始化状态和一个或多个记入状态。通过比较一个从存储单元读取的数值和一个或多个预定值，并确定存储单元是否处于初始化状态或一个记入状态，可以从每个存储单元读取信息。例如，数值可以是一个电阻值。

[006]在另一方面，通过对使用一个或多个有机和/或无机材料薄层的产生电阻对比，信息可以被记录在非易失性电存储器里。

[007]在另一方面，一种制作存储元件的存储单元的方法包括在基片上形成第一电极，在相对基板的第一位置上放置光掩模(photo mask)，以及根据在光掩模上的图案在第一电极上方形成第一材料层。在相对基片的第二位置上放置光掩模，根据光掩模上的图案在第一材料层上方形成第二材料层，第二材料层与第一材料层有偏移，从而存储单元的第一子单元包括第一材料层，但不包括第二材料层，存储单元的第二子单元包括第一和第二材料层。在第一和第二材料层上方形成第二电极。

[008]实施本方法可以有一个或多个以下特征。本方法包括在第三位置上放置光掩模，根据光掩模上的图案在第一和第二材料层上方形成第三材料层，第三材料层处于第一电极和第二电极之间，第三材料层与第一和第二材料层有偏移，从而存储单元至少包括第一子单元、第二子单元和第三子单元。第一子单元包括第一材料层，但不包括第二或第三材料层，然而，第二子单元包括第一和第二材料层，但不包括第三材料层。第三子单元包括第一和第三材料层，但不包括第二材料层。存储单元包括第四子单元，其包括第一、第二和第三材料层。第一位置和第二位置之间的距离小于光掩模的最小线宽。

[009]在一些例子里，本方法包括在第四位置上放置光掩模，根据光掩模上的图案在第一、第二和第三材料层上方形成第四材料层，第四层处于第一电极和第二电极之间，第四材料层与第一、第二和第三材料层偏移，从而存储单元至少包括第一子单元、第二子单元、第三子单元和第四子单元。在一些例子里，本方法包括在第五位置上放置光掩模，根据光掩模上的图案在第一、第二、第三和第四材料层上方形成第五材料层，第五材料层与第一、第二、第三和第四材料层有偏移，从而存储单元至少包括第一子单元、第二子单元、第三子单元、第四子单元和第五子单元。

[010]在第二位置上放置光掩模包括从第一位置移动光掩模一段距离到第二位置，其中该距离小于光掩模的最小线宽。形成第一层包括形成一个具有孔口的材料层，此孔口允许部分第一电极电接触到部分第二电极。形成第一材料层包括形成一个半导体层或一个绝缘材料层。本方法包括形成施加写入信号到存储单元的电路。本方法包括形成从存储单元输出读取信号的电路。

[011]在另一方面，一种方法包括：通过在不同位置上放置光掩模，在每个不同位置上根据光掩模而沉积材料层，制作存储单元的子单元，不同子单元具有不同材料层或不同材料层的组合。

[012]在另一方面，一种方法包括制作一个具有存储单元的存储器元件，每个存储单元至少有两个子单元，包括在两个或多个位置上放置光掩模，光掩模具有预定图案，在光掩模的每个位置根据光掩模的预定图案至少形成一个材料层，从而使不同子单元具有不同材料层或不同材料层的组合。

[013]实施本方法可以有一个或多个以下特征。制作子单元包括在三个位置上放置光掩模以形成四个子单元。制作子单元包括在五个位置上放置光掩模以形成九个子单元。在一些例子里，制作子单元包括在下电极上方沉积第一层，调整光掩模的对准位置，并在第一层上方沉积第二层。第一子单元包括第一层，但不包括第二层，而第二子单元包括第一和第二层。在一些例子里，制作子单元包括在下电极上方沉积第一层，蚀刻第一层，调整光掩模的对准位置，在第一层和下电极的露出部分上方沉积第二层，以及蚀刻第二层。第一子单元包括第二层，但不包括第一层，且第二子单元包括第一和第二层。

[014]每个材料层有一部分重叠另一个材料层的一部分。在两个或多个位置上放置光掩模包括放置光掩模在第一位置和第二位置上，第二位置间隔离第一位置有一段距离，此距离小于光掩模的最小线宽。对光掩模的每个位置至少形成一个材料层包括形成一个具有孔口的材料层，此孔口允许部分第一电极电接触到部分第二电极。至少形成一个材料层包括至少形成一个半导体层或绝缘材料层。

[015]在另一方面，一种方法包括使用光刻工艺(photolithography process)在基片上制作电子元件。通过在一个相对基片的位置上放置光掩模来定义电子设备的组件的边界，而定义不同组件边界时，依照步骤顺序移动光掩模的对准位置，其中在步骤顺序期间的最小移动距离小于电子设备的最小线宽。

[016]实施本方法可以有一个或多个以下特征。电子元件可以包括一个具有多个存储单元的存储元件。每个存储单元可以包括两个或多个子单元。本方法包括当依照形成材料层的步骤顺序移动光掩模而形成材料层，材料层相互偏离，从而形成具有不同层或不同层组合的组件。

[017]在另一方面，一种光刻系统(lithography system)包括一个晶圆载物台以托住晶圆、一个光掩模台以托住光掩模、至少一个步进电机(steppermotor)以驱动光掩模台、以及一个可编程控制器以控制至少一个步进电机，依照步骤顺序移动光掩模台，在晶圆上制作存储单元的子单元，每个步骤涉及移动光掩模台一段距离，此距离小于光掩模的最小线宽，从而子单元的尺寸小于光掩模的最小线宽。存储器存储指令，当指令被执行时，使可编程控制器控制至少一个步进电机，依照制作存储单元的步骤顺序移动光掩模台，每个存储单元有多个子单元。

[018]实施本系统可以有一个或多个以下特征。指令被执行时，使可编程控制器控制至少一个步进电机，以移动光掩模台，在各个位置上放置光掩模，使第一材料层在一个位置上形成，该位置相对于第二材料层的位置偏移一段距离，形成第一子单元包括第一材料层，但不包括第二材料层，第二子单元包括第一和第二材料层，偏移距离小于光掩模的最小线宽。

[019]在另一方面，一种装置包括：通过在一个相对基片(存储元件在其上制作)的位置上安置光掩模而定义存储元件的存储单元的子单元边界的装置，以及依照步骤顺序移动光掩模对准位置的装置，其中在步骤顺序期间的最小移动距离小于存储单元的最小宽度。

[020]在另一方面，一个存储元件包括存储单元，每个存储单元包括一个处于两个金属层之间的可记录层。每个存储单元被构造和设计成，一旦施加初始化信号就从第一状态变化到第二状态，一旦施加写入信号就从第二状态变化到第三状态。对一个指定范围内的电压，其被施加在两个金属层上，存储单元在第一状态上比第二状态上有较低的电阻，在第二状态上比第三状态上有较高的电阻。

[021]实施本存储元件可以有一个或多个以下特征。通过施加初始化信号到存储单元，几乎所有的存储单元都被初始化，使存储单元进入第二状态。基于存储单元内第二状态和第三状态的对比，信息被记录在存储单元里。在第一状态上，对一个预定范围内的电压，存储单元有一个类似电阻器的电流-电压特征。在第二状态上，存储单元有一个类似二极管的电流-电压特征。在第三状态上，对一个预定范围内的电压，存储单元有一个类似电阻器的电流-电压特征。存储单元在第三状态上比在第一状态上有较低的电阻。可记录层至少包括一个半导体或一种绝缘材料，如矽、鍺、锗硅(SiGe)、碳化硅(SiC)或金刚石。可记录层的厚度小于50nm。指定范围是从-1V到1V。初始化信号包括一个电压小于3V的脉冲。写入信号包括一个电压大于2V的脉冲。在第一状态上，可记录层有孔口，其允许第一金属层部分接触到第二金属层。一旦施加初始化信号，与第二金属层接触的部分第一金属层与可记录层的材料形成一个合金。在第二状态上，在合金和至少第一和第二金属层之间形成一个类似Schottky的势垒。第一和第二金属层至少包括铝、金、银、钛、铜、和铝合金中的一种金属。存储设备包括输出信号的电路，该信号显示一个选择的存储单元是否处于第二状态或第三状态。

[022]在另一方面，一个存储元件包括多个存储单元，每个存储单元包括一个处于两个金属层之间的可记录层。每个存储单元被构造和设计成，一旦施加初始化信号就从初始沉积状态变化到初始化状态、以及一旦施加写入信号就从初始化状态变化到记入状态。在初始沉积状态上，存储单元有一个类似电阻器的电流-电压(I-V)特征，在初始化状态上，有一个类似二极管的I-V特征，以及在记入状态上，对一个预定范围内的电压，有一个类似电阻器的I-V特征。

[023]实施本存储元件可以有一个或多个以下特征。当一个具有-1.8V到1.8V之间电压的读取信号被施加到两个金属层来测量存储单元的电阻时，存储单元在初始沉积状态上比在初始化状态上有较低的电阻，而在初始化状态上比在记入状态上有较高的电阻。初始化信号的电压値是处于2倍的读取信号电压値和75％的写入信号电压値之间。当存储单元处于记入状态时，对低于第一预定数值的电压，存储单元有一个类似电阻器的I-V特征，而对高于第二预设数值的电压，有一个类似二极管的I-V特征。根据在存储单元内初始化状态和记入状态的对比，信息被记录在存储单元里。比对存储单元的电阻與参考值，可標示记录在存储单元内的信息。

[024]在另一方面，存储元件包括多个存储单元，每个存储单元包括一个处于两个金属层之间的可记录层，可记录层包括一种材料，不同于此两个金属层的材料，可记录层有孔口，其允许第一金属层的部分接触到第二金属层，可记录层的厚度小于50nm。

[025]实施本存储元件可以有一个或多个以下特征。每个存储单元被构造和设计成，一旦施加初始化信号就从第一状态变化到第二状态、以及一旦施加第一写入信号或第二写入信号就分别从第二状态变化到第三状态或从第二状态变化到第四状态。在第一状态上，对一个预定范围内的电压，存储单元有一个类似电阻器的电流-电压特征。在第二状态上，存储单元有一个类似二极管的电流-电压特征。在第三和第四状态上，对一个预定范围内的电压，存储单元有类似电阻器的电流-电压特征。存储单元在第一状态上比第二状态上有较低的电阻。可记录层至少包括一个半导体或一个绝缘材料。可记录层包括材料岛。

[026]在另一方面，一种方法包括通过施加初始化信号到每个存储单元，初始化存储元件的存储单元，使存储单元从初始沉积状态变化到初始化状态，一旦接收到写入信号，初始化状态上的存储单元能够变化到记入状态。在初始沉积状态上，每个存储单元有一个类似电阻器的电流-电压(I-V)特征，在初始化状态上，有一个类似二极管的I-V特征，在记入状态上，对一个预定范围内的电压，有一个类似电阻器的I-V特征。

[027]实施本方法可以有一个或多个以下特征。本方法包括施加写入信号到一些存储单元，使存储单元变化到记入状态。

[028]在另一方面，一种方法包括通过施加初始化信号到每个存储单元，初始化存储元件的存储单元，使存储单元从第一状态变化到第二状态，一旦接收到写入信号，在第二状态上的存储单元能够变化到第三状态。对一个被施加到存储单元的指定范围内的电压，存储单元在第一状态上比在第二状态上有较低的电阻，而在第二状态上比在第三状态上有较高的电阻。

[029]实施本方法可以有一个或多个以下特征。本方法包括通过在存储单元内的第二和第三状态之间产生对比，记录信息在存储单元里。在第一状态上，每个存储单元包括一个处于第一金属层和第二金属层之间的可记录层，并且可记录层有孔口，其允许第一金属层的部分接触到第二金属层。初始化存储单元包括与第二金属层接触的部分第一金属层与可记录层的材料形成一个合金。本方法包括测试每个存储单元是否能够运作。测试存储单元是否能够运作包括确定存储单元是否在第一状态時有一个比指定值高的电阻，并确定存储单元是否在第二状态時有一个比指定值高的电阻。

[030]在另一方面，一种制作存储元件的方法，包括在第一金属层上方沉积一个半导体或绝缘材料层，半导体或绝缘材料层的厚度小于50nm，且有露出第一金属层的孔口，并在半导体或绝缘材料层上沉积第二金属层，通过在半导体或绝缘材料层里的孔口，一部分第二金属层接触到第一金属层。

[031]实施本方法可以有一个或多个以下特征。本方法包括形成字线和位线用来选择多个存储单元中的一个存储单元，每个存储单元包括一个对应不同部分的第一金属层、第二金属层、和半导体或绝缘材料层。本方法包括通过施加初始化信号到每个存储单元来初始化存储单元，使存储单元从第一状态变化到第二状态，一旦接收到写入信号，在第二状态上的存储单元能够变化到第三状态。

[032]在另一方面，一种存储元件包括多个存储单元，每个存储单元包括一个处于两个金属层之间的可记录层，可记录层包括第一子单元和第二子单元。每个存储单元被构造和设计成，一旦施加初始化信号就从初始沉积状态变化到初始化状态，一旦施加第一写入信号就从初始化状态变化到第二记入状态。对一个预定范围内的电压，在初始沉积状态上存储单元有一个类似电阻器的电流(I-V)特征，在初始化状态上有一个类似二极管的I-V特征，在第一和第二记入状态上有一个类似电阻器的I-V特征。

[033]实施本存储元件有一个或多个以下特征。第一子单元的厚度不同于第二子单元的厚度。第一子单元有第一層數的材料层，其不同于在第二子单元内第二層數的材料层。第一子单元包含材料不同于第二子单元内的材料。第一子单元的形态不同于第二子单元的形态(morphology)。可记录层至少包括一个半导体或一个绝缘材料。对被施加到两个金属层的指定范围内的电压，存储单元在初始沉积状态上比在初始化状态上有较低的电阻，在初始化状态上比在第一记入状态上有较高的电阻，以及在初始化状态上比在第二记入状态上有较高的电阻。

[034]在另一方面，一种存储器元件包括存储单元，每个存储单元包括一个处于两个金属层之间的可记录层，可记录层至少包括第一子单元和第二子单元，其中每个存储单元被构造和设计成，一旦施加初始化信号就从第一状态变化到第二状态，以及一旦施加第一写入信号或第二写入信号就分别从第二状态变化到第三状态或从第二状态变化到第四状态。对一个被施加到两个金属层的指定范围内的电压，存储单元在第一状态上比在第二状态上有较低的电阻，在第二状态上比在第三状态上有较高的电阻，以及在第二状态上比在第四状态上有较高的电阻。

[035]实施本存储元件可以有一个或多个以下特征。第一子单元的厚度不同于第二子单元的厚度。第一子单元有第一層数的材料层，不同于在第二子单元内第二層数的材料层。第一子单元包含材料不同于第二子单元内的另一种材料。第一子单元和第二子单元有不同的形态。可记录层至少包括一个半导体或一个绝缘材料。通过施加初始化信号到存储单元，几乎所有的存储单元被初始化，使存储单元进入到第二状态。第一子单元被设置成由第一写入信号激活，而第二子单元被设置成不由第一写入信号激活。第一和第二子单元被设置成由第二写入信号激活。

[036]根据在存储单元内第二状态、第三状态、和第四状态之间的对比，三进制信息被记录在存储单元内。每个存储单元被构造和设计成，一旦施加第三写入信号就从第二状态变化到第五状态。根据在存储单元内第二状态、第三状态、第四状态和第五状态之间的对比，四进制信息被记录在存储单元内。每个存储单元被构造和设计成，一旦施加第j写入信号就从第二状态变化到第i状态，i是从5到n+1的任何数字，其中n≥5且j＝i-2。根据在存储单元内第二到第n+1状态之间的对比，n进制信息被记录在存储单元内。

[037]一个相对参考值的存储单元的电阻表示了被记录在存储单元内的信息。在第一状态上，对一个预定范围内的电压，存储单元有一个类似电阻器的电流-电压特征。在第二状态上，存储单元有一个类似二极管的电流-电压特征。在第三和第四状态上，对一个预定范围内的电压，存储单元有一个类似电阻器的电流-电压特征。存储单元在第三状态上比在第一状态上有较低的电阻。存储单元在第四状态上比在第三状态上有较低的电阻。可记录层的厚度小于50nm。指定范围是从-1V到1V。初始化信号包括一个电压小于3V的脉冲。第一和第二写入信号各自包括一个电压大于2V的脉冲。

[038]在第一状态上，第一和第二子单元中的至少一个子单元有孔口，其允许第一金属层部分电接触到第二金属层。一旦施加初始化信号，部分第一金属层与可记录层的材料形成一个合金。在第二状态上，在合金和第一和第二金属层中的至少一个金属之间形成一个类似Schottky的势垒。第一和第二金属层至少包括铝、金、银、钛、铜和铝合金中的一种金属。半导体或绝缘材料层至少包括矽、鍺、锗硅、碳化硅和金刚石中的一种材料。存储元件包括输出信号的电路，此信号显示存储单元是否处于第二状态、第三状态或第四状态。

[039]在另一方面，一个存储元件包括多个存储单元，每个存储单元包括一个处于两个金属层之间的可记录层，可记录层至少包括第一子单元和第二子单元，至少一个子单元有孔口，其允许第一金属层部分电接触到第二金属层，可记录层的厚度小于50nm。

[040]实施本存储元件可以有一个或多个以下特征。每个存储单元被构造和设计成，一旦施加初始化信号就从第一状态变化到第二状态，一旦施加第一写入信号就从第二状态变化到第三状态，以及一旦施加第二写入信号就从第二状态变化到第四状态。在第一状态上，对一个预定范围内的电压，存储单元有一个类似电阻器的电流-电压特征。在第二状态上，存储单元有一个类似二极管的电流-电压特征。在第三和第四状态上，对一个预定范围内的电压，存储单元有一个类似电阻器的电流-电压特征。第一子单元被设置成由第一写入信号激活，第二子单元被设置成不由第一写入信号激活。第一和第二子单元被设置成由第二写入信号激活。

[041]在另一方面，一种方法包括通过施加初始化信号到每个存储单元来初始化存储设备的存储单元，使存储单元从第一状态变化到第二状态，一旦接收到第一写入信号，在第二状态上的存储单元能够变化到第三状态，一旦接收到第二写入信号，在第二状态上的存储单元能够变化到第四状态。对一个被施加到存储单元的指定范围内的电压，存储单元在第一状态上比在第二状态上有较低的电阻，在第二状态上比在第三状态上有较高的电阻，在第二状态上比在第四状态上有较高的电阻。

[042]实施本方法可以有一个或多个以下特征。本方法包括通过对在存储单元内第二状态、第三状态、和第四状态之间产生对比，记录二进制信息在存储单元内。本方法包括通过施加第一写入信号激活第一子单元而不是第二子单元。本方法包括通过施加第二写入信号激活第二子单元。在第一状态上，存储单元包括一个处于第一金属层和第二金属层之间的可记录层，可记录层有第一子单元和第二子单元，且至少一个子单元有孔口，其允许第一金属层部分电接触到第二金属层。初始化存储单元包括使第一金属层的部分与可记录层的材料形成一个合金。本方法包括测试每个存储单元是否是能够运作。测试存储单元是否能够运作包括确定存储单元是否在第一状态下有一个低于指定值的电阻，并确定存储单元是否在第二状态下有一个高于指定值的电阻。

[043]本发明的特征可以有一个或多个以下优点。可记录电存储元件可以是节省成本的(即低成本/比特)、用户友好的、现场可编程的、需要较短交付周期、以及能够满足各种应用，如MP3播放器、蜂窝电话、个人数字助理、数码相机、和摄录机等。存储单元可以被初始化到一个具有预定特征的稳定状态，从而容易检测到有缺陷的存储单元以避免使用。存储单元可以有多个记入状态，从而多进制数据可以被存储在存储单元内。每个存储单元可以有n个子单元，其中通过使用一种掩模移动技术，使用相同的光刻模可以制造n个子单元。使用少于n个对准调整步骤，可以制造n个子单元。仅需要少量电力来写入数据到可记录电存储元件。可记录电存储元件可以有高密度的存储单元，从而比相同物理尺寸的许多其它类型的存储元件(包括闪存)有更高的存储能力。与闪存相比，制作可记录电存储元件使用较少的材料，而且也可以使用较简易的制作工艺。使用现有CMOS制造工艺，可以制作可记录电存储器。基于材料的变化，数据被写入到可记录电存储元件内，从而数据将较不易受到电磁干扰。

[044]从以下的描述和权利要求，本发明的其他特征和优点将越发清晰。

附图说明

[045]图1A到1C分别显示一部分可记录电存储器件的透视图、侧视图和俯视图。

[046]图2A到2C是一个包括具有孔口或材料岛的可记录层的存储单元的示意图。

[047]图3显示具有一个记入状态的存储单元的I-V曲线。

[048]图4显示具有四个记入状态的存储单元的I-V曲线。

[049]图5A到5E显示通过使用光刻对准调整制作一个具有四个不同记入状态的存储单元的过程。

[050]图6A到6C显示存储单元的等效电路示意图。

[051]图7A到7F显示通过使用光刻对准调整制作一个具有九个不同记入状态的存储单元的过程。

[052]图8显示制造能够存储四进制信息的存储单元的过程。

[053]图9显示一个芯片，其包括用来制作可记录电存储器件的可记录电存储区域。

[054]图10显示一部分可记录电存储区域和在可记录电存储区域外的一部分芯片区域的截面图。

[055]图11A到11F显示一个NOR类型可记录电存储元件的层俯视图。

[056]图12是一个包括存储控制器和多个存储阵列的存储元件的模块图。

[057]图13是一个存储控制器的模块图。

[058]图14是一个包括可记录电存储元件100的微控制器的模块图。

[059]图15是一个表示可记录电存储元件的结构示意图。

[006]图16A和16B显示一个被设置成有一个记入状态的可记录电存储器的样本的实验数据的曲线图。

[061]图17A和17B显示一个被设置成有三个记入状态的可记录电存储器的样本的实验数据的曲线图。

[062]图18是一个双层可记录电存储元件的截面结构示意图。

发明详述

1.综述

[063]图1A、1B和1C分别显示部分可记录电存储器件100的透视图、侧视图和俯视图。存储器件100包括一个可记录层110。一旦施加一个能量，该层的材料特性会被改变，从而“写入”一个记号在该层上。使用电的方法(如使用电读出信号)，随后就可以检测该层的材料特性(如电阻、电阻系数)。根据材料特性与有关可被检测出的一个或多个参考值的对比，信息被记录在存储器件100内，从而从该层“读取”以确定之前是否写入了一个记号。例如，一个单元的电阻可以与一个或多个参考值进行比较，以确定是否有信息被记录在该区域内。例如，参考值可以是参考单元的电阻值。通过使用可选择性存取可记录层110中单个位置的存取电路，存储器件100可以有多个能够被单独修改和检测(例如，写入或读取)的存储位置。

[064]在此说明书里，一层的材料特性上的变化包括在该层里的原子或分子类型、密度和排列发生变化。一层的材料特性上的变化可能与该层的一个或多个电特性(如电阻系数和结特性，如Schottky势垒或欧姆结)的变化有关。材料特性上的变化并不仅仅意味着在特别位置上积聚的电荷数量的变化，如在电容器或浮栅上积聚的电荷。

[065]在一些例子里，存取电路包括位于可记录层110一面116上的并沿着x方向延伸的字线140。平行的字线140沿着y方向被分隔开。位线130位于可记录层110的另一面118上，并沿着y方向延伸。平行的位线130沿着x方向被分隔开。在字线140和位线130的每个相交处是一个能够单独寻址的存储单元120。通过使用一个写入信号穿过一对选择的字线和比特线，信息被记录在存储单元120内，从而改变存储单元120上部分可记录层110的材料特性。

[066]字线140和位线130不一定必须直接接触到存储单元120。可以通过传导层或传导线，将字线130和位线140电连接到存储单元120。

[067]存储单元120不一定必须有明显的边界。在一些可记录电存储器件100的例子里，可记录层110可以包括一个或多个连续材料层，所以通常使用术语“存储单元”，来包括可以被一对选择的字线和位线单独存取的一部分可记录层110。

[068]存储单元120可以包括被连接到字线和位线的电极，且可以包括其它组成部分。一个存储单元可以有一个或多个子单元。每个子单元有一个或多个子层，且不同的子单元可以有不同子层或不同子层的组合。

[069]在一些例子里，可记录层110跨越几个存储单元120，传导性的字线和位线被电连接到可记录层110。如下所述，可记录层110可以有一个未写入(“原始”或“初始沉积(as-deposited)”)状态、初始化状态和记入状态。可记录层110的电特性具有特征，如(1)在未写入状态，多数电流仅能够穿过由字线和位线定义的存储单元，(2)与任何记入状态相比，穿过定义的存储单元的电流较小，(这可以通过选择製程参数而实现，使得与记入状态相比，未写入状态有一个更高的电阻)，和(3)初始状态比未写入状态可以有一个更高的电阻。

[070]可以施加能量到可记录层110，以改变一个区域的电阻(电特性)，该区域由所选择的存储单元的电极所定义，例如，施加一个初始化信号或具有一定功率値和/或持续有效的写入信号，以导致可记录层110内的材料特性的改变。初始化信号或写入信号可以包括单脉冲，或一系列的子脉冲(或其它合适的电压或电流驱动信号)。

[071]如图1B所示，当一个初始化信号或写入信号被施加到存储单元120时，初始化信号或写入信号可以引起一个电流流经存储单元120，并产生热能，其导致修改可记录层110里的材料特性，例如，通过在单元内产生化学反应，或使不同材料混合在一起。材料变化可能是不可逆的，因为不可以使用其它信号来还原材料特性。一旦应用写入信号可以改变材料特性的例子包括在该层内的电阻系数和介面特性，如Schottky势垒或欧姆介面。

[072]在本说明书里，存储单元120可以有初始沉积(as-deposited)状态、初始化状态、和一个或多个记入状态。术语“初始沉积状态”是指可记录电存储器件100的层已经被沉积(镀)、并在初始化存储单元120之前的一种情况，从而可记录层110保持其“原始”材料和电特性。术语“初始化状态”是指在初始化信号已被施加到存储单元120之后、写入信号被施加到存储单元120之前的一种情况。初始化信号使可记录层110内的材料特性(以及电特性)发生变化。初始化状态是一个稳定状态，其具有可以不同于初始沉积状态和记入状态的电特性。术语“记入状态”是指在已经施加写入信号之后的一种情况，从而在可记录层110上发生另一个材料变化，导致材料特性(以及电特性)再次发生变化。术语“初始化记号”是指一部分可记录层110在初始化状态下，术语“记录的记号”是指一部分可记录层在记入状态下。

2.存储单元

[073]可记录层110可以由不同材料组成。依照存储单元120的构造，存储单元120可以有，例如(1)一个初始沉积状态、一个初始化状态和一个登记入状态，或(2)一个初始沉积状态、一个初始化状态和多个记入状态。在第一种情况下，当存储单元120在初始化状态时，施加写入信号使存储单元120变化到记入状态。每个存储单元可以被用来记录二进制信息。在第二种情况下，当存储单元120在初始化状态时，施加写入信号使存储单元120变化到多记入状态中的一个记入状态。每个存储单元可以被用来记录，如二进制、四进制或n进制的信息。

2.1 存储单元的初始化和记入

[074]存储单元的初始化和记入会在以下描述。使用多个层，一旦施加初始化信号就发生第一材料变化、一旦施加写入信号就发生其他材料变化，可以制作具有初始沉积状态、初始化状态和一个或多个记入状态的存储单元120。

[075]参照图2A，在一些例子里，存储单元120包括一个薄的可记录层110，其位于在第一(下)金属电极152和第二(上)金属电极154之间。第一和第二电极152和154可以由铝制成。可记录层110可以由半导体材料制成，如硅、锗、硅锗和碳化硅。半导体材料可以是n型或p型，并可以掺杂杂质。可记录层110也可以由绝缘材料制成，如金刚石。可记录层110的厚度(或有效厚度)可以是，例如小于100、50、25、10、5、3、或1nm。第一电极152和第二电极154可以被分别电连接到字线140和位线130。第一和第二金属电极152和154各自可以由，例如铝、金、银、钛、铜、或以上金属的合金制成，且厚度可以大于50nm。

[076]在一些例子里，可记录层110有孔156，以允许第一金属电极152和第二金属电极154接触。此孔156只有较小的范围，从而可记录层110并不是完全地传导的。存储单元110有类似电阻器的电流-电压(I-V)特征。类似电阻器的电流-电压特征可以包括，例如一种几乎线性的电流-电压关系。当存储单元有一个1um²的面积时，在初始沉积状态存储单元120的电阻可以是，如千兆欧姆的数量级。

[077]如图2B所示，通过在第一金属电极152上沉积一个或多个半导体或绝缘材料的不连续区域或岛状物150，可以制作出可记录层110。岛状物材料150有一个“有效厚度”，其被定义为材料体积除以材料覆盖面积和材料之间面积的总和。岛状物150的直径可以被制成小于字线140和位线130的宽度。例如，当使用30nm的半导体制作工艺时，字线和位线的宽度可能是130nm，岛状物150的直径可以被制成大约10nm。因为每个字线和位线覆盖若干岛状物材料150，相对字线和位线，岛状物150看起来是一个具有有效厚度的连续层。

[078]通过使用包括但不限于物理气相沉积、化学气相沉积、等离子增强化学气相沉积、金属有机化合物化学气相沉积、或分子束外延生长的技术，使用比用来形成第一和第二金属电极152、154更低的运作功率或更短的运作时间，可以制成材料岛150。

[079]岛状物150可以有多于一个类型的半导体或绝缘材料。例如，沉积第一类型材料岛状物的第一层，紧接着沉积第二类型材料的岛状物的第二层。

[080]在一些例子里，岛状物150可以有不同的大小尺寸，且一些岛状物150可以是相连的。在一些例子里，当沉积的材料增加时，许多岛状物150变成连接的，产生一个连续材料层，但具有一些空位156(或孔)分布在整个层，如图2C所示，从而材料层并不完全覆盖或重叠其它层(如152)。

[081]初始沉积状态可以被设计成比至少一个稳定的记入状态有更高的电阻或更低的电阻。在以下所述的例子里，假设初始沉积状态比所有记入状态有更高的电阻。例如，存储单元120可以被处理成，使得一个小的子单元包括一个具有孔156或岛状物150的可记录层110，且在第一和第二电极152和154之间的接触被限制在小的子单元，从而初始沉积状态比记入状态有更高的电阻。小的子单元可以被用于“初始化”，其中子单元在初始化之后变成半导电的，产生一个Schottky势垒。

[082]在半导体或绝缘材料层110被沉积在第一金属电极152上之后，第二金属电极154被沉积在可记录层110上，并填充空位156而接触第一金属电极152。第一和第二金属电极152、154之间接触的结果就是，存储单元120在初始沉积状态有类似电阻器的电流-电压特征。

[083]在制作存储器件100之后，一旦施加初始化信号(例如，其可以小于3V)，由于初始化期间电流引起的热能，在孔位156内的部分第一金属电极152(在一些情况下，第一金属电极152接触到部分的第二金属电极154)在层110里与半导体或绝缘材料形成合金，成为一个合金材料层。选择在层110内的半导体或绝缘体、第一金属电极152和第二金属电极154的材料，使得在合金和第一和第二金属电极152、154中的至少一个金属电极之间形成一个类似Schottky的势垒。结果，在初始化状态上，存储单元120有类似二极管的电流-电压特征。

[084]在一些例子里，初始化信号可以被设计成不小于2倍的設計读取电压以及不大于75％的設計记入电压。例如，初始化信号可以有一个大约0.6V到2V之间的范围。

[085]类似二极管的电流-电压特征可以包括，例如一种非线性电流-电压关系，其中当电压低于阈值电压时，电流-电压曲线的斜率很小，而当电压大于阈值电压时，斜率显著上升。由于类似Schottky的势垒，当施加一个小的电压以偏压存储单元120时，存储单元120并不导电(除了有一个小的渗漏电流)。当增加正向偏压超过一个阈值电压V_T时，电流开始流过。

[086]如上所述，存储单元120可以有一个具有孔位(或岛状物)的可记录层110的第一子单元，以及没有孔位(或岛状物)的可记录层110的其它子单元。一旦施加初始化信号，第一子单元形成一个合金，从而第一子单元有一个类似二极管的I-V特征。而施加初始化信号，其它子单元不发生变化。

[087]在一些实施例里，存储单元120可以有一个具有多个子层的可记录层(例如，参照图5E、7F和8)。第一子单元可以有一个或多个具有孔位或岛状物的子层，从而通过第一子单元的可记录层内的孔位，部分下电极电接触到部分上电极。其它子单元有至少有一个子层没有孔位，从而其它子单元下电极不会电接触到上电极。一旦施加初始化信号，第一子单元形成一个合金，从而第一子单元有一个类似二极管的I-V特征。而施加初始化信号，其它子单元不发生变化。

[088]一旦施加写入信号(例如，其可以是大于2V)，由于在施加写入信号期间由电流引起的热能，没有孔位的可记录层110的子单元可以不可逆地发生反应，以形成一个类似欧姆连接。在初始化阶段产生合金材料的子单元，可能还与第一和第二金属电极152、154熔合，从而层150和金属层152、154之间的界面表现类似于欧姆连接。因此，在施加写入信号之后，存储单元120表现如一个电阻器。

[089]因为可记录层110是薄的，可以使用少量能量来记录数据到存储单元120，从而数据可以快速地被写入到存储单元120内。不同存储器件100可以有不同的写入脉冲链策略。通常，数据被写入到存储单元120内，可以使用一个在几个微秒范围内小于3.5V电压的写入信号。

2.2 初始化具有一个记入状态的存储单元

[090]图3显示具有一个记入状态的存储单元120的I-V曲线例子。I-V曲线160、162、和164分别代表存储单元120在初始沉积状态、初始化状态和记入状态上的电流-电压特征。一旦施加一个电压値(或功率値)高于预定阈值的写入信号，存储单元120从初始化状态变化到记入状态。

[091]如I-V曲线160所示，在初始沉积状态上，存储单元120有类似电阻器的特征。如I-V曲线162所示，在初始化状态上，存储单元120有类似二极管的特征。当正向偏压V小于阈值电压V_T时，电流I是可以忽略的，或等于一个小的泄漏电流，它不会随着电压V按比例地增加。如I-V曲线164所示，在施加写入信号之后，存储单元120表现如一个电阻器，其中电流与应用电压V成比例，即使是对于小的电压。在这个例子里，在记入状态上存储单元120的电阻高于在初始沉积状态的存储单元的电阻。

[092]通过施加一个0伏特到V_T之间电压V的读取信号到存储单元120，并感应流经存储单元120的电流I，能够确定存储单元是否已经被初始化或记入。例如，在初始化状态和记入状态的存储单元可以分别代表数据比特“0”和“1”。

[093]写入信号可以是一个2伏特或更高的电压値，读取信号可以是一个小于1V、如50到700mV的电压値。通过在存储单元120的不同状态间产生电流差异，信息可以被载入到存储元件100内。在一些例子里，初始沉积状态和初始化状态之间的电流对比量可能大于10，即I1/I2≥10，其中对一个给定的电压，I1代表在初始沉积状态的电流，而I2代表在初始化状态的电流。

[094]在设计存储单元120时，选择用于可记录层110的半导体或绝缘材料的类型、半导体材料的掺杂程度(如果使用掺杂)、和用于电极152和154的金属类型，使得存储单元120在初始沉积状态上有一个特别类似电阻器的特征，在初始化状态上有一个特别类似二极管的特征，以及在记入状态上有一个特别类似电阻器的特征，从而产生一个期望的对比在初始沉积状态、初始化状态和记入状态之间。

2.3 具有多个记入状态的存储单元

[095]通过将存储单元分割成多个子单元，不同子单元有不同阈值对应写入信号，存储单元120可以被设定成具有多个记入状态。当写入信号高于第一阈值时，在第一子单元上发生材料变化。当写入信号高于第二阈值时，在第一子单元和第二子单元上发生材料变化，以此类推。在不同区域上或区域的不同组合上的材料变化导致在记入状态上的可测量的差异。

[096]图4显示具有四个记入状态的存储单元120的I-V曲线例子。I-V曲线170、172、174、176、178和180分别代表存储单元120在初始沉积状态、初始化状态、第一记入状态、第二记入状态、第三记入状态和第四记入状态上的电流-电压特征。如I-V曲线170所示，在初始沉积状态上存储单元120有类似电阻器的特征。如I-V曲线172所示，在初始化状态上存储单元120有类似二极管的特征。

[097]当写入信号的电压値在如2到2.3V、2.5到2.7V、2.9到3.2V和3.3到3.8V之间时，可以设计存储单元120分别进入第一、第二、第三和第四记入状态。如I-V曲线174、176、178和180所示，在施加一个处于第一、第二、第三和第四范围内的写入信号之后，存储单元120分别表现如一个具有第一、第二、第三和第四电阻值的电阻器。在这个例子里，在记入状态上存储单元120的电阻低于在初始沉积状态上存储单元的电阻。

[098]通过施加一个在0伏特到V_T之间电压V的读取信号到存储单元120，并感应流经存储单元120的电流I，能够确定存储单元是否已被初始化或记入，以及存储单元120处于哪个记入状态。例如，存储单元在初始化状态上可以表示数据比特“0”，存储单元在第一、第二、第三和第四记入状态上可以分别表示数据比特“1”、“2”、“3”和“4”。

[099]图5A到5D显示使用光刻对准(photolithography alignment)技术来制作具有四个不同记入状态的存储单元的过程。存储单元120的四个子单元的制作，是使用单个光刻掩模(Photolithography Mask)，安放在三个不同位置。

[0100]参照图5A，一个具有开口192的光刻掩模190被放置在存储单元120的区域A上方(存储单元的边界在图5A到5C内没有显示出来)。掩模190被放置且对齐参考记号193。使用光刻工艺，并使用掩模190来形成由区域A上的开口192定义的材料层A。材料层A是在下电极上方形成，且可以有材料岛或孔位，以允许上电极穿过孔位接触到下电极。材料A可以是半导体或绝缘体。

[0101]参照图5B，在相对于区域A的Y方向上移动掩模190，使得开口192被安放在区域B上(一部分区域B重叠区域A)。使用光刻工艺，并使用掩模190来形成由区域B上的开口192定义的材料层B。材料层B的一部分重叠材料层A。材料B可以是半导体或绝缘体，可以有类似或不同于材料A的组成物和厚度。

[0102]参照图5C，在相对于区域A的X方向上移动掩模190，使得开口192被安放在区域C上。一部分区域C重叠区域A和B。使用光刻工艺，并使用掩模190来形成由区域C上的开口192定义的材料层C。材料层C的第一部分重叠材料层A，但不重叠材料层B，材料层C的第二部分重叠材料层A和B。材料C可以是半导体或绝缘体，并且可以有类似或不同于材料A和B的组成物和厚度。

[0103]参照图5D，在区域A上方形成一个上电极。上和下电极重叠的区域195(虚线显示)定义部分可记录层110，一旦施加初始化信号或写入信号，其发生反应。存储单元120包括4个不同子单元：具有材料A的第一子单元194、具有材料A+B的第二子单元196、具有材料A+C的第三子单元198、和具有材料A+B+C的第四子单元200。部分上电极通过第一子单元194内的材料A上的孔位接触到下电极。不直接处于电极之间(即在图5D虚线的外边)的其他材料B和C对存储单元120的运作没有明显的影响。

[0104]在一些实施例里，在用于形成材料层A的光掩模190的第一部分和用于形成材料层B的光掩模190的第二部分之间的距离小于光掩模的最小线宽。例如，可以设计光掩模190，使得与能够分辨最小线宽w的光刻系统一起使用。通过移动对准光掩模190，可以获得尺寸小于w的存储单元120。

[0105]图5E是在下电极152上(上电极未显示)有材料层A、B和C的存储单元120的透视图。

[0106]在图5A到5C，在掩模190内仅有一个开口192被显示。掩模190也可以有多个开口192，从而可以同时制作多个存储单元120。

[0107]当存储单元120处于初始沉积状态时，由于通过在第一子单元194内的材料A上的孔位，上和下电极之间的接触，存储单元120有类似电阻器的电流-电压特征，类似于图4的I-V曲线170。有半导体或绝缘材料连续层的第二、第三和第四子单元196、198和200比第一子单元194有更高的阻抗。

[0108]当初始化信号被施加到存储单元120时，初始化信号使部分电极与第一子单元194内的材料A一起形成合金。合金和下和/或上电极之间的界面有一个类似Schottky的势垒，使存储单元具有类似二极管的电流-电压特征，类似于图4的I-V曲线172。该初始化信号并不足以在第二、第三或第四子单元196、198和200内发生材料变化。

[0109]当具有第一脉冲波形(不同于初始化信号)的第一写入信号被施加到初始化状态的存储单元120时，写入信号使得在第一子单元194内再次发生材料变化，从而第一子单元194有类似电阻器的电流-电压特征。存储单元120进入第一记入状态，且具有类似电阻器的电流-电压特征，类似于图4的I-V曲线174。

[0110]当具有第二脉冲波形的第二写入信号被施加到初始化状态的存储单元120时，写入信号使得在一个子单元内(如第二子单元196)发生材料变化，从而第一和第二子单元194和196有类似电阻器的电流-电压特征。存储单元120进入第二记入状态，并具有类似电阻器的电流-电压特征，类似于图4的I-V曲线170。

[0111]一个第二记入状态的存储单元120的等效电路如图6A所示。第一和第二子单元194和196平行连接，并分别由平行连接的电阻器R_A和R_A+B表示。第二记入状态的存储单元120的电阻小于第一记入状态的存储单元120的电阻。

[0112]当具有第三脉冲波形的写入信号被施加到初始化状态的存储单元120时，写入信号使得在第二和第三子单元196和198内发生材料变化，从而第一到第三子单元194到198有类似电阻器的电流-电压特征。存储单元120进入第三记入状态，并具有类似电阻器的电流-电压特征，类似于图4的I-V曲线178。

[0113]一个第三记入状态的存储单元120的等效电路如图6B所示。第一、第二和第三子单元194、196和198分别由平行连接的R_A、R_A+B和R_A+C表示。

[0114]当具有第四脉冲波形的写入信号被施加到初始化状态的存储单元120时，写入信号使得在第二、第三和第四子单元196、198和200内发生材料变化，从而第一到第四子单元194、196、198和200有类似电阻器的电流-电压特征。存储单元120进入第四记入状态，并具有类似电阻器的电流-电压特征，类似于图4的I-V曲线180。

[0115]一个第四记入状态的存储单元120的等效电路如图6C所示。第一、第二、第三和第四子单元194、196、198和200分别由平行连接的R_A、R_A+B、R_A+C和R_A+B+C表示。

[0116]材料薄层的材料变化的例子在美国专利申请(申请号11/503,671，标题“Electrical Thin Film Memory”，2006年8月14日申请)里有描述，在此通过引用被合并入本发明。例如，当施加写入信号到存储单元120时，电流从位线130流经存储单元120到字线140(反之亦然)，并产生穿过存储单元的电场可引起压迫，有时会导致“材料崩溃”。电流按I²R的比例散热到可记录层110内，其中I代表电流，R代表存储单元120的电阻。热能使可记录层110从初始沉积状态不可逆地变化到初始化状态，或从初始化状态不可逆地变化到一个记入状态。

[0117]图7A到7F显示使用光刻对准调整技术来制作具有九个不同记入状态的存储单元121的过程。使用单个光刻掩模190安放在五个不同位置上，可以制作存储单元121的九个子单元。光掩模190有一个开口192，类似于图5A到5D里的光掩模。在图7A到7F，显示了开口192的边界，但没有显示光掩模190。

[0118]参照图7A，在区域A的下电极上方形成一个材料层A。材料层A可以有被间隔开的材料岛，或有孔位以允许上电极接触到下电极。材料A可以是半导体或绝缘材料。

[0119]参照图7B到7E，光刻对准被依次移动到区域B、C、D和E以形成材料层B、C、D和E。每个材料层B、C、D和E可以是半导体或绝缘材料，并可以有类似或不同于其它层的组成物或厚度。如图7B所示，一部分材料层B重叠一部分材料层A。如图7C所示，部分材料层C重叠部分材料层A和B。如图7D所示，部分材料层D重叠部分材料层A和C。如图7E所示，部分材料层E重叠部分材料层A、B和D。

[0120]参照图7F，在区域A(如图7A所示的整个区域A)上方形成一个上电极。上和下电极重叠(虚线显示)的区域123定义部分可记录层110，一旦施加初始化信号或写入信号它会发生反应。区域覆盖9个不同的子单元：具有材料A的第一子单元210、具有材料A+B的第二子单元212、具有材料A+C的第三子单元214、具有材料A+D的第四子单元216、具有材料A+E的第五子单元218、具有材料A+B+E的第六子单元220、具有材料A+B+C的第六子单元222、具有材料A+C+D的第八子单元224、和具有材料A+D+E的第九子单元。

[0121]具有九个不同子单元的图7F的存储单元121可以有九个不同记入状态，并可以存储九元(9-nary)数据。通过使用一个写入信号(该写入信号的电压値和/或脉冲数目以及脉冲时间是在九个不同范围或九个不同脉冲波形中间选择出来的)，数据被写入到存储单元121。

[0122]初始化存储单元121类似于初始化存储单元120(图5D)。写入数据到存储单元121的九个子单元也类似于写入数据到存储单元120的四个子单元，除了可以使用更多写入级别来实现更多记入状态。

[0123]图8显示制作能够存储四进制信息的存储单元125的过程的例子。在一个基板上形成一个下电极152。第一层材料被溅射246到下电极152上。安放一个掩模，使得掩模上的暗色图案237是处在第一位置232上，使得第一层的部分材料被暗色图案237覆盖。蚀刻过程248蚀刻掉没有被暗色图案237覆盖的部分第一层材料，导致第一层材料234残留在下电极152上。没有位于下电极152和上电极之间的部分第一层材料234(图中未显示)，并不会显著地影响存储单元125的运作。

[0124]在第二溅射步骤250、遮盖步骤259和第二蚀刻步骤252之后，形成第二材料层238。移动定位调整，使得暗色图案237是处在第二位置236上，以遮盖不要蚀刻的部分第二层材料238。类似地，在第三溅射步骤254、遮盖步骤260和第三蚀刻步骤256之后，形成第三材料层242。在第四溅射步骤258之后，形成第四材料层244。第四材料层244覆盖下电极152上方的整个区域。上电极被沉积在第四材料层244上。

[0125]图8的存储单元125有四个不同的子单元：包括第四材料层244的第一子单元260、包括第三和第四材料层242和244的第二子单元262、包括第二、第三和第四材料层238、242和244的第三子单元264、包括第一、第二、第三和第四材料层234、238、242和244的第四子单元266。

[0126]第四材料层244可以包括间隔分开的材料岛、或具有孔位的材料层，从而通过第四材料层244内的孔位，部分上电极接触到下电极。

2.4 集成的可记录电存储器件

[0127]图9显示一个芯片270的例子，它包括一个可记录电存储(REME)区域272用来制作可记录电存储器件100。器件100包括字线、位线和可记录层，但不一定必须包括主动器件，如電晶体。用来选择字线和位线的主动器件，是在REME区域272之外的区域274上制作。

[0128]区域274可以包括其它电路，如一个中央处理单元或一个微控制器。芯片270，包括电薄膜存储器件100和其它模块，可以使用一个类似标准1-聚化物(poly)、2-金属半导体过程的工艺制作，其能够制作具有多晶硅层、第一金属层、第二金属层和氮化物层的器件。光掩模被用来对每层形成图案以实现期望的几何形状。

[0129]图10是一部分REME区域272和REME区域272之外的一部分芯片区域274的截面示意图(非缩放比例)。REME区域272包括一个电薄膜存储器件100，其中存储单元120如图所示。存储单元120包括一部分可记录层100，其在记入之后改变材料/电特性。

[0130]在存储单元120有一个记入状态的例子里，可记录层110可以是一个连续层，其覆盖整个芯片270，从而不一定必须使用额外的光掩模来对可记录层110形成图案。在存储单元120有多个记入状态的例子里，可记录层110可以有局部的子层。存储单元120也可以有一个连续子层和其它的局部子层。

[0131]可记录层110位于位线130(其可以通过电极，如图2A内的154，直接或间接接触到可记录层110)和下电极152之间。分别使用1-聚化物(poly)、2-金属工艺的第二金属层和第一金属层，可以制作位线130和下电极。使用1-聚化物、2-金属工艺的多晶硅层，可以制作字线140。掺杂氮化物的区域276提供一个从字线140到下电极152的电路。

[0132]使用制作存储单元120的相同的1-聚化物(poly)、2-金属工艺，也可以制作区域274内的器件。在区域274内的器件如電晶体，可以在可记录层110上和/或下制作。

[0133]在一些例子里，位线的宽度是1300nm，可记录层110的厚度是在大约5nm到50nm之间。

[0134]图11A显示一个NOR类型可记录电存储器件100(具有遮掩下层的上层)的布局俯视图。图形显示一个参考格280，其中每个小正方形代表一个1λ乘1λ的面积，λ代表光刻工艺内使用的光波长，以确定层的几何图形。每个存储单元120(其中一个被粗虚线圈住)占用一个6λ乘10λ的面积。这个大小比得上一个接触可编程NOR类型ROM元件的大小。通过位线130和字线140，可以存取每个存储单元120。图11A显示两个完整的存储单元(在图形下部分)和两个不完整的存储单元(在图形上部分)。

[0135]图11A还显示了氮化物层、多晶硅层、接触层、金属-1层和金属-2层的图注。在制作器件100期间，通常首先形成氮化物层(沉积、蚀刻和掺杂)，随后依次是复晶硅层、第一金属层、可记录层110和第二金属层。

[0136]图11B到11F各自显示存储器件100的不同层的布图。图11B显示氮化物层276的布置，一部分氮化物层276被掺杂，以提供一个电路在多晶硅字线140和下电极152之间。图11C显示多晶硅字线140的布置。图11D显示下电极152的下部282的布置。图11E显示下电极152的布置，其是在第一金属层上制成。

[0137]图11F显示位线130的布置，其是在1-聚化物(poly)、2-金属工艺的第二金属层上制成。可记录层110位于位线130和接触层170上部之间。在第二金属层被沉积(deposited)之前，可记录层110被沉积在芯片270上。

[0138]当使用一个130nm半导体制作工艺时，可记录电存储器件100的每个存储单元在x-y平面上可以有一个大约260nm乘260nm的尺寸。一旦施加初始化信号和写入信号时发生的反应可以是吸热反应，所以没有散热问题，在单个存储器件内允许多个可记录层沿着z方向堆叠。

[0139]使用一种具有光源、投影透镜系统、晶圆载物台、光掩模台、在X和Y方向上驱动光掩模台的步进电机、和控制步进电机的可编程控制器的光刻系统，可以实现制作存储单元的光刻过程。每个步进电机有一个比存储单元最小线宽更小的精度。在一些例子里，存储单元的最小线宽与光掩模的最小线宽相同。晶圆载物台托住一个基片或晶圆，在其上制作存储器件。光掩模载物台托住光掩模(如190)。系统包括一个存储器用于存储指令，当存储指令被执行时，使可编程控制器能够控制步进电机，依照制作存储单元(每个存储单元有多个子单元)的步骤顺序移动光掩模载物台。

[0140]例如，假设图5D的存储单元有一个w×w的尺寸，其中w是光掩模190的最小线宽。步进电机有一个w/2的精度，从而光掩模可以移动一个与w/2一样小的距离，使能够制作具有尺寸w/2×w/2的子单元。为了制作图5D的存储单元120，控制器控制步进电机以在+Y方向上移动光掩模190一个w/2的距离，使得开口192从区域A移动到区域B。然后，步进电机在-Y方向上移动光掩模190一个w/2的距离、并在+X方向上移动步进电机一个w/2的距离，从而开口192被移动到区域C。

[0141]例如，假设图7F的存储单元121有一个w×w的尺寸，其中w是光掩模190的最小线宽。步进电机有一个w/3的精度，从而光掩模可以移动一个与w/3一样小的距离，使能够制作具有尺寸w/3×w/3的子单元。为了制作图7F的存储单元121，控制器控制步进电机，在形成材料层B之前(图7B)，在+X方向上移动光掩模190一个2w/3的距离。步进电机在-X方向上移动光掩模190一个2w/3的距离，然后，在形成材料层C之前(图7C)，在-Y方向上移动光掩模190一个2w/3的距离。在形成材料层D之前(图7D)，步进电机在+Y方向上移动光掩模一个2w/3的距离、并在-X方向上移动光掩模一个2w/3的距离。在形成材料层E之前(图7E)，步进电机在+X方向上移动光掩模一个2w/3的距离、并在+Y方向上移动光掩模一个2w/3的距离。

3.薄层理论

[0142]可记录层110是薄的。例如，在图5A到5E，材料层A、B和C的厚度可以分别是28nm、5nm和7nm。材料薄层M的材料特性可以不同于塊材型態(in bulk form)材料M的材料特性。依照以下的描述，至少可以部分理解具有薄的子层的可记录层的性能，但是不受在此描述的任何理论的限制。一种被称为材料的Debye(德拜)长度的参数，通常是指在材料内应用电荷或电场所能作用的距离。可记录层材料的Debye长度可以用来预测或解释可记录层的性能行为。

[0143]因为在材料M1和材料M2的界面之间横移的电荷产生强电场、以及记录层厚度是和可记录层材料的Debye长度相关的，这些可以帮助记入时材料M1和材料M2的结合。即是说，即使不增加一个外部电场(如在电导体之间)，电荷转移将产生一个明显的电场。

[0144]材料的Debye长度，通常与材料内的载荷子(Charge Carrier)的云团厚度有关，根据载荷子密度其屏蔽一个应用电荷或电场。当材料中有一个带电粒子(Charged Particle)，该带电粒子将吸引具有相反极性的载荷子，从而载荷子云团将包围住该带电粒子。载荷子云团将带电粒子的电场屏蔽开，并且载荷子密度越高，在一个给定距离内的屏蔽效果就越大。由于带电粒子的屏蔽，电势

依照等式以指数级数衰退

其中是带电粒子上的电势，x是距离带电粒子的距离，λ_D是Debye长度，其可以被表示为：

${\mathrm{\λ}}_D=\frac{1}{e}\sqrt{\frac{K\·T_e}{4\mathrm{\πn}}}\≈6.9\sqrt{\frac{T}{n}}\mathrm{cm}\left(T{\mathrm{in}}^{0}K\right)$             (等式1)

参考“Introduction to Plasma Physics(等离子体物理介绍)”，作者FrancisChen，1.4章节：Debye Shielding(Debye屏蔽)，第8-11页。Debye长度代表屏蔽距离或载荷子的云团厚度的一个度量。

[0145]当材料内的局部电荷密度的变化引起的电场有变动时，在几个Debye长度范围内的载荷子大都感觉到变动的影响。例如，电荷密度变化可以由，例如，载荷子移动经过界面而引起，或由外部电磁场或由于热效应而引起电荷密度变动。

[0146]当具有不同电子能级(如不同的最高未占据电子能级，称为导电带(conduction band)或HUMO，和最低占据电子能级，称为价电带(valanceband)或LOMO)的两种材料接触时，电荷分离将导致在界面上产生一个电场。电场的影响被靠近界面的载荷子鞘(sheath ofcharge carrier)屏蔽或降低。当两种材料是薄层时，例如，薄层总厚度小于Debye长度，将会有一个完全贯穿此两层的强电场，其可能达到100,000V/cm。该强电场可以有助于该两层内的材料相互作用，并在施加一个能量时(例如由写入信号引起的散发的热能)结合在一起。通过比较，当层比较厚时，在层的大部分横截面内的电场是可以忽略的，且无助于两层内的材料相互作用。

[0147]相同的原理可以适用于三层或更多材料薄层的相互作用或结合。

[0148]对半导体而言，n(等式1中)大约是10¹⁷到10¹⁹，其平方根大约是3×10⁸到3×10⁹，T在室温下大约是300°K，所以Debye长度大约是10到100nm。对金属而言，n大约是10²¹到10²³，从而Debye长度大约是1到10nm。例如，铝的Debye长度在室温下小于1nm，在700°K时大约是2nm。掺有杂质的锗的Debye长度在室温下大约是30nm到80nm，取决于杂质含量。

[0149]具有薄层的可记录层的一个特征是大电场能够有助于吸热反应，其在反应期间不释放热量。仅需要一个小面积功率密度(watts/m²)就可以使两层结合。被记录的标志非常清晰-只有电流通过的而产生的热能高于一个吸收阈值容积功率密度，也高于一个吸收阈值容积能量密度(例如具有足够功率値和足够的高功率持续时间)的两层的部分才能结合在一起。

[0150]使用薄层的一个优点是需要较少能量来使薄层结合在一起。对一个给定的写入速度，写入信号可以有一个较低的电压(例如，与闪存的写入电压相比)。对一个具有指定电压的给定写入信号，写入信号的更短时间可以被用于写入到每个存储单元，导致一个较快的写入速度。使用薄层的另一个优点是需要较少材料来制作薄层，从而降低材料成本和涂敷或沉积的处理成本。当使用昂贵材料来制作薄层时，如金或银，大量存储设备的制造成本可以显著节省。

[0151]当有一个强电场时，有一个电势穿过界面，所以少量电能就可以使分子移动穿过界面(从高电势区域到低电势区域)，导致两层的材料结合在一起。两个薄层的结合可以通过各种版本的方法而实现，例如，没有限制、混合、边界模糊、合金化、化学反应、扩散、或引起物质传递越过边界的场。在两层或多个层之间的反应可以是吸热性的或散热性的。

4.设计和制作存储器件

[0152]可记录层110或其子层的材料和厚度的选择可以基于事先建立的数据库信息。通过测量各种薄层或各种材料薄层结合物的电特性，可以建立数据库。数据库可以包括：在施加初始化信号之前和之后，以及在施加不同写入信号之前和之后，(1)在不同厚度上的单层材料的，以及(2)不同厚度的各种材料结合物的，单位面积电阻以及类似二极管特征的信息。为了获得在初始沉积状态、初始化状态和记入状态上的预期电阻对比，而选择层的材料和厚度。

[0153]可以使用多种制造方法来制作可记录层110的薄的子层。例如，通过物理气相沉积(PVD)、化学气相沉积(CVD)、等离子体化学气相淀积(PECVD)、金属有机化学气相沉积(MOCVD)或分子束外延(MBE)，每个层可以在前一层的上面形成。

[0154]使用标准的CMOS(互补金属氧化物半导体)工艺，可以制作可记录电存储器件100。由于薄膜存储器件100的简单结构，使用2-金属、1-聚化物(poly)工艺，可以制作存储器件100。

5.系统构造

[0155]图12是一个包括芯片270的存储元件290的模块图，其有一个存储控制器292和多个存储阵列296。每个存储阵列296可以类似于具有存储单元120(图2A、5D、7F、8和10)的存储器件100(图1A)。存储控制器292通过总线294控制存储阵列296。存储控制器292通过接口298也与主机元件(未显示)相互作用，如计算机或数码相机。存储元件290可以遵守接口标准如通用串行总线或IEEE 1394(火线)标准。存储元件290可以被制成存储卡，并部分遵守如CF(Compact Flash)卡、SD(SecureDigital)卡、MS(Memory Stick)或XD存储卡标准的编码/解码。存储元件290是一个只可写入一次的设备，而不是一个可重复写入的设备。存储设备290不一定必须遵守以上所列标准的读取/写入电压。

[0156]存储控制器292可以在兼容现有闪存元件的方式下运作。在一些例子里，存储控制器292兼容NOR闪存结构，并一次一个字节或一个字地写入数据到存储阵列296。在一些例子里，存储控制器292兼容NAND闪存结构，其以一个预定长度的存储字串依次读取/写入数据，但可以随机地存取将被读取或写入的字串。

[0157]参照图13，存储控制器292包括一个输入/输出接口300，其接收命令并写入数据到数据脚位(data pin)，和输出读取的数据到数据脚位(datapin)。命令被发送到写控制器302，其控制数据怎样被写入到存储阵列296或怎样从存储阵列296读取数据。写控制器302控制地址解码器304，其从地址脚位(address pin)接收将被访问的存储单元的地址。地址解码器304分别发送行和列信息到行解码器306和列解码器308，其确定激活哪个字线和位线去访问具体的存储单元。写入数据缓冲器314存储即将被写入到存储阵列296的数据。感应放大器310放大从存储阵列296读取的信号(读取的数据)。列多路复用器312在存储阵列296的位线上多路传送写入数据和读取数据。

[0158]例如，一旦接收到初始化命令，存储控制器292可以发送一个1V电压的初始化信号到存储阵列296内的所有存储单元120，用来初始化存储单元120。以后，一旦接收到写入命令，存储控制器292可以发送一个写入信号到具体的存储单元，用来写入数据到该单元内。写入信号可以有一个大于2V的电压，且可以有一个包括一个或多个脉冲的脉冲波形。写入信号的电压値取决于存储单元的类型(如存储单元是否被设置成存储二进制、三进制、四进制数据)，以及将被写入到存储单元的数据(如是否在能够存储四进制数据的存储单元内写入“1”、“2”、“3”和“4”)。一旦接收到读取信号，存储控制器292可以发送一个例如10到500mV电压的读取信号到具体的存储单元，通过测量电流并对比测量的电流和预定参考值，从单元内读取数据。

[0159]在一些例子里，存储控制器292可以转换虚拟存储地址和物理存储地址。主机元件发送虚拟存储地址到存储控制器292。存储控制器292转换虚拟地址到物理地址，并依照物理地址访问存储单元。使用以下所述的过程，存储元件290可以在工厂进行测试而找出缺陷，缺陷单元的地址可以被存储在一个表格内。当主机元件写入到存储元件290时，存储控制器292会避免使用缺陷单元，而仅仅写入到可用的存储单元。

[0160]在一些例子里，当主机控制器发送一个擦除命令来擦除在某个虚拟地址上的数据时，存储控制器292可以标记对应的物理地址为“已擦除”，从而不可以提取在这些物理地址上的数据。当主机元件发送一个写入命令来写入到一个之前已经擦除的虚拟地址时，存储控制器292将虚拟地址转化成一个不同的物理地址，并写入到新的物理地址。这样，即使存储单元是仅可一次写入的，且不能被物理擦除，对主机元件来说，存储元件290看上去像存储单元可以被有限次擦除。

[0161]在制作和封装存储元件290之后，依照以下过程可以测试存储阵列296的存储单元120。

[0162]步骤1：检查每个字线140的栅電晶体，以确定是否有缺陷。如果某个字线140的電栅晶体有缺陷，使用该字线140的存储单元120不可以用来存储数据。当使用存储元件290时，对与该有缺陷的字线140相关的任何存储单元120，都不能执行记入或读取操作。该字线140有缺陷被记录在一个表格内(其可以位于存储阵列296的一个区域上，专门用来记录缺陷)。

[0163]在测试元件290期间，有关有缺陷的字线140或存储单元120的信息可以首先被存储在用于测试该元件290的主机元件(如计算机)的存储器内。当初始化该元件290的存储单元120时，有关有缺陷的组成部分的信息被写入到此表格。

[0164]步骤2：检查每个位(数据)线130的栅電晶体，以确定是否有缺陷。如果一个位线130的栅電晶体有缺陷，使用该位线130的存储单元不能被用来存储数据。当使用元件290时，对与有缺陷的位线130相关的任何存储单元120，都不能执行记入和读取操作。在表格内该位线130被记录为有缺陷的。

[0165]步骤3：通过施加一个读取信号，检查由通过步骤1和2测试的两个栅電晶体定址的每个存储单元120。每个存储单元120在初始沉积状态上应该有一个低电阻。如果一个单独的存储单元120有一个高于预定阈值的电阻，那么这个存储单元120是有缺陷的，且该有缺陷的存储单元120的地址被记录在表格内。

[0166]步骤4：一个或一系列具有预定电压値的脉冲的初始化信号被施加到通过步骤1到3测试的每个存储单元120。初始化信号使存储单元120进入初始化状态，并具有类似二极管的电流-电压特征。一个读取信号被施加到每个初始化存储单元120，以确定此单元的电阻。一个存储单元在初始化状态上应该有一个高电阻。如果一个单独的存储单元120有一个低于预定阈值的电阻，该存储单元120被标记为有缺陷。

[0167]在步骤1到4内的测试被执行之后，统计存储元件290内的缺陷存储单元120的数目，以确定该存储元件290是否适合以某个等级出售或应该被丢弃。

[0168]参照图14，可记录电存储元件100可以作为微控制器单元320的非易失性可记录(NVR)存储器322而使用。微控制器单元320也包括一个中央处理单元324和一个随机存取存储器(RAM)326。非易失性存储器322在永久写入程序到存储器322之前，允许用户定制程序(例如获得最新版本的固件(firmware))。在运行时，从非易失性存储器322载入程序，并存储在RAM 326内，以允许快速存取程序代码。微控制器单元320包括外围模块328，用来处理来自输入/输出端口330的信号。单元320包括一个芯片集成模块(CIM)334和支持模块POR、LVI和OSC。各个模块通过总线332与另一个模块进行通信。

[0169]尽管非易失性存储器322的每个存储单元仅能够被烧录(programmed)一次，非易失性存储器322可以被制成，具有一个比存储一个版本固件所需容量大几倍的容量。当固件需要被升级时，新版本固件被写入到非易失性存储器322的不同部分。这样，非易失性存储器322可以被烧录有限次，用来存储多个固件版本，每次每个固件版本被写入到存储器322的不同部分。

6.可记录层的例子

[0170]准备一些可记录电存储元件的样本，并测量它们在初始化和记入之前和之后的电特性。每个可记录电存储元件包括一个可记录层，其具有一个或多个薄半导体层，它们被夹在两个金属电极之间。其中一个存储元件样本被设置成有一个记入状态。其中两个存储元件的样本被设置成有四个记入状态。

[0171]图15是准备好的可记录电存储元件340的结构示意图。可记录电存储元件340包括一个可记录层342，位于金属电极344和346两个层之间。金属层344、346和可记录层342被沉积在一个玻璃基片348上。金接触点350和352分别沉积在金属层344和346上，以提供足够大的探测面积，并在金属层和被用来测量存储元件340的电特性的探针之间提供良好的欧姆接触。

[0172]在一个样本里，存储元件340被设置成有一个记入状态。可记录层342包括间隔隔开的材料岛，以允许部分金属层346接触到金属层344。可记录层342是由p-型硅制成，厚度大约是3nm。金属层344和346是由铝制成，各自的厚度大约是250nm。

[0173]使用以下的工艺过程，可以制作可记录电存储器340。在沉积薄膜之前，使用超声波清洁机，清洁玻璃基片348，并浸泡在丙酮或乙醇里几分钟。配备有两个DC(直流)阴极和一个RF(射频)阴极的模组单磁盘溅射系统“Trio CUBE”(Balzers)，(可从Unaxis、Balzers、Likenstain获得)可以用来沉积层。主腔室和处理腔室的基准压力维持在10^-7mbar之下。在薄膜沉积期间，处理腔室里的操作压力被设置在10^-3mbar到10^-2mbar范围内。当沉积层时，通过控制溅射时间来控制层的厚度。基于材料的溅射场、溅射时间(通常从1到20秒)以及用于层的溅射功率密度(通常4到15W/cm²)，可以测量和估计每个薄层的厚度。

[0174]该样本有一个32×24mm²的总体尺寸。在两个金属层344和346之间的面积大约是83mm²。

[0175]图16A和16B是曲线图，显示被设置具有一个记入状态的可记录电存储器340的样本的实验数据。数据显示，对在-1.8V到1.8V之间的电压，可记录电存储器340在初始沉积状态上有类似电阻器的电流-电压特征，在初始化状态上有类似二极管的电流-电压特征，以及在记入状态上有类似电阻器的电流-电压特征。

[0176]图16A是曲线图360，显示曲线362和364，分别代表在初始沉积状态和初始化状态上存储元件340的电流-电压特征。图16B是曲线图370，显示曲线364和曲线366，曲线366代表在记入状态上存储元件340的电流-电压特征。测量值是在-1.8V到1.8V的电压之间获得。

[0177]曲线362显示，在初始沉积状态，流经存储设备340的电流大约与施加电压呈线性比例，电阻很小，大约是2.3Ω。曲线364显示，在初始化状态，流经存储元件340的电流刚开始较小，但随后逐渐增大。当电压低于1V时，电流小于50mA，当电压大于1.7V时，电流显著增大。这类似于一个具有大约1.7V阈值电压的二极管的电流-电压特征。

[0178]曲线366显示，在记入状态，流经存储元件340的电流大约与施加电压呈线性比例，电阻稍微高于在初始沉积状态上的电阻。在记入状态上的电阻大概是2.7Ω(其中样本有一个83nm²的面积)。

[0179]图17A和17B分别是曲线图380和390，其显示被设置成有三个记入状态的可记录电存储元件340的两个样本的实验数据。可记录层342有子层A、B和C，类似于在图5E中显示的那些。可记录层342的子层A、B和C是由p类型锗制成，并分别有28nm、5nm和7nm的厚度。数据显示，对在-0.5V和0.5V之间的电压，可记录电存储器340有一个高电阻的初始化状态，以及三个不同的记入状态，其中每个记入状态有类似电阻器的电流-电压特征。记入状态比初始状态有更小的电阻。由于沉积设备的公差，在图17A和17B的两个样本之间的差别可能是因为在子层厚度上的差异。

7.备选的记录结构

[0180]在以上例子里，通常可记录电存储元件有一个可记录层。可选地，可记录电存储元件也可以有两个或多个可记录层，每个可记录层包括一个或多个薄子层。额外的可记录层允许存储元件有更大的存储容量。

[0181]图18是一个包括第一层402和第二层404的双层可记录电存储元件400的截面结构图。第一层402包括字线140a、可记录层110a、和位线130a。可记录层110a可以包括一个或多个子层，并可以被设置成具有一个或多个记入状态。可记录层110a可以是一个连续层，其跨域几个存储单元，或被局限于每个存储单元。一层绝缘材料105a填充在位线130a之间的空位。

[0182]类似于第一层402，第二层404包括字线140b、可记录层110b、和位线130b。可记录层110b可以包括一个或多个子层，并可以被设置成具有一个或多个记入状态。可记录层110b可以是一个连续层，其跨越几个存储单元，或被局限于每个存储单元。一层绝缘材料150b填充在位线130b之间的空位，同时也作为第一层402和第二层404之间的一个缓冲层。

[0183]在一些例子里，可记录层110a可以被设置成与可记录层110b有相同的记入状态数目。在一些例子里，可记录层110a可以被设置成与可记录层110b有不同数目的记入状态。例如，第一可记录层110a可以有一个记入状态，而第二可记录层110b可以有四个记入状态。可记录层110a可以提供具有较低数据密度的较快读取/写入速度，因为更小数目的记入状态允许更高的错误范围。可记录层110b可以提供具有较高数据密度的较低读取/写入速度，因为更大数目的记入状态允许更小的错误范围。

[0184]在一些例子里，如果不能同时访问在第一层402和第二层404内的存储单元，那么可以合并第一层310a的字线140a和第二层310b的位线130b。同一个字线140a可以被用来在不同时间上发送写入和读取信号到第一层402或第二层404内的存储单元。

[0185]第一层402和第二层404各自在类似存储元件100的运作方式上运作，其中存储单元在初始沉积状态上有类似电阻器的I-V特征，在初始化状态上有类似二极管的I-V特征，并在记入状态上有类似电阻器的I-V特征。

[0186]类似于制造存储元件100的过程，可以使用多种制造方法以制作存储元件400的可记录层。例如，通过物理气相沉积(PVD)、化学气相沉积(CVD)、等离子体化学气相淀积(PECVD)、金属有机化学气相沉积(MOCVD)或分子束外延(MBE)，每个层可以在前一层的上面形成。

8.额外的其它例子

[0187]本发明已经描述了很多例子。然而，应该明白可以做出各种修改，而不会影响本发明的精神和范围。例如，可记录层110和其子层可以有不同于以上所述的材料和厚度。可记录层可以使用不同于以上所述的方法而制成。在图10内，可记录层110不是覆盖整个芯片区，而是使用一个额外的光掩模来对可记录层110形成图案，所以层110仅覆盖REME区272或部分REME区272。在图18内，存储元件400可以包括三个或多个层，类似于层402和404。在图2A内，填充可记录层110的孔位156的金属材料不一定与上和下电极154和152相同。例如，可记录层110在下电极12上方形成之后，沉积第一金属以填充孔位156，再沉积第二金属以形成上电极154。

[0188]存储元件可以是一个具有接口和/或物理尺寸、遵守各种存储标准，如闪存标准，的存储卡。存储元件也可以有任意形状。存储元件不一定是扁平的，可以是，例如符合立方体、球体或任何其它任意体积的表面轮廓。存储控制器可以有不同的构造，使得写入和读取数据的过程不同于以上所述的那些过程。可记录电存储元件可以被集成到不同于以上所述的系统里。

[0189]如图5A到5E和7A到7F所示的定位调整移动技术可以有各种方式的改变，例如改变光掩模190被移动的不同位置数目和移动方向。可以制作每个具有如3、5、6、7、8、10或更多子单元的存储单元。例如，图7D内所示的存储单元包括6个子单元。

[0190]例如可以使用磁性或光学方法，电子写入并读取可记录电存储元件。例如，不施加电子脉冲到选择的存储单元以写入记号在单元内，而是使用光束来施加能量到选择的存储单元以写入记号。在记号被写入之后，一个电读取信号被施加到存储单元来检测电特性的对比，如电阻，以读取存储在存储单元内的信息。读取和写入电压可以是正的或负的。

[0191]其它实施在以下权利要求的范围之内。

Claims (22)

1.一种方法，包括：

制作一种存储元件的存储单元，包括

在基片上形成第一电极；

在相对基片的第一位置上放置光掩模；

根据光掩模上的图案，在第一电极上形成第一材料层；

在相对基板的第二位置上放置光掩模；

根据光掩模上的图案，在第一材料层上方形成第二材料层，第二材料层与第一材料层有个偏移量，从而存储单元的第一子单元包括第一材料层，但不包括第二材料层，而存储单元的第二子单元包括第一和第二材料层；和

在第一和第二材料层上方形成第二电极，并重叠第一电极。

2.根据权利要求1所述的方法，包括：在第三位置上放置光掩模，根据光掩模上的图案在第一和第二材料层上方形成第三材料层，第三材料层处于第一电极和第二电极之间，第三材料层与第一和第二材料层有偏移，从而存储单元至少包括第一子单元、第二子单元和第三子单元。

3.根据权利要求2所述的方法，其中第三子单元包括第一和第三材料层，但不包括第二材料层。

4.根据权利要求2所述的方法，包括：形成包含第一、第二和第三材料层的第四子单元。

5.根据权利要求2所述的方法，包括：在第四位置上放置光掩模，根据光掩模上的图案在第一、第二和第三材料层上方形成第四材料层，第四层位于第一电极和第二电极之间，第四材料层与第一、第二和第三材料层有偏移，从而存储单元至少包括第一子单元、第二子单元、第三子单元和第四子单元。

6.根据权利要求5所述的方法，包括：在第五位置上放置光掩模，根据光掩模上的图案在第一、第二、第三、和第四材料层上形成第五材料层，第五材料层与第一、第二、第三、和第四材料层有偏移，从而存储单元至少包括第一子单元、第二子单元、第三子单元、第四子单元和第五子单元。

7.根据权利要求1所述的方法，其中在第二位置上放置光掩模包括从第一位置移动光掩模一个距离到第二位置，其中该距离小于光掩模的最小线宽。

8.根据权利要求1所述的方法，其中形成第一层包括形成一个具有孔口的材料层，此孔口允许部分第一电极电接触到部分第二电极。

9.根据权利要求1所述的方法，其中形成第一材料层包括形成一个半导体层或一个绝缘材料层。

10.根据权利要求1所述的方法，包括：形成施加写入信号到存储单元的电路。

11.根据权利要求1所述的方法，包括：形成从存储单元输出读取信号的电路。

12.一种方法，包括：

制作一个具有存储单元的存储元件，每个存储单元至少有两个子单元，包括：

在两个或多个位置上放置光掩模，光掩模有一个预定图案，和

对光掩模的每个位置，根据光掩模的预定图案至少形成一个材料层，使不同子单元有不同的材料层或不同材料层的组合。

13.根据权利要求12所述的方法，其中制作子单元包括在三个位置上放置光掩模以形成四个子单元。

14.根据权利要求12所述的方法，其中制作子单元包括在五个位置上放置光掩模以形成九个子单元。

15.根据权利要求12所述的方法，其中每个材料层有一部分与另一个材料层的一部分重叠。

16.根据权利要求12所述的方法，其中制作子单元包括：在下电极上方沉积第一层，调整光掩模的定位，在第一层上方沉积第二层，其中第一子单元包括第一层，但不包括第二层，第二子单元包括第一和第二层。

17.根据权利要求12所述的方法，其中制作子单元包括：在下电极上方沉积第一层，蚀刻第一层，调整光掩模的定位，在第一层和下电极的露出部分上方沉积第二层，蚀刻第二层，其中第一子单元包括第二层，但不包括第一层，第二子单元包括第一和第二层。

18.根据权利要求12所述的方法，其中在两个或多个位置上放置光掩模包括：在第一位置和第二位置上放置光掩模，第二位置离第一位置有一段距离，此距离小于光掩模的最小线宽。

19.根据权利要求12所述的方法，其中对光掩模的每个位置至少形成一个材料层包括：形成一个具有孔口的材料层，此孔口允许部分第一电极电接触到部分第二电极。

20.根据权利要求12所述的方法，其中至少形成一个材料层包括至少形成一个半导体或绝缘材料层。

21.一种方法，包括：

使用光刻工艺在基片上制作一种电子元件，包括：通过在相对基片的一个位置上放置光掩模来定义该电子元件组件的边界，当定义不同组件的边界时根据步骤顺序来移动光掩模的对准位置，其中在步骤顺序期间的最小移动距离小于此电子元件的最小线宽。

22.根据权利要求21所述的方法，包括：当依照形成材料层的步骤顺序来移动光掩模而形成材料层，材料层相互有偏移，以形成具有不同层或不同层组合的组件。

Images