CN101499784A - 一种新型压电薄膜谐振器的制备方法 - Google Patents

Abstract

本发明涉及微电子工艺及其器件技术领域，具体地是一种新型压电薄膜谐振器的制备方法，其特征在于采用SOI晶片，在其顶层硅上刻蚀出腐蚀槽或腐蚀孔，然后用氢氟酸腐蚀掉槽或孔间所围范围的绝缘层，在晶片顶层上形成一个悬空的硅层；接着在这个悬空的顶层硅上先后沉积底电极材料，压电薄膜材料，顶电极材料，构成一个压电薄膜谐振器；本发明有益效果：采用SOI晶片制作空腔型压电薄膜谐振器，其中利用两层硅之间的氧化层作牺牲层，省去了沉积牺牲层的步骤，简化了工艺，并可用其与硅工艺相兼容，这可将谐振器阵列和外电路集成在一起，使电路具有高速、低压、低功耗、灵敏度高，响应速度快并且多通道的优点，同时使器件微型化、集成化程度更高。

Description

一种新型压电薄膜谐振器的制备方法

[技术领域]

本发明涉及微电子工艺及其器件技术领域，具体地是一种新型压电薄膜谐振器的制备方法。

[背景技术]

对于传统的石英谐振器而言，其基模工作频率受晶体厚度尺寸的限制，即使采用离子束加工方法，其厚度减薄极限到30um，其所获得频率亦难以超过200MHz。目前按基频工作的晶体只做到25MHz左右。而且，传统的压电谐振器工艺无法与集成电路的硅工艺兼容。

对于制作在硅片上的体声波(bulk acoustic wave)压电薄膜谐振器而言，虽然其工作原理与低频石英晶体谐振器一样，但由于压电薄膜谐振器厚度在微米级，所提供的基模工作频率可达GHz频段甚至更高。在这类谐振器中，有一种对硅片背面进行各向异性刻蚀形成的支撑膜片，在膜片顶端沉积一层压电薄膜来激发声体波的谐振器。虽然这种制造方法有可能与硅集成电路相兼容，但由于这种体微机械加工过程，需要对硅片进行双面光刻对准和各向异性腐蚀，增加了工艺的复杂性和难度，这使得其微型化变得困难。

绝缘体上硅(SOI)晶片是指在一绝缘层上再形成一层单晶硅薄膜，或者是单晶硅薄膜被一绝缘层(通常是SiO₂)从支撑的硅衬底中分开这样结构的材料。这种材料结构可实现制造器件的薄膜材料完全与衬底材料的隔离。它与有P-N结隔离的体硅相比，具有无门锁、高速率、低功耗、灵敏度高、响应时间短、集成度高、耐高温等特点，与传统的体硅CMOS工艺制造的芯片相比，SOI微芯片可使最大的运行速度提高35％，在设定相同的运算速度时功率约是现有微芯片的1/3。在电子产品、航天、卫星通信等领域，SOI均受到普遍重视，被称为“21世纪的微电子技术”。但目前，这种压电薄膜谐振器的制备工艺相当复杂，制造成本高，还存在着许多的工艺难点需要解决。

[发明内容]

本发明的目的就是要解决上述的不足而提供的一种新型压电薄膜谐振器的制备方法采用空腔型谐振子结构，无需双面加工就能获得硅膜、硅梁或硅桥，因此它更加适合于微型化和集成化器件的制作。

为实现上述目的设计一种新型压电薄膜谐振器的制备方法，其特征在于步骤如下：

(1)采用SOI晶片，清洗基片，去除附着物。

(2)在SOI晶片的顶层硅上光刻刻出若干腐蚀槽或者腐蚀孔；其图案为10-700μm长的长方形、正方形或圆形阵列。其彼此之间的所围图形为一方形或圆形，长度为100-400μm。

(3)腐蚀顶层硅时，采用的腐蚀剂是硝酸(HNO₃)、氢氟酸(HF)、醋酸(CH₃COOH)和去离子水的若干比例混合溶液。

(4)将SOI片放入腐蚀液中，腐蚀去除顶层硅腐蚀槽或腐蚀孔范围内的绝缘层，制备出空腔结构；腐蚀绝缘层时，采用的腐蚀剂是稀释的氢氟酸(HF)溶液，或者其中加入若干氟化铵(NH₃F)。

(5)在悬空的顶层硅上沉积底电极层；沉积电极中，过渡层为Ti，其厚度为20-200nm，沉积的Ti目的是为了增强电极和Si之间的粘附性。底电极或为Pt或为Au或为Al，采用的方法为磁控溅射沉积，其厚度为100-400nm。其电极的图形经由涂覆光刻胶，曝光、显影、腐蚀得到实现。

(6)在电极层上沉积压电薄膜材料；压电薄膜材料为ZnO、AlN或PZT中的一种，采用的方法为磁控溅射沉积，其厚度为0.4-7μm。其压电薄膜的图形经由涂覆光刻胶，曝光、显影、腐蚀得到实现。

(7)在压电薄膜层上沉积顶电极层。电极或为Pt或为Au或为Al，采用的方法为磁控溅射沉积，其厚度为100-400nm。光刻其GSG测试微波电极图形。由此制备出一种新型的压电薄膜谐振器。

本发明有益效果：本发明制备出的压电薄膜谐振器采用SOI晶片制作空腔型压电薄膜谐振器，其中利用两层硅之间的氧化层作牺牲层，省去了沉积牺牲层的步骤，简化了工艺，并可用其与硅工艺相兼容，这可将谐振器阵列和外电路集成在一起，使电路具有高速、低压、低功耗、灵敏度高，响应速度快并且多通道的优点，同时使器件微型化、集成化程度更高。比及其他的空腔型压电薄膜谐振结构，基于SOI晶片的空腔结构可以获得更大、更稳定的谐振区域。其悬空硅层的机械性能较其他的空腔型谐振支撑结构更加牢固，不易断裂。

[附图说明]

图1是本发明SOI晶片结构图；

图2是本发明具有顶层硅腐蚀槽的SOI晶片结构图；

图3是本发明中间绝缘层被腐蚀的SOI晶片结构图；

图4是本发明在悬空顶层硅上沉积的压电薄膜谐振器结构图。

图中，1为顶层Si，2为SiO₂层，3为顶电极层Au，4为压电薄膜ZnO，5为底层Si，6为底电极层Au，7为悬空的顶层硅。

[具体实施方式]

实施方案：制备压电薄膜谐振器，其步骤为：

(1)、衬底清洗：取SOI晶片作衬底(见图1)，将其放入过氧化氢、氨水和去离子水的混合液(比例为1:3:10)中煮沸3分钟，然后放入过氧化氢、盐酸和去离子水的混合液(比例为2:3:10)中煮沸3分钟，再用氢氟酸和去离子水的混合液(比例为1:10)浸泡数秒，最后经氮气吹干。

(2)、顶层硅腐蚀槽的光刻：采用涂覆光刻胶、经曝光、显影、最后腐蚀光刻胶未保护部分的方法，将顶层硅的窗口腐蚀成形(见图2)。采用的腐蚀剂是硝酸(HNO₃)、氢氟酸(HF)、醋酸(CH₃COOH)和去离子水的若干比例混合溶液。

(3)、SOI中间绝缘层SiO₂的腐蚀：将已形成腐蚀槽的SOI片放入腐蚀溶液中，控制腐蚀的时间，使得顶层硅腐蚀孔所围面积下的绝缘层SiO₂都被溶液腐蚀(见图3)。使用的腐蚀剂是稀释的氢氟酸(HF)溶液，或者其中加入若干氟化铵(NH₃F)。

(4)、压电薄膜谐振器底电极的沉积：采用磁控溅射方法实现金属底电极的沉积。溅射气体为氩气，溅射气压为0.2-5Pa，溅射功率为50-500W。在沉积电极中，过渡层为Ti，其厚度为20-200nm，电极为Au，其厚度为100-400nm。其电极的图形经由涂覆光刻胶，曝光、显影、腐蚀得到实现(见图4)。

(5)、压电薄膜的沉积：采用磁控溅射方法实现压电薄膜的沉积。溅射气体为氩气和氧气，溅射气压为0.3-7Pa，溅射功率为50-1000W。压电薄膜材料为ZnO，其厚度为0.4-7μm。其压电薄膜的图形经由涂覆光刻胶，曝光、显影、腐蚀得到实现(见图4)。

(6)、顶电极层的沉积：采用磁控溅射方法实现金属顶电极的沉积。溅射气体为氩气，溅射功率为50-500W，溅射气压为0.2-5Pa。在沉积电极中，电极为Au，其厚度为100-400nm。其电极的GSG微波测试图形经由涂覆光刻胶，曝光、显影、腐蚀得到实现(见图4)。

上述实施将有助有理解本发明，但并不限制本发明的内容。

Claims (9)

1、一种新型压电薄膜谐振器的制备方法，其特征在于步骤如下：

(1)采用绝缘体上硅(SOI)晶片，清洗基片，除去表面污染；

(2)在SOI晶片的顶层硅上光刻刻出若干个腐蚀槽或者腐蚀孔；

(3)将SOI片放入腐蚀液中，腐蚀去除顶层硅腐蚀槽范围内的SiO₂绝缘层，制备出空腔结构；

(4)在悬空的顶层硅上沉积底电极层；

(5)在底电极层上沉积压电薄膜材料；

(6)在压电薄膜层上沉积顶电极层。

2、按权利要求1所述压电薄膜谐振器的制备方法，其特征在于先将抗蚀剂涂在SOI片上的顶层硅上，然后用光刻机光刻出若干个腐蚀槽或者腐蚀孔的图案。

3、按权利要求2所述压电薄膜谐振器的制备方法，其特征在于腐蚀槽或者腐蚀孔的图案为10μm-700μm长的长方形、正方形或圆形阵列，其彼此之间的所围图形为一方形或圆形，长度为100-800μm。

4、按权利要求1所述压电薄膜谐振器的制备方法，其特征在于腐蚀顶层硅的时候，采用的腐蚀剂是硝酸(HNO₃)、氢氟酸(HF)、醋酸(CH₃COOH)和去离子水的若干比例混合溶液。

5、按权利要求1所述压电薄膜谐振器的制备方法，其特征在于腐蚀绝缘层的时候，采用的腐蚀剂是稀释的氢氟酸(HF)溶液或者加入氟化铵(NH₃F)。

6、按权利要求1所述压电薄膜谐振器的制备方法，其特征在于沉积底电极层中，过渡层为Ti，其厚度为20-200nm，电极为Pt、Au或Al，采用的方法为磁控溅射沉积，底电极层厚度为100-400nm。

7、按权利要求1所述压电薄膜谐振器的制备方法，其特征在于沉积顶电极层中，过渡层为Ti，其厚度为20-200nm，顶电极为Pt、Au或Al，采用的方法为磁控溅射沉积，顶电极层厚度为100-400nm。

8、按权利要求1所述压电薄膜谐振器的制备方法，其特征在于压电薄膜材料为ZnO、AlN或PZT中的一种，采用的方法为磁控溅射沉积，压电薄膜厚度为0.4-7μm。

9、按权利要求1所述压电薄膜谐振器的制备方法，其特征在于底电极层和顶电极层图形为GSG微波测试电极图形，其图形采用光刻的方法制得。

Images