CN101496065A - 采用像素掩模的图形系统 - Google Patents
采用像素掩模的图形系统 Download PDFInfo
- Publication number
- CN101496065A CN101496065A CNA2007800279056A CN200780027905A CN101496065A CN 101496065 A CN101496065 A CN 101496065A CN A2007800279056 A CNA2007800279056 A CN A2007800279056A CN 200780027905 A CN200780027905 A CN 200780027905A CN 101496065 A CN101496065 A CN 101496065A
- Authority
- CN
- China
- Prior art keywords
- pixel
- pixels
- mask
- primitive
- covered
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T11/00—2D [Two Dimensional] image generation
- G06T11/40—Filling a planar surface by adding surface attributes, e.g. colour or texture
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T1/00—General purpose image data processing
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Image Generation (AREA)
Abstract
一种系统包括将界限图元光栅化为图元像素的选集的界限图元光栅化器。图元像素的所述选集限界将要再现到屏幕上的形状。所述系统还包括产生用于所述形状的像素掩模的像素掩模产生器。所述像素掩模包括各自对应于图元像素中的一者的若干掩模像素。当所述形状遮盖掩模像素的至少一阈值部分时,所述掩模像素是被遮盖像素,且当所述形状不遮盖所述掩模像素时,所述掩模像素是未被遮盖像素。所述系统还包括像素筛选器,其经配置以保留对应于被遮盖掩模像素的图元像素且丢弃对应于未被遮盖掩模像素的图元像素。
Description
技术领域
本发明大体来说涉及用于再现图像的图形系统,且更特定来说涉及图形软件接口。
背景技术
图形系统经常将不同的形状光栅化为若干像素。在光栅化期间,图形系统识别哪些像素落入形状内。识别落入形状内的像素的过程随着所述形状变得更加复杂而变得更加困难。可引起形状的复杂性的特征包括平滑曲线、凹几何形状、自相交及孔。图形系统可通过将形状转换为多个较简单的形状或通过直接光栅化复杂的形状来处置这些复杂的形状。这些解决方案效率低下且可能难以在硬件中实施。由于这些原因,需要一种经改善的图形系统。
发明内容
一种图形系统经配置以在来自像素掩模的对应像素是被遮盖像素时保留经光栅化界限图元中的像素。所述系统还经配置以在所述对应像素是未被遮盖像素时丢弃所述像素。当界限图元所限界的形状遮盖所述对应像素的至少一阈值部分时,所述对应像素是被遮盖像素。当所述形状不遮盖所述对应像素时,所述对应像素是未被遮盖像素。
所述系统的实施例包括将界限图元光栅化为图元像素的选集的界限图元光栅化器。图元像素的所述选集限界将要再现到屏幕上的形状。所述系统还包括产生用于所述形状的像素掩模的像素掩模产生器。所述像素掩模包括各自对应于图元像素中的一者的若干掩模像素。当所述形状遮盖掩模像素的至少一阈值部分时,所述掩模像素是被遮盖像素,而当所述形状遮盖少于所述掩模像素的所述阈值部分时,所述掩模像素是未被遮盖像素。所述系统还包括经配置以保留对应于被遮盖掩模像素的图元像素并丢弃对应于未被遮盖掩模像素的图元像素的像素筛选器。所述系统还包括产生被保留像素的像素属性且避免产生被丢弃像素的像素属性的像素属性产生器。
附图说明
图1是图形系统的框图。
图2图解说明数据行进穿过图形系统。
图3图解说明像素掩模从屏幕形状的产生。通过将屏幕形状光栅化为若干掩模像素使得每一掩模像素分割为一个以上像素区域来产生像素掩模。
图4图解说明操作图形系统的方法。
图5是显示用于操作图形系统的逻辑模块的逻辑流程图。
具体实施方式
所述图形系统经配置以将形状光栅化为像素掩模。所述像素掩模具有各自对应于显示器屏幕上的像素的多个掩模像素。每一掩模像素是被遮盖像素或未被遮盖像素。当所述形状遮盖掩模像素的至少一阈值部分时,所述掩模像素是被遮盖像素,而当所述形状不遮盖所述掩模像素时,所述掩模像素是未被遮盖像素。所述图形系统还经配置以将界限图元光栅化为限界所述形状的图元像素的选集。每一图元像素对应于显示器屏幕上的像素且因此对应于掩模像素。所述系统保留对应于被遮盖掩模像素的图元像素且丢弃对应于未被遮盖掩模像素的图元像素。所述系统可产生被保留像素的像素属性且避免产生被丢弃像素的像素属性。
所述图形系统可采用软件及/或固件来产生像素掩模,而采用硬件来光栅化界限图元并筛选图元像素。软件及/或固件比硬件更适合用于识别落入复杂形状内的像素。因此,采用软件及/固件来产生像素掩模采用更高效的资源来识别落入形状内的像素且释放硬件以用于其它应用。因此,采用软件及/固件来产生像素掩模提供更高效的图形系统。
图1图解说明包括与显示器屏幕12进行通信的电子装置10的图形系统。电子装置10经配置以在显示器12上再现图像。适合的显示器12包括但不限于液晶显示器(LCD)及阴极射线管(CRT)显示器。
电子装置10还与一个或一个以上用户接口14进行通信。适合的用户接口14包括但不限于按钮、旋钮、键、小键盘、键盘及鼠标。图形系统的用户可采用一个或一个以上用户接口来向电子装置10提供命令。电子装置10可执行所述命令并在显示器12上显示命令的结果。命令的实例包括观看图像的观点的变化。因此,电子装置10可如观点变化的需要改变显示器上的图像。在执行命令时,电子装置10可根据软件接口完全或部分地操作所述系统,所述软件接口包括但不限于开放式图形库(OpenGL)、OpenGLES及Direct3D等。OpenGL说明于日期为2004年10月22日且标题为“图形系统:规范(TheGraphics System:a Specification)”的文件(版本2.0)中。
电子装置10包括控制器16。适合的控制器16包括但不限于通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其它可编码逻辑装置、离散门或晶体管逻辑、离散硬件组件或其任一设计用于执行起因于电子装置10及/或控制器16的功能的组合。通用处理器可以是微处理器,但另一选择为,控制器16可包括或由任何常规处理器、微控制器或状态机组成。控制器16也可实施为计算装置的组合,例如,DSP与微处理器的组合、多个微处理器的组合、一个或一个以上微处理器与DSP核心的联合,或任何其它此类配置。
电子装置10包括与控制器16进行通信的存储器18。电子装置10可将图像的数据及用于再现所述图像的数据存储在存储器18中。存储器18可以是适合于读取/写入操作的任何存储器装置或存储器装置的组合。
在一些实例中,电子装置10包括与控制器16进行通信的计算机可读媒体20。计算机可读媒体20可具有将由控制器16执行的指令集。控制器16可读取并执行所述计算机可读媒体上所包括的指令。所述控制器执行所述指令使得电子装置10执行所需功能,例如执行用户提供的命令。虽然图中显示计算机可读媒体20与存储器18不同,但计算机可读媒体20可与存储器18相同。适合的计算机可读媒体包括但不限于光盘,例如CD、磁性存储磁盘、Zip磁盘、磁带、RAM及ROM。
如将在下文中更加详细地说明,可使用硬件执行电子装置的一些功能,而使用固件及/或软件执行其它功能。当电子装置使用固件及/或软件实施功能时,电子装置采用处理器来执行计算机可读媒体上的指令。举例来说,电子装置可采用写入在RAM上的处理器可读软件实施功能。相反,当电子装置在硬件中实施功能时,所述硬件不执行计算机可读媒体上的指令。
在一些实例中,图形系统经配置以以无线方式与网络进行通信。因此,控制器16任选地与收发器22进行通信。控制器16可采用所述收发器来向网络发送及/或接收消息。作为所述收发器的替代形式,电子装置10可与接收器及传输器进行通信。当图形系统经配置以以无线方式与网络进行通信时,电子装置10可根据无线通信标准(例如,码分多址(CDMA)、时分多址,例如全球移动通信系统(GSM)或一些其它无线通信标准)来操作。
适合的图形系统包括但不限于蜂窝式电话、存取终端、手持机、个人数字助理(PDA)、膝上型计算机、视频游戏单元及个人计算机。虽然图1图解说明在一种情况下电子装置10、显示器12及一个或一个以上用户接口经定位而集成于单个装置中,但电子装置10、显示器12及/或一个或一个以上用户接口可包括在不同的装置中及/或可彼此远离地定位。另外或另一选择为,电子装置10的不同组件可包括在不同的装置中。
图2图解说明数据行进穿过图形系统。存储器包含将要在显示器屏幕上显示的形状的形状描述。标记为A的图表图解说明所描述的形状。所述形状描述可以是二维或更多维。举例来说,所述形状描述可以是三维的。适合的形状描述可包括一个或一个以上数学方程式。举例来说,已知圆形或球体的数学方程式。可通过将数学方程式相加、减去数学方程式及/或执行关于数学方程式的其它操作来增加形状的复杂性。可使用不同于数学方程式或除数学方程式以外的方法作出形状描述。因此,所述形状描述可不包括数学方程式。
在整个形状中,纹理类型可相同。举例来说,可用特定类型的纹理遮盖整个形状。纹理的实例包括但不限于木材纹理、砖块纹理及石头纹理。
在一些实例中,图形系统将形状描述转换为屏幕坐标。因此,在图2中标记为B的图表图解说明屏幕坐标中的屏幕形状。到屏幕坐标的变换可包括一个或一个以上变换。举例来说,当形状描述是三维时,图形系统可将物体形状描述变换为世界坐标,从世界坐标变换为视点坐标,从视点坐标变换为齐次透视视点坐标,从此表示法通过齐次分割变换为屏幕坐标,且最后,从所述屏幕坐标,视口变换将这些坐标映射到装置特定坐标,所述装置特定坐标直接被映射到某一存储器内布局。从形状描述到世界坐标的变换可有效地将所有形状置于普通世界中。视点坐标是3D物体相对于所计算观点的坐标。通常,形状到世界坐标且然后到视点坐标的变换作为单个变换执行,可通过单个模型观察矩阵变换作出所述单个变换。从视点坐标系统到齐次视点坐标系统的变换导致离视点较远的物体在齐次分割之后看似比较近的物体小。通常可通过保护矩阵作出从视点坐标到屏幕坐标的变换且齐次分割可以是隐式的且可设计到硬件中。在执行齐次正规化之后,屏幕坐标系统名义上是2D系统,但可针对隐藏的表面及透视校正内插计算保留某些3D信息。装置坐标表示将要在屏幕上再现的图像的直接映射。在一些实例中,装置坐标可充当屏幕坐标及/或屏幕坐标充当装置坐标。当形状描述是二维时,可能不需要以上变换中的一者或一者以上。举例来说,当形状描述是二维时,可不需要到视点坐标及透视视点坐标的变换。
电子装置使用屏幕坐标来产生限界屏幕形状的界限图元。出于图解说明的目的,标记为C的图表图解说明虚线所图解说明的形状及实线所图解说明的界限图元的周长。实线在屏幕坐标中限界形状。界限图元可具有图元普遍采用的形状。举例来说,界限图元可以是多边形,例如三角形、正方形或矩形。界限图元可由与图元的每一顶点相关联的数据定义。每一顶点可与各种属性(例如,位置、色彩值及纹理坐标)的数据相关联。色彩属性通常由红色值、绿色值及蓝色值(r,g,b)规定。纹理坐标通常由纹理地图上的水平及垂直坐标(s及t)规定。在屏幕坐标中,位置属性通常规定为水平坐标及垂直坐标(x,y),但也可任选地包括用于隐藏表面移除的深度坐标(z)。
电子装置将界限图元光栅化为若干图元像素。图2中标记为D的图表图解说明光栅化为若干图元像素的屏幕形状。因此,图表D表示图元光栅化。每一图元像素对应于屏幕上的像素。
电子装置还使用屏幕形状来产生像素掩模。电子装置通过将屏幕形状光栅化为若干掩模像素使得每一掩模像素分割为一个或一个以上像素区域来产生像素掩模。出于图解说明的目的,图2中标记为E的图表图解说明光栅化为若干掩模像素的屏幕形状,使得每一掩模像素包括单个像素区域。因此,所述掩模像素与所述像素区域是相同的。
掩模像素对应于屏幕上的像素。因此,掩模像素中的至少一部分各自对应于图元像素且图元像素中的至少一部分各自与来自像素掩模的一个或一个以上像素区域相关联。在一些实例中,图元像素中的每一者各自与来自像素掩模的一个或一个以上像素区域相关联。在一些实例中,掩模像素中的每一者各自对应于图元像素且图元像素中的每一者对应于掩模像素。
电子装置可采用一个或一个以上遮盖准则来产生指示每一像素区域是被遮盖区域还是未被遮盖区域的区域遮盖数据。适合的遮盖准则的实例是屏幕形状的任何部分是否落入像素区域内。举例来说,当屏幕形状的一部分落入像素区域内部时,所述像素区域可以是被遮盖区域,当屏幕形状完全落在像素区域外部时,所述像素区域可以是未被遮盖区域。向图2上的图表E应用实例性遮盖准则。将未被遮盖区域显示为白色,而将被遮盖区域显示为灰色。因此,像素掩模包括被遮盖区域及未被遮盖区域。
可采用其它测试准则。举例来说,所述测试准则可采用遮盖阈值比例。如果屏幕形状遮盖多于阈值比例的像素区域,那么所述像素区域将是被遮盖区域,且如果屏幕形状遮盖少于所述阈值比例的像素区域,那么所述像素区域将是未被遮盖区域。
电子装置可采用一个或一个以上从属遮盖准则来产生指示掩模像素是被遮盖像素还是未被遮盖像素的像素遮盖数据。举例来说,当掩模像素中是被遮盖区域的像素区域的数量至少等于区域阈值时,电子装置可将所述掩模像素归类为被遮盖像素。当掩模像素的被遮盖区域的数量低于所述区域阈值时,电子装置可将所述掩模像素归类为未被遮盖像素。适合的区域阈值包括但不限于1。
应用一个或一个以上从属遮盖准则是任选的。举例来说,当掩模像素包括单个像素区域时,无需采用所述一个或一个以上从属遮盖准则的应用。举例来说,为进行筛选将被遮盖区域归类为被遮盖像素且出于筛选的目的将未被遮盖区域归类为未被遮盖像素。另外,可将一个或一个以上从属遮盖准则的应用与一个或一个以上准则的应用组合。举例来说,电子装置可识别掩模像素的被遮盖区域,直到被遮盖区域的数量上升到区域阈值。一旦被遮盖区域的数量满足所述区域阈值,那么将所述掩模像素归类为被遮盖像素,且如果所述掩模像素的被遮盖区域的总数量降到所述区域阈值以下,那么将所述掩模像素归类为未被遮盖像素。
所述遮盖准则及从属遮盖准则导致每一被遮盖像素的至少一阈值部分被形状遮盖。举例来说,所述遮盖准则及从属遮盖可确保至少阈值数量的像素区域是将要成为被遮盖像素的掩模像素的被遮盖区域或至少遮盖阈值比例的像素区域是被遮盖的,以使所述掩模像素成为被遮盖像素。所述遮盖准则及所述从属遮盖准则还可确保未被遮盖像素不被形状遮盖。另外,所述遮盖准则及所述从属遮盖准则可确保每一未被遮盖像素的少于阈值部分被形状遮盖。
电子装置采用像素掩模来筛选图元像素以进行额外处理。举例来说,电子装置考虑对应于掩模像素的图元像素中的每一者进行进一步处理。将对应于掩模像素的每一图元像素与对应的掩模像素相比较。当对应的掩模像素是未被遮盖像素时,图元像素将不表示屏幕上的形状的一部分且因此是不进行进一步处理的被丢弃像素。当对应的掩模像素是被遮盖像素时,图元像素可表示屏幕上的形状的一部分且因此是进行进一步处理的被保留像素。在一些实例中,被保留像素是否表示屏幕上的形状的一部分是所述被保留像素的后续处理的结果。
被保留像素的进一步处理的实例包括确定像素属性。每一被保留像素可与一组像素属性相关联。像素属性的实例包括色彩值及纹理坐标。举例来说,被保留像素可各自与色彩值R、G及B相关联及/或与纹理坐标(例如,s及t)相关联。用于产生像素属性的适合方法包括在界限图元的顶点之间进行内插。举例来说,可在界限图元的顶点之间内插纹理坐标及色彩值。界限图元顶点中的每一者可与一组顶点属性(例如,R、G、B、s、t)相关联。所述像素属性可通过在顶点之间进行内插产生。在一些实例中,内插包括内插纹理坐标的空间梯度。纹理坐标的空间梯度的实例是偏导数ds/dx,其中ds是每一纹理坐标的变化且dx是在像素坐标中向x方向的移动。因此,这些梯度反映纹理坐标相对于像素坐标的速率变化。适合的内插技术包括但不限于球面线性内插、双线性内插、三线性内插、最近邻内插及渲染内插。
在一些实例中,电子装置在执行内插之前且在执行筛选之前及/或在执行内插之前且在执行筛选之后执行设立(set-up)处理。在所述设立处理期间,电子装置可产生用于属性(例如,色彩及/或纹理)的后续内插的参数。举例来说,电子装置可产生用于内插的方程式的系数。在一些实例中,电子装置在所述设立处理期间产生纹理坐标的空间梯度。
在一些实例中,可对被保留像素执行的额外处理包括纹理映射。可在纹理映射中采用纹理坐标的空间梯度。举例来说,每一纹理可与各自具有不同的纹素分辨率的多个MIP(小型而内容丰富(multum in parvo))地图相关联。纹理坐标的空间梯度可用于识别对于特定图元像素或对于特定的图元像素集合为正确的MIP地图。
可对被保留像素执行的额外处理还可包括混合。混合可包括抗混叠。在混合之后,电子装置可在显示器屏幕上再现图像。
在一些实例中,电子装置在硬件中处理数据的一部分且使用软件及/或固件处理数据的另一部分。举例来说,电子装置可采用软件及/或固件来将形状描述转换为屏幕坐标,以产生像素掩模,并产生界限图元,而采用硬件来光栅化所述界限图元,以执行设立处理,以执行像素筛选及以执行内插。在一个实例中,电子装置采用软件及/或固件来产生像素掩模,而采用硬件来光栅化界限图元并筛选图元像素。
当使用软件及/或固件产生像素掩模且使用硬件筛选图元像素时,可使用所述硬件或使用所述软件及/或固件来产生像素遮盖数据。举例来说,所述软件及/或固件可用于考虑像素区域以识别被遮盖及未被遮盖像素且可向所述硬件发送与每一像素相关联的位。所述位可指示所述像素是被遮盖像素还是未被遮盖像素。然后,所述硬件可在筛选图元像素时考虑所述位。另一选择为,软件及/或固件可用于向所述硬件发送与掩模像素的像素区域中的每一者相关联的单个位。所述位可指示所述像素区域是被遮盖区域还是未被遮盖区域。所述硬件可考虑所述像素区域中的一者或一者以上的位以确定所述掩模像素是被遮盖像素还是未被遮盖像素。另一选择为,所述软件及/或固件可用于计数掩模像素的被遮盖像素区域的数量且可向所述硬件发送指示所述掩模像素的被遮盖区域的数量的位。所述硬件可采用所述位来确定所述掩模像素是被遮盖像素还是未被遮盖像素。另一选择为,所述软件及/或固件可用于计数掩模像素的未被遮盖像素区域的数量且可向所述硬件发送指示所述掩模像素的未被遮盖区域的数量的位。所述硬件可采用所述位来确定所述掩模像素是被遮盖像素还是未被遮盖像素。向所述硬件发送被遮盖区域或未被遮盖区域的数量可通过减少必须向所述硬件发送的位数量来提高数据向所述硬件传送的效率。举例来说,被遮盖区域的数量可由n个位指示,其中2n是掩模像素中像素区域的数量。因此,当将被遮盖区域的数量发送到所述硬件时,仅需要向所述硬件发送n个位而不是2n个位。
所述软件及/或所述固件可经配置以将数据块传送到所述硬件。在许多实例中,块中的数据量超过与单个掩模像素相关联的数据量。因此,向所述硬件发送单个像素的数据可导致数据向所述硬件的传送效率低下。因此,可将所述像素掩模分割为瓦片。每一瓦片包括多个掩模像素且具有相同的尺寸(n个像素xm个像素)。所述瓦片大小可经定义使得可在所述块中的一者中将每一瓦片的数据传送到所述硬件。因此,所述瓦片准许数据到硬件的高效传送。
当使用软件及/或固件产生像素掩模且使用硬件筛选图元像素时,以所述硬件筛选图元像素的相同顺序将掩模像素的数据发送到所述硬件。因此,到所述硬件的数据传送顺序确保硬件正在筛选所述硬件正在采用对应的掩模像素的数据的图元像素。当将像素掩模分割为瓦片时,瓦片尺寸可经选择,以使瓦片的数据向硬件的传送致使硬件以正确的顺序接收所述像素掩模的数据。
当使用软件及/或固件产生像素掩模且使用硬件筛选图元像素时,所述软件可连同界限图元的顶点的位置向所述硬件提供所述顶点的属性。也可采用软件来确定顶点处的属性。举例来说,可通过经由应用程序编程接口(API)(例如,OpenGL API)介接的软件应用程序来产生所述属性。另一选择为,可通过可使用系数将纹理位置、色彩及属性信息设定为全局指定函数的可编程着色器来产生所述属性。所述属性将被作为将形状描述变换为屏幕坐标的过程的部分来计算。
电子装置可通过将每一像素分割为多个像素区域来近似屏幕形状所遮盖掩模像素的部分。举例来说,电子装置可确定掩模像素的分数遮盖或可确定指示每一掩模像素的分数遮盖的一个或一个以上参数。图3图解说明来自图2的屏幕形状经光栅化使得每一掩模像素分割为四个像素区域。图3中标记为B的图表图解说明单个掩模像素。标记为D的图表图解说明图表B的掩模像素分割为四个像素区域。图3中标记为F的图表图解说明图表B的掩模像素分割为十六个像素区域。每一像素区域具有相同的形状及大小。图中显示形状的一部分遮盖图表B、图表B及图表F中所图解说明的像素。如上所述,每一像素区域可以是被遮盖区域或未被遮盖区域。电子装置可计数与特定掩模像素相关联的被遮盖区域的数量。当知道每一掩模像素的像素区域总数量时,是被遮盖区域的像素区域的数量指示掩模像素的分数遮盖。举例来说,是被遮盖像素的掩模区域的数量是分数遮盖中的分子,而每一掩模像素的掩模区域的总数量充当分母。
可针对抗混叠采用指示分数遮盖的数据。举例来说,可在混合操作(例如,波特达夫(Porter Duff)混合)中采用分数遮盖。
当使用软件及/或固件产生像素掩模且使用硬件筛选图元像素时,所述软件及/或固件可用于确定指示分数遮盖的数据且可将所述数据传送到所述硬件。举例来说,如上所述,所述软件及/或固件可用于计数掩模像素的被遮盖像素区域的数量且可向所述硬件发送指示所述掩模像素的被遮盖区域数量的位。所述硬件可采用所述位来确定所述掩模像素是被遮盖像素还是未被遮盖像素。另一选择为,所述软件及/或固件可用于计数掩模像素的未被遮盖像素区域的数量且可向所述硬件发送指示所述掩模像素的未被遮盖区域数量的位。另一选择为,所述硬件可用于确定指示分数遮盖的数据。举例来说,如上所述,所述软件及/或固件可用于向所述硬件发送与掩模像素的像素区域中的每一者相关联的单个位。所述位可指示所述像素区域是被遮盖区域还是未被遮盖区域。然后,所述硬件可计数是被遮盖区域的像素区域的数量。
图4图解说明操作图形系统的方法。在过程块100处,电子装置将形状描述转换为屏幕坐标。因此,电子装置将形状描述中所描述的形状转换为屏幕形状。在过程块102处,电子装置采用所述屏幕形状来产生界限图元。所述界限图元限界所述屏幕形状。在过程块104处,电子装置将所述界限图元光栅化为若干图元像素,使得每一图元像素对应于屏幕上的像素。
在过程块106处,电子装置采用屏幕形状来产生像素掩模。产生像素掩模包括将屏幕形状光栅化为若干掩模像素,使得每一掩模像素分割为一个或一个以上像素区域。产生像素掩模可包括产生识别被遮盖区域及未被遮盖区域的像素遮盖数据。在过程块108处,电子装置可任选地产生指示掩模像素的分数遮盖的一个或一个以上参数。
在过程块110处,电子装置选择图元像素。在确定块112处,作出所选择图元像素是被丢弃像素还是被保留像素的确定。当所选择的像素对应于是被遮盖像素的掩模像素时,所述所选择像素是被保留像素。当对应的掩模像素是未被遮盖像素时,所述所选择的像素是被丢弃像素。因此,在执行确定块112时,电子装置从过程块106存取数据。
当电子装置确定所选择的像素是被保留像素时,电子装置在过程块114处确定所述所选择像素的属性。像素属性可包括所述被保留像素的色彩及纹理。举例来说,电子装置可在界限图元的顶点的色彩与纹理属性之间内插所述所选择像素的色彩及纹理属性。在过程块116处,电子装置可针对被保留像素执行纹理映射。
电子装置从过程块116进行到确定块118。另外,当电子装置在过程块112处确定所选择的像素是被丢弃像素时,电子装置进行到确定块118。在确定块118处,电子装置作出是否已选择图元像素中的每一者的确定。当所述确定是否定时,电子装置返回到过程块110。当所述确定是肯定时,电子装置在过程块120处执行混合。混合可包括采用指示分数遮盖的参数来执行抗混叠。举例来说,可在波特达夫混合中采用指示分数遮盖的参数。另外,在执行过程块120时,电子装置可从过程块108存取数据。图像在过程块122处再现于屏幕上。
图5是显示用于操作图形系统的逻辑模块的逻辑流程图。电子装置包括用于将形状描述转换为屏幕坐标的屏幕形状转换器140。转换为屏幕坐标的形状描述充当屏幕形状。电子装置还包括用于从屏幕形状产生界限图元的界限图元产生器142。电子装置还包括用于将界限图元光栅化为若干图元像素的界限图元光栅化器144。
电子装置包括用于从屏幕坐标产生像素掩模的像素掩模产生器146。将所述像素掩模光栅化为若干掩模像素,使得每一掩模像素包括一个或一个以上像素区域。所述像素掩模还可识别哪些掩模像素是被遮盖像素及哪些像素是未被遮盖像素。每一图元像素对应于掩模像素。
电子装置包括经配置以筛选被保留像素及被丢弃像素的图元像素的像素筛选器148。当图元像素对应于是被遮盖像素的掩模像素时,所述图元像素是被保留像素。当对应的掩模像素是未被遮盖像素时,所述图元像素是被丢弃像素。
电子装置包括产生被保留像素的属性的像素属性产生器150。像素属性可包括被保留像素的色彩及纹理。
电子装置包括可经配置以提供图像的抗混叠的混合模块152。所述混合模块可任选地采用被保留像素的分数遮盖数据。因此,电子装置可任选地包括经配置以估计被保留像素的分数遮盖的分数遮盖估计器154。电子装置包括用于在屏幕上再现图像的图像再现模块156。
电子装置可包括除所图解说明的模块以外的模块。举例来说,电子装置可包括z-缓冲器模块。所述z-缓冲器模块可确保图像中的重叠形状正确地重叠。举例来说,所述z缓冲器模块可确保最接近图像的前部的形状是在屏幕上实际观看到的图像。所述z缓冲器模块在形状描述是三维时最有用且在形状描述是二维时可不需要所述z缓冲器模块。
虽然揭示内容是在是二维显示器屏幕的目的装置的背景下,但可将本发明的原理应用于具有更高维度等级的目的装置。举例来说,可将本发明的原理应用于三维建模技术。
上文所说明一个或一个以上方法中的所有或一部分可由图形系统及/或由所述图形系统中的电子装置执行。此外,控制器可致使电子装置及/或图形系统执行以上方法中的一者或一者以上中的所有或一部分。当电子装置包括计算机可读媒体时,控制器可执行所述计算机可读媒体上的指令。所述指令可致使所述控制器执行上文所揭示的一个或一个以上方法中的所有或部分。另外,以上方法中的一者或一者以上中的所有或一部分可由除所述图形系统以外的系统及装置执行。
所属技术领域中的技术人员应了解,可使用各种不同技术及技法中的任一种来表示信息及信号。举例来说,整个以上说明可能提及的数据及指令可由电压、电流、电磁波、磁场或磁粒子、光场或光粒子或其任一组合表示。
所属技术领域中的技术人员应进一步了解,结合本文所揭示实施例说明的各种例示性逻辑块、电路及方法步骤可实施为电子硬件、计算机软件或两者的组合。为清楚地图解说明硬件与软件的此种可互换性,上文已就其功能性总体说明了各种例示性组件、块、逻辑、模块、电路及步骤。所述功能性实施为硬件还是软件取决于施加于整个系统上的特定应用及设计约束条件。所属技术领域中的技术人员可针对每一特定应用以不同的方法实施所说明的功能性,但此类实施决策不应被解释为背离本发明的范围。
结合本文所揭示实施例说明的各种例示性逻辑块、逻辑、模块及电路可由以下装置实施或执行:通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件或其设计用于执行本文所说明功能的任一组合。通用处理器可以是微处理器,但另一选择为,处理器可以是任一常规处理器、控制器、微控制器或状态机。处理器也可实施为计算装置的组合,例如,DSP与微处理器的组合、多个微处理器的组合、一或一个以上微处理器与DSP核心的联合,或任何其它此类配置。
结合本文所揭示实施例说明的方法的步骤可直接体现于硬件中、体现于由处理器执行的软件模块中或体现于两者的组合中。软件模块可驻存于RAM存储器、快闪存储器、ROM存储器、EPROM存储器、EEPROM存储器、寄存器、硬盘、可抽换式磁盘、CD-ROM或所属技术领域中已知的任一其它形式的计算机可读媒体中。实例性存储计算机可读媒体耦合到处理器,使得处理器可从存储媒体读取信息及向存储媒体写入信息。另一选择为,存储媒体可整合到处理器中。处理器及存储媒体可驻存于ASIC中,ASIC可驻存于用户终端中。另一选择为,处理器及存储媒体可作为离散组件驻存于用户终端中。
提供上文对所揭示实施例的说明以使所属技术领域中的技术人员能够制作或使用本发明。所属技术领域中的技术人员将易于得知这些实施例的各种修改,且本文所定义的一般原理也可在不背离本发明的精神或范围的情况下适用于其它实施例。因此,并非打算将本发明限定为本文所示实施例,而是赋予其与本文所揭示原理及新颖特征相一致的最宽广范围。
Claims (26)
1、一种图形系统,其经配置以在来自像素掩模的对应像素是被遮盖像素时保留经光栅化图元中的像素且还经配置以在所述对应像素是未被遮盖像素时丢弃所述像素,
当所述图元所限界的形状遮盖所述对应像素的至少一阈值部分时,所述对应像素是被遮盖像素,且当所述形状遮盖少于所述对应像素的所述阈值部分时,所述对应像素是未被遮盖像素。
2、如权利要求1所述的图形系统,其进一步经配置以产生所述被保留像素的像素属性且还经配置以避免产生所述被丢弃像素的像素属性。
3、一种图形系统,其包含:
界限图元光栅化器,其经配置以将界限图元光栅化为图元像素的选集,图元像素的所述选集限界将要再现到屏幕上的形状;
像素掩模产生器,其经配置以产生用于所述形状的像素掩模,
所述像素掩模包括各自对应于所述图元像素中的一者的若干掩模像素,
当所述形状遮盖掩模像素的至少一阈值部分时,所述掩模像素是被遮盖像素,且当所述形状遮盖少于所述掩模像素的所述阈值部分时,所述掩模像素是未被遮盖像素;及
像素筛选器,其经配置以保留对应于被遮盖掩模像素的图元像素且丢弃对应于未被遮盖掩模像素的图元像素。
4、如权利要求3所述的系统,其进一步包含:
属性产生器,其经配置以产生所述被保留图元像素的像素属性且经配置以不产生所述被丢弃图元像素的像素属性。
5、如权利要求4所述的系统,其中所述像素属性通过在与所述界限图元的顶点相关联的属性之间进行内插而产生。
6、如权利要求4所述的系统,其中所述像素属性包括色彩值。
7、如权利要求3所述的系统,其中所述像素筛选器由硬件实施且所述像素掩模产生器由执行计算机可读媒体上的指令的处理器实施。
8、如权利要求7所述的系统,其中所述界限图元光栅化器实施在硬件中。
9、如权利要求3所述的系统,其进一步包含:
分数遮盖估计器,其经配置以产生指示所述掩模像素的分数遮盖的一个或一个以上变量,所述分数遮盖是掩模像素的被所述形状遮盖的部分。
10、如权利要求9所述的系统,其进一步包含:
像素掩模产生器,其经配置以产生所述像素掩模,使得所述形状被光栅化为若干掩模像素,使得每一掩模像素包括多个像素区域。
11、如权利要求10所述的系统,其中产生指示掩模像素的分数遮盖的所述一个或一个以上变量包括确定所述掩模像素中是被遮盖区域的像素区域的数量,
当所述形状遮盖像素区域的至少一阈值部分时,所述像素区域是被遮盖区域。
12、如权利要求11所述的系统,其进一步包含:
混合模块,其经配置以在对所述形状进行抗混叠时采用指示分数遮盖的所述一个或一个以上变量。
13、一种图形系统,其包含:
界限图元光栅化器,其经配置以将界限图元光栅化为图元像素的选集,
图元像素的所述选集限界将要再现到屏幕上的形状,
所述界限图元在硬件中光栅化;
像素掩模产生器,其经配置以产生用于所述形状的像素掩模,所述像素掩模包括各自对应于所述图元像素中的一者的若干掩模像素,
当所述形状遮盖掩模像素的至少一阈值部分时,所述掩模像素是被遮盖像素,且当所述形状不遮盖所述掩模像素的所述阈值部分时,所述掩模像素是未被遮盖像素,
所述像素掩模由执行计算机可读媒体上的指令的处理器产生;
像素筛选器,其经配置以保留对应于被遮盖掩模像素的图元像素且丢弃对应于未被遮盖掩模像素的图元像素,所述像素筛选器实施在硬件中;及
属性产生器,其经配置以产生所述被保留图元像素的像素属性且经配置以不产生所述被丢弃图元像素的像素属性,
产生所述像素属性包括在与所述界限图元的顶点相关联的属性之间进行内插,所述像素属性包括色彩值及纹理坐标,
产生所述像素属性是在硬件中实施。
14、一种操作图形系统的方法,其包含:
将界限图元光栅化为图元像素的选集,图元像素的所述选集限界将要再现到屏幕上的形状;
产生用于所述形状的像素掩模,
所述像素掩模包括各自对应于所述图元像素中的一者的若干掩模像素,
当所述形状遮盖掩模像素的至少一阈值部分时,所述掩模像素是被遮盖像素,且当所述形状不遮盖所述掩模像素的所述阈值部分时,所述掩模像素是未被遮盖像素;及
通过保留对应于被遮盖掩模像素的图元像素及丢弃对应于未被遮盖掩模像素的图元像素来筛选所述图元像素。
15、如权利要求14所述的方法,其进一步包含:
产生所述被保留图元像素的像素属性及避免产生所述被丢弃图元像素的像素属性。
16、如权利要求15所述的方法,其中通过在与所述界限图元的顶点相关联的属性之间进行内插来产生所述像素属性。
17、如权利要求16所述的方法,其中所述像素属性包括色彩值。
18、如权利要求14所述的方法,其中在硬件中光栅化所述界限图元,由执行计算机可读媒体上的指令的处理器产生所述像素掩模,及
在硬件中筛选所述图元像素。
19、如权利要求14所述的方法,其进一步包含:
产生指示所述掩模像素的分数遮盖的一个或一个以上变量,所述分数遮盖是掩模像素的被所述形状遮盖的部分。
20、如权利要求19所述的方法,其进一步包含:
产生所述像素掩模,使得将所述形状光栅化为若干掩模像素,使得每一掩模像素包括多个像素区域,且其中
产生指示所述掩模像素的分数遮盖的所述一个或一个以上变量包括确定所述掩模像素中是被遮盖区域的像素区域的数量,当所述形状遮盖像素区域的至少一阈值部分时,所述像素区域是被遮盖区域。
21、一种具有计算机可执行指令集的计算机可读媒体,所述指令集包含:
产生界限图元,使得将所述界限图元光栅化为图元像素的选集形成限界将要再现到屏幕上的形状的图元像素的选集;
产生用于所述形状的像素掩模,所述像素掩模包括各自对应于所述图元像素中的一者的若干掩模像素,
识别被遮盖像素及未被遮盖像素,当所述形状遮盖掩模像素的至少一阈值部分时,所述掩模像素是被遮盖像素,且当所述形状不遮盖所述掩模像素的任何部分时,所述掩模像素是未被遮盖像素。
22、一种图形系统,其包含:
光栅化装置,其用于将界限图元光栅化为图元像素的选集,图元像素的所述选集限界将要再现到屏幕上的形状;
产生装置,其用于产生用于所述形状的像素掩模,
所述像素掩模包括各自对应于所述图元像素中的一者的若干掩模像素,
当所述形状遮盖掩模像素的至少一阈值部分时,所述掩模像素是被遮盖像素,且当所述形状不遮盖所述掩模像素的任何部分时,所述掩模像素是未被遮盖像素;及
筛选装置,其用于通过保留对应于被遮盖掩模像素的图元像素及丢弃对应于未被遮盖掩模像素的图元像素来筛选所述图元像素。
23、如权利要求22所述的系统,其进一步包含:
产生装置,其用于产生所述被保留图元像素的像素属性及避免产生所述被丢弃图元像素的像素属性。
24、如权利要求23所述的系统,其中所述像素属性通过在与所述界限图元的顶点相关联的属性之间进行内插而产生。
25、如权利要求22所述的系统,其中
所述用于产生所述像素掩模的装置是硬件,
所述用于产生像素掩模的装置是执行计算机可读媒体上的指令的处理器,且
所述用于产生所述像素掩模的装置是硬件。
26、如权利要求14所述的系统,其进一步包含:
产生装置,其用于产生指示所述掩模像素的分数遮盖的一个或一个以上变量,所述分数遮盖是掩模像素的被所述形状遮盖的部分。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/499,200 US7652677B2 (en) | 2006-08-03 | 2006-08-03 | Graphics system employing pixel mask |
US11/499,200 | 2006-08-03 | ||
PCT/US2007/075135 WO2008017058A2 (en) | 2006-08-03 | 2007-08-02 | Graphics system employing pixel mask |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101496065A true CN101496065A (zh) | 2009-07-29 |
CN101496065B CN101496065B (zh) | 2012-05-23 |
Family
ID=38870355
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2007800279056A Expired - Fee Related CN101496065B (zh) | 2006-08-03 | 2007-08-02 | 采用像素掩模的图形系统 |
Country Status (6)
Country | Link |
---|---|
US (1) | US7652677B2 (zh) |
EP (1) | EP2047428A2 (zh) |
JP (2) | JP2009545827A (zh) |
KR (1) | KR101046553B1 (zh) |
CN (1) | CN101496065B (zh) |
WO (1) | WO2008017058A2 (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104951127A (zh) * | 2014-03-31 | 2015-09-30 | 三星显示有限公司 | 用于生成显示覆盖的系统和方法以及显示系统 |
CN106095155A (zh) * | 2015-04-28 | 2016-11-09 | 三星显示有限公司 | 用于减小触摸事件的显示延迟的矢量填充段方法和装置 |
CN107391073A (zh) * | 2017-07-26 | 2017-11-24 | 北京小米移动软件有限公司 | 显示模组及电子设备 |
WO2021102772A1 (en) * | 2019-11-28 | 2021-06-03 | Qualcomm Incorporated | Methods and apparatus to smooth edge portions of an irregularly-shaped display |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7944442B2 (en) * | 2006-09-26 | 2011-05-17 | Qualcomm Incorporated | Graphics system employing shape buffer |
US8547395B1 (en) | 2006-12-20 | 2013-10-01 | Nvidia Corporation | Writing coverage information to a framebuffer in a computer graphics system |
US8004522B1 (en) * | 2007-08-07 | 2011-08-23 | Nvidia Corporation | Using coverage information in computer graphics |
US8325203B1 (en) | 2007-08-15 | 2012-12-04 | Nvidia Corporation | Optimal caching for virtual coverage antialiasing |
KR101415064B1 (ko) * | 2007-12-11 | 2014-07-04 | 엘지디스플레이 주식회사 | 액정표시장치의 구동 제어 장치 및 방법 |
US8269775B2 (en) * | 2008-12-09 | 2012-09-18 | Qualcomm Incorporated | Discarding of vertex points during two-dimensional graphics rendering using three-dimensional graphics hardware |
KR20110110433A (ko) | 2010-04-01 | 2011-10-07 | 삼성전자주식회사 | 영상 표시 장치 및 영상 표시 방법 |
KR102059578B1 (ko) * | 2012-11-29 | 2019-12-27 | 삼성전자주식회사 | 3차원 그래픽스 렌더링 시스템에서 프리미티브 처리 장치 및 방법 |
US9582847B2 (en) * | 2013-04-22 | 2017-02-28 | Intel Corporation | Color buffer compression |
US9478042B1 (en) | 2014-08-12 | 2016-10-25 | Google Inc. | Determining visibility of rendered content |
US10269154B2 (en) * | 2015-12-21 | 2019-04-23 | Intel Corporation | Rasterization based on partial spans |
US10051191B1 (en) | 2017-03-31 | 2018-08-14 | Qualcomm Incorporated | Systems and methods for improved exposures when panning |
US11308646B2 (en) | 2020-05-13 | 2022-04-19 | Walmart Apollo, Llc | Extracting color from item images |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0750515B2 (ja) * | 1987-11-27 | 1995-05-31 | 株式会社日立製作所 | 三次元図形塗り潰し表示装置 |
US5321770A (en) * | 1991-11-19 | 1994-06-14 | Xerox Corporation | Method for determining boundaries of words in text |
JP3223617B2 (ja) * | 1992-11-30 | 2001-10-29 | 富士ゼロックス株式会社 | 描画装置及び描画方法 |
US5613052A (en) * | 1993-09-02 | 1997-03-18 | International Business Machines Corporation | Method and apparatus for clipping and determining color factors for polygons |
JP3255549B2 (ja) * | 1995-01-31 | 2002-02-12 | 松下電器産業株式会社 | 図形処理方法 |
JPH10191020A (ja) * | 1996-12-20 | 1998-07-21 | Canon Inc | 被写体画像切出し方法及び装置 |
JP2957511B2 (ja) * | 1997-03-28 | 1999-10-04 | インターナショナル・ビジネス・マシーンズ・コーポレイション | グラフィック処理装置 |
JP4332934B2 (ja) * | 1999-06-17 | 2009-09-16 | 株式会社セガ | アンチエイリアシング方法及びこれを用いた画像処理装置 |
GB9921777D0 (en) * | 1999-09-16 | 1999-11-17 | Koninkl Philips Electronics Nv | Method and apparatus for handling translucency in 3d graphics |
US6633297B2 (en) * | 2000-08-18 | 2003-10-14 | Hewlett-Packard Development Company, L.P. | System and method for producing an antialiased image using a merge buffer |
US6819332B2 (en) * | 2001-02-27 | 2004-11-16 | 3Dlabs Inc. Ltd. | Antialias mask generation |
US6731300B2 (en) | 2001-05-18 | 2004-05-04 | Sun Microsystems, Inc. | Efficient anti-aliased dot rasterization |
US6768491B2 (en) * | 2001-12-21 | 2004-07-27 | Ati Technologies Inc. | Barycentric centroid sampling method and apparatus |
EP1447774B1 (en) | 2003-02-13 | 2018-03-07 | ATI Technologies Inc. | Method and apparatus for sampling on a non-power-of-two pixel grid |
US7006110B2 (en) * | 2003-04-15 | 2006-02-28 | Nokia Corporation | Determining a coverage mask for a pixel |
JP4327105B2 (ja) * | 2005-01-25 | 2009-09-09 | 株式会社ソニー・コンピュータエンタテインメント | 描画方法、画像生成装置、および電子情報機器 |
US7456846B1 (en) * | 2005-06-03 | 2008-11-25 | Nvidia Corporation | Graphical processing system, graphical pipeline and method for implementing subpixel shifting to anti-alias texture |
-
2006
- 2006-08-03 US US11/499,200 patent/US7652677B2/en not_active Expired - Fee Related
-
2007
- 2007-08-02 JP JP2009523066A patent/JP2009545827A/ja not_active Withdrawn
- 2007-08-02 WO PCT/US2007/075135 patent/WO2008017058A2/en active Application Filing
- 2007-08-02 KR KR1020097004383A patent/KR101046553B1/ko active IP Right Grant
- 2007-08-02 CN CN2007800279056A patent/CN101496065B/zh not_active Expired - Fee Related
- 2007-08-02 EP EP07799989A patent/EP2047428A2/en not_active Withdrawn
-
2012
- 2012-06-21 JP JP2012139620A patent/JP2012230689A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104951127A (zh) * | 2014-03-31 | 2015-09-30 | 三星显示有限公司 | 用于生成显示覆盖的系统和方法以及显示系统 |
CN106095155A (zh) * | 2015-04-28 | 2016-11-09 | 三星显示有限公司 | 用于减小触摸事件的显示延迟的矢量填充段方法和装置 |
CN107391073A (zh) * | 2017-07-26 | 2017-11-24 | 北京小米移动软件有限公司 | 显示模组及电子设备 |
CN107391073B (zh) * | 2017-07-26 | 2020-07-10 | 北京小米移动软件有限公司 | 显示模组及电子设备 |
WO2021102772A1 (en) * | 2019-11-28 | 2021-06-03 | Qualcomm Incorporated | Methods and apparatus to smooth edge portions of an irregularly-shaped display |
Also Published As
Publication number | Publication date |
---|---|
US7652677B2 (en) | 2010-01-26 |
JP2009545827A (ja) | 2009-12-24 |
CN101496065B (zh) | 2012-05-23 |
KR20090040454A (ko) | 2009-04-24 |
US20080030522A1 (en) | 2008-02-07 |
WO2008017058A3 (en) | 2008-12-24 |
KR101046553B1 (ko) | 2011-07-05 |
WO2008017058A2 (en) | 2008-02-07 |
EP2047428A2 (en) | 2009-04-15 |
JP2012230689A (ja) | 2012-11-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101496065B (zh) | 采用像素掩模的图形系统 | |
US7944442B2 (en) | Graphics system employing shape buffer | |
US10102663B2 (en) | Gradient adjustment for texture mapping for multiple render targets with resolution that varies by screen location | |
US8456468B2 (en) | Graphic rendering method and system comprising a graphic module | |
JP4769984B2 (ja) | タイルベース・グラフィック・レンダリング | |
KR101997011B1 (ko) | 3d 물체 및 3d 지형 중 적어도 하나를 시각화하는 방법 | |
EP1901234B1 (en) | Method and system for early Z test in tile-based three-dimensional rendering | |
CN100416609C (zh) | 使用多遍形成方式的图形基元成形装置及方法 | |
JP5336067B2 (ja) | グラフィックスを処理する方法および装置 | |
US8253724B2 (en) | Terrain modeling based on curved surface area | |
US8059119B2 (en) | Method for detecting border tiles or border pixels of a primitive for tile-based rendering | |
US10339703B2 (en) | Device and method to compute shadow in a 3D scene | |
CN105046735B (zh) | 一种基于基元分布的三维表面纹理合成方法 | |
CN108734624A (zh) | 用于处理图形的方法和装置 | |
CN101116111A (zh) | 使用3d光栅化算法的2d/3d线条渲染 | |
CN101714258B (zh) | 图形处理系统 | |
CN101714259B (zh) | 图形处理系统 | |
CN108052642A (zh) | 基于瓦片技术的电子海图显示方法 | |
US10319062B2 (en) | Rendering map data using descriptions of raster differences | |
CN101548297A (zh) | 图形应用的有效剪切 | |
CN104933749B (zh) | 图形图元的裁剪 | |
EP2523121A1 (en) | Method and device for processing spatial data | |
TWI264950B (en) | Apparatus and method for performing divide by w operation in a graphics system | |
Glander et al. | Concepts for automatic generalization of virtual 3D landscape models | |
EP1926052B1 (en) | Method, medium, and system rendering 3 dimensional graphics data considering fog effect |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20120523 Termination date: 20210802 |