CN101488763B - Dtmb符号解交织方法 - Google Patents

Abstract

本发明公开了一种DTMB符号解交织方法，解交织存储器逻辑分为第0～51共52行，每行各写同一交织帧中的72个符号，第0行写交织帧的第0、第52、第104、…、第3692个符号，第1行写交织帧的第1、第53、第105、…、第3693个符号，…，第51行写交织帧的第51、第103、第155、…、第3743个符号，第N行包含(52-N+R)个块，R为0或正整数，每个块的尺寸为M个符号，当交织帧的数据写满解交织存储器一行的最后一个块后，把要存储到该行的后续数据覆盖到该行中写有无效数据的块中，初始化时预先写满51×52M个符号，随后每写入一帧符号，就读出一帧解交织普通信号数据。采用该方法能减少时域符号解交织存储空间的消耗。

Description

DTMB符号解交织方法

技术领域

本发明涉及无线信号传输技术，特别涉及一种符号解交织方法。 

背景技术

在无线数字信号传输领域，为了抗时间选择性衰落，通常要对传输帧(frame)里主服务信道(Main Service Channel)中的普通信号帧(CommonInterleaved Frames)数据进行时间交织。 

在DTMB(中国国家地面数字多媒体广播系统标准)系统中，为了抵抗传输过程中的错误，使原本相邻的数据或数据块经受相对独立的信道畸变，在DTMB发射端对普通信号帧数据在时域进行符号交织处理，改变每帧数据的发送顺序，相应的在DTMB接收机端对数据进行时域符号解交织处理。 

在DTMB系统中，一普通信号帧共3744个符号，交织宽度为52，交织深度分720个符号或240个符号两种模式，普通信号帧时域符号交织编码是在多个信号帧的基本数据块之间进行的，基本原理如图1所示。交织帧数据信号(即星座映射输出的符号)的基本数据块间交织采用基于星座符号的卷积交织编码，如图1所示，其中变量B表示交织宽度(支路数目)，变量M表示交织深度(延迟缓存器尺寸)。进行符号交织的基本数据块的第一个符号与支路0同步。交织/去交织对的总时延为M×(B-1)×B符号。取决于应用情况，基本数据块间交织的编码器有2种工作模式： 

模式1：B＝52，M＝240符号，交织/解交织总延迟为170个信号帧； 

模式2：B＝52，M＝720符号，交织/解交织总延迟为510个信号帧。 

按DTMB解交织的基本原理，通常的解交织方法如图3所示(图中以4个支路示意)，接收一帧交织后的数据存入解交织存储器，第0行存放72个符号(这72个符号分别是交织帧中的第0，第52，第104...第3692个符号)，第1行存放另外72个符号(这72个符号分别是交织帧中的第1，第53，第105...第3693个符号)，第2行再存放另外72个符号(这72个符号分别是交织帧中的第2，第54，第106...第3674个符号)…，第51行存放一帧数据剩余的72个符号(这72个符号分别是交织帧中的第51，第103，第155...第3743个符号)。然后列地址加72，行地址重新归0，准备下一交织帧的符号写入，下一帧数据写入的操作方式相同。因为数据经过交织，必须等收满交织前的一帧符号数据，才能将解交织的数据送出。在720交织模式下需要收集510帧交织后的数据，才能进行解交织，输出一帧交织后的数据，在240交织模式下需要170帧后才能进行解交织，解交织读数据时先将带0标记的符号按行顺序输出，而后再将带1标记的符号按行顺序输出，720交织模式下实现整个解交织过程至少需要44M(510帧×3744个符号×24比特/符号)的存储空间才能实现，内存消耗较大。 

发明内容

本发明要解决的技术问题是提供DTMB符号解交织方法，采用该方法能减少时域符号解交织存储空间的消耗，降低硬件复杂度。 

为解决上述技术问题，本发明的DTMB符号解交织方法，采用的一种技术方案是，一个普通信号帧共3744个数据符号，52支路交织，交织块尺寸为M个符号，解交织存储器逻辑分为第0～51共52行，每行各写同一交织帧中的72个符号，第0行写交织帧的第0、第52、第104，符号序号依次递增52，直到第3692个符号，第1行写交织帧的第1、第53、第105，符号序号依次递增52，直到第3693个符号，行号依次递增1直到第51行，第51行写交织帧的第51、第103、第155，符号序号依次递增52，直到第3743个符号，其特征在于，第N行包含(52-N+R)个块，R为0或正整数，每个块的尺寸为M个符号，当交织帧的数据写满解交织存储器一行的最后一个块后，把要存储到该行的后续数据覆盖到该行中写有无效数据的块中，初始化时预先写满51×52M个符号，随后每写入一帧符号，就读出一帧解交织普通信号数据。

本发明的DTMB符号解交织方法，解交织存储器以符号为单位的地址可以是， 

写数据列地址：write_addr＝(wr_col_pnt+round_cnt_y*N*M)％(Lrow*M)， 

读数据列地址： 

rd_addr＝(rd_col_pnt+(round_cnt_y+1)*N*M)％(Lrow*M)， 

wr_col_pnt表示写第0行的交织帧符号的列地址指针，每写入一帧数据后加72，rd_col_pnt表示读第0行的交织帧符号的列地址指针，每读出一帧数据后加72，N表示所在的行数，Lrow为所在行包含的块的个数，round_cnt_y表示各行的循环计数器值，计数周期为所在行包含的块数，初值为0，当所在行的列地址从行尾移回到行头时，round_cnt_y加1。 

本发明的DTMB符号解交织方法，解交织存储器以符号为单位的地址 可以是， 

写数据列地址： 

write_addr＝((wr_block_cnt+round_cnt_y*N)％Lrow)*M+wr_symbol_cnt， 

读数据列地址： 

rd_addr＝((rd_block_cnt+(round_cnt_y+1)*N)％Lrow)*M+rd_symbol_cnt，

wr_block_cnt表示写第0行的交织帧符号的列地址块计数值，初值为0，交织帧数据每写满第51行的一个块后加1，rd_block_cnt表示读第0行的列地址块计数值，初值为0，交织帧数据每读出第51行的一个块后加1，wr_symbol_cnt表示写数据的列地址块内符号计数值，值为0～(M-1)，rd_symbol_cnt表示读数据的列地址块内符号计数值，值为0～(M-1)，N表示所在的行数，Lrow为所在行包含的块的个数，round_cnt_y表示各行的循环计数器值，计数周期为所在行包含的块数，初值为0，当所在行列地址从行尾移回到行头时，round_cnt_y加1。 

本发明的DTMB符号解交织方法，利用地址映射方法，解交织存储器采用三角形的逻辑地址空间，节省了一半的内存容量，降低了硬件开销和芯片面积。本发明进一步引入循环计数器(round_cnt)来计算解交织存储器的三角形的逻辑地址，大大减小了计算的复杂度，降低了硬件开销，降低了DTMB系统接收芯片的面积和功耗。 

下面结合附图及具体实施方式对本发明作进一步详细说明。 

图1是DTMB系统符号交织和解交织的基本原理示意图； 

图2是本发明的DTMB符号解交织系统一实施方式示意图； 

图3是DTMB系统通常解交织读写地址示意图； 

图4是本发明的DTMB符号解交织方法一实施方式解交织读写地址示意图； 

图5是本发明的DTMB符号解交织方法一实施方式地址生成流程图； 

图6是本发明的DTMB符号解交织方法720交织模式一实施方式读写地址示意图； 

图7是本发明的DTMB符号解交织方法240交织模式一实施方式读写地址示意图； 

图8是本发明的DTMB符号解交织系统一实施方式示意图读写地址生成器框图。 

具体实施方式

本发明的DTMB符号解交织方法，利用地址映射方法，解交织存储器利用三角形的逻辑地址空间，解交织存储器逻辑分为第0～51共52行，第N行包含52-N+R个块(block)，每个块(block)的尺寸为M个符号；每行各写一交织帧中的72个符号，第0行写交织帧的头72个符号(第0，第52，第104…第3692)，第1行写交织帧随后的72个符号(第1，第53，第105…第3693)，…，第51行写交织帧最后的72个符号(第51，第103，第155…第3743)；当交织帧的数据写满解交织存储器一行的最后一个块后，把要存储到该行的后续数据覆盖到该行中写有无效数据的块中，初始化过程需要预先写满51×52M个符号，随后每写入一帧符号，就可读出一帧解交织普通信号数据，M为720或240，R为零或正整数。 

本发明的基本原理如图4所示(以4个支路作为示意)，接收一帧交 织后的数据存入解交织存储器，第0行存放72个符号，第1行相同的列地址存放接下来的72个符号，第2行相似地存放随后的72个符号，第3行相同列地址存放一帧数据最后的72个符号，然后列地址增加72，后面符号存入以此类推。根据DTMB交织原理，在开始接收交织后进行符号解交织时，因为第1行第0块中数据对应的解交织后的第0行的数据没有收到，所以不能用来恢复解交织后的符号帧，所以符号是无效的，而第2行第0、第1块中符号对应的解交织后的第0行的符号都没有接收到，所以也是无效的，后面的各支路以此类推。根据符号交织模式，在720模式下，一个块的大小为720个符号(图4中每个方框代表一个块(block))，即前10帧数据只有第0行的符号是有效的，第二个10帧数据只有第0行和第1行的符号是有效的…，依次类推。在240模式下，一个块(block)的大小为240个符号。图4中用负数表示无效的符号数据，那么接收到下一块交织符号可以覆盖这些无效的符号，接收到第1块的交织数据，只有第0行和第1行的72个符号数据是有效的，其他的地址空间仍然可以被覆盖。接收第2块的数据时，则只有前三行的数据是有效的，因为第3行只有两个块，按解交织基本原理求得的符号地址已经超出了本发明的解交织存储器的逻辑地址空间，需要对按解交织基本原理求得的符号地址按本发明的解交织存储器的这一行的总长度做求模运算，得到本发明的解交织存储器地址，把先前收到的无效数据(标记-3)覆盖，“/”前为先写入的符号，“/”后为下一次写入的数据，如图4第0行的第0块，先写入带0标记的72个符号，第1行的第0块写入带-1标记的72个符号，第2行的第0块写入带-2标记的72个符号，第3行的第0块写入带-3标记的 72个符号，写完10帧后，写每行的第二个块，第0行经过一次循环在第0块写入带5标记的符号，第1行经过一次循环在第0块写入带3标记的符号，第2行经过一次循环在第0块写入带1标记的符号，第3行经过一次循环在第0块写入带-1标记的符号，…。每一行有一个不同的round_cnt_y(循环计数器)，初值为零，以每行的块数为一个循环，当所在行的列地址从行尾移回到行头时，round_cnt_y加1，每条支路round_cnt_y的最小公倍数即为一次解交织的操作循环。round_cnt_y不为0时，写数据列地址需要相应地增加块地址，避免把有效的数据的覆盖掉，这样实现720模式符号解交织最少只需要22M的内存空间。为了避免有效数据的错误覆盖，还要及时的将解交织后的数据输出，读地址的生成与写地址大体一致。读数据时先读第0行的第0块头一个符号，再读第1行的第1块的第一个符号…，最后读第N行的第N块的第一个符号，若按解交织基本原理求得的符号列地址超过每行的最大列地址，则与相应行的块数做求模运算，得到三角映射后的列地址，然后列地址读指针增加，继续做相同操作，当列地址读指针到达最后一列，则列地址读指针归0，同时round_cnt_y加1。考虑到round_cnt_y对读地址的影响，当一行的round_cnt_y为X时，在写地址的时候会向后移X个块，所以读数据时也要根据round_cnt增加相应的块地址。图6表示了720交织模式一实施方式地址生成示意图，解交织存储器逻辑划分为的0行到第51行共52行，R＝0，第0行包括第0块到第51块共52个存储块，每个存储块的大小为720个符号，依此，第1行包括第0块到第50块共51个存储块，…，第51行包括第0块1个存储块，第0行的循环计数器round_cnt_0作0～51 的循环计数，…，第51行的循环计数器round_cnt_51作0～0的循环计数，写数据行指针wr_row_pnt作0～51的循环分别指示第0行至第51行，第0行至第51行的首地址为row_start_addr_0、…、row_start_addr_51。 

根据上述的描述，写地址生成表达式： 

writ′e_addr＝(wr_col_pnt+round_cnt_y*N*M)％(Lrow*M)……………(1)write_addr表示写地址，wr_col_pnt表示写第0行的交织帧符号的列地址指针，每写入一帧数据后加72，N表示所在的行数，为0～51，Lrow为所在行包含的块的个数，round_cnt_y表示各行的循环计数器值，以每行的块数为一循环，计数周期为所在行包含的块数，初值为0，当所在行的列地址从行尾移回到行头时，round_cnt_y加1，M为240或是720，由符号交织模式决定。当刚开始进行写操作时，round_cnt_y为零，写地址一个简单的取模运算即可得到，但当round_cnt_y不为零的时候，不考虑round_cnt_y生成的地址上的值是有效的，所以写地址必须向后增加一个块的地址大小，得到上述的等式(1)。由等式(1)可知，需要做3次乘法和1次求模运算，运算量比较大，需要的寄存器也多，由硬件实现在资源开销上较大，下面对等式(1)进行化简。 

write_addr＝(wr_col_pnt+round_cnt_y*N*M)％(Lrow*M)＝((wr_col_pnt/block+round_cnt_y*N)％Lrow)*M+wr_col_pnt％M＝((wr_block_cnt+round_cnt_y*N)％Lrow)*M+wr_symbol_cnt................(2)write_addr表示写地址，wr_block_cnt表示写第0行的交织帧符号的列地址块计数值，初值为0，交织帧数据每写满第51行的一个块后加1，wr_symbol_cnt表示写数据的列地址块内符号计数值，值为0～(M-1)，N 表示所在的行数，Lrow为所在行包含的块的个数，round_cnt_y表示各行的循环计数器值，计数周期为所在行包含的块数，初值为0，当所在行列地址从行尾移回到行头时，round_cnt_y加1。 

如等式(2)所示，这种地址计算方法2次乘法和1次求模运算，因为是先做求模再做乘法，所用的寄存器位宽也相应减小，减小了资源的开销和运算的复杂度。同样读地址rd_addr也类似写地址wr_addr的计算方法得到，但要注意的是在从解交织存储器读数据的时候，要考虑到round_cnt_y对read地址的影响 

rd_addr＝(rd_col_pnt+(round_cnt_y+1)*N*M)％(Lrow*M)＝((rd_col_pnt/block+(round_cnt_y+1)*N)％Lrow)*M+rd_col_pnt％M＝((rd_block_cnt+(round_cnt_y+1)*N)％Lrow)*M+rd_symbol_cnt.............(3)rd_col_pnt表示读第0行的交织帧符号的列地址指针，每读出一帧数据后加72，N表示所在的行数，Lrow为所在行包含的块的个数，round_cnt_y表示各行的循环计数器值，计数周期为所在行包含的块数，初值为0，当所在行的列地址从行尾移回到行头时，round_cnt_y加1，rd_block_cnt表示读第0行的列地址块计数值，初值为0，交织帧数据每读出第51行的一个块后加1，rd_symbol_cnt表示读数据的列地址块内符号计数值，值为0～(M-1)，N表示所在的行数，Lrow为所在行包含的块的个数，round_cnt_y表示各行的循环计数器值，计数周期为所在行包含的块数，初值为0，当所在行列地址从行尾移回到行头时，round_cnt_y加1。解交织读数据时将一交织前的普通信号帧数据符号按行顺序(从第0行至第51行)按读数据列地址顺序读出。 

240交织模式的地址生成一实施方式如图6所示，其原理同240交织 模式一致，图中R＝3，第0行包括第0块到第54块共55个存储块，每个存储块的大小为720个符号，依此，第1行包括第0块到第53块共54个存储块，…，第51行包括第0到第3块共4个存储块，第0行的循环计数器round_cnt_0作0～54的循环计数，…，第51行的循环计数器round_cnt_51作0～3的循环计数，写数据行指针wr_row_pnt作0～51的循环分别指示第0行至第51行，第0行至第51行的首地址为row_start_addr_0、…、row_start_addr_51。 

一解交织地址生成的实施方式如图8所示。由图3可知，在进行读操作时，读的列地址应比写的列地址多一个块，round_cnt_y不同值时，所得的地址也不相同，经过化简之后，减少了一个乘法，先做取模再做乘法也减小了运算单元和寄存器的开销。 

得到符号的行列地址后还需要做地址的映射，映射到SDRAM 16bit的地址空间上，得到16bit为单位的行列地址后，将二维的地址转变成一维的地址，将行起始地址与列地址相加可得到，每一行的起始地址根据不同的交织模式而变化。本发明的DTMB符号解交织方法一实施方式地址生成流程图如图5所示。 

本发明DTMB符号解交织方法一实施例如图2所示，利用片外SDRAM和片内SRAM来实现符号解交织，DTMB接收系统中的符号解交织硬件架构包括： 

一.数据预处理缓存功能模块，不同的QAM类型产生的数据位宽不一样，本功能模块首先将输入的数据按SDRAM cell位宽大小进行重新组织，； 

二.片外SDRAM地址生成功能模块 

本功能模块负责读写SDRAM的地址生成。 

三.片内cache控制功能模块 

本功能模块将所得到的SDRAM输出数据，重新排序输出。例如64QAM类型的情况，由于SDRAM输出数据为32bit，与符号数据的位宽不一致，需要利用片上cache做重新的组织排序。 

四.SDRAM读写控制功能模块 

本功能模块用来控制与SDRAM的读写操作。 

解交织过程如下： 

1.接收交织帧数据，将数据在数据预处理缓存模块中重组成16bit为单位的形式。 

2.等待取得SDRAM得写允许信号，每一交织帧帧数据都是先写第0行的72个符号，再写第1行的72个符号，…，最后写第51行的72个符号，下一帧数据再从第一行开始写。根据上文得计算公式得到符号为单位的2维地址(行地址和列地址)。生成的列地址为： 

write_addr＝((wr_block_cnt+round_cnt_y*N)％Lrow)*M+wr_symbol_cnt，以符号为单位的列地址指针会相应的增加，如到达列地址的边界，则进行列地址的求模映射，回到列地址的开头，写地址round_cnt_y加1，round_cnt_y以所在行的块的个数为循环。行地址则每写完72个符号加1，做52的循环。当第0行的循环计数器round_cnt_0做完一次循环时，整个写操作完成一个循环。 

3.将得到的符号单位的行列地址转化为以SDRAM cell为单位的地址(16bits)。 

4.把得到的16bit为单位的行列地址转换成一维的SDRAM地址，row_start_addr[row_addr]+col_addr(所在行的首地址加列地址)。 

5.把数据按产生的地址写入SDRAM。判断是否可以读出数据，如在240模式下未写满170帧或更多，720模式下未写满510帧或更多，则继续第1步的操作，如已经可以读出数据，则转入第6步。 

6.等待SDRAM读允许信号，图2所示的片内cache地址生成/片内cache读写控制模块将所得到的SDRAM输出数据，重新排序输出。例如64QAM类型的情况如图8所示，由于SDRAM输出数据为32bit，与符号数据的位宽不一致，需要利用片上cache做重新的组织排序。每次都是先读第一行的32个bit，再读第二行的32bit，。。。最后读第52行的32bit，下一个循环再从第一行开始读。利用和写地址相似的方式生成读数据地址，生成的列地址： 

rd_addr＝((rd_block_cnt+(round_cnt_y+1)*N)％Lrow)*M+rd_symbol_cnt。将地址映射到16bit域上，将二维的地址转换成一维的读地址row_start_addr[row_addr]+col_addr(所在行的首地址加列地址)。列地址指针仍然按符号为单位增加，计算读地址时循环计数器round_cnt的变化与计算写地址时round_cnt变化相同。 

7.将读出的数据存入片内cache中，对数据进行重排序。 

8.下一帧数据再从第0行开始写。同时再从第0行开始解交织读出数据。 

本发明的DTMB符号解交织方法在符号解交织原理基础上对算法进行了优化，降低了符号解交织(symbol de-interleave)处理算法的硬件复杂 度和内存使用量，大大的减小了芯片的面积和功耗。本发明提出的方法可以进一步优化算法的硬件复杂度，大大减少存储空间的消耗，降低硬件复杂度，从而降低DMB-T系统接收芯片的面积和功耗。本发明利用符号交织后数据的特点，利用三角地址映射技术，节省了一半的解交织存储器空间，减小了硬件的功耗和面积，可以很好的应用于GY20600数字电视标准接收系统中，采用该方法可节省50％解交织存储空间，采用改进后的地址计算方式可节省40％的寄存器和运算单元开销。这些硬件资源的节省减小了芯片面积和芯片的功耗，从而提高了DMB-T系统接收芯片的竞争力。这项发明也可以被运用到其他对芯片面积和功耗敏感的芯片设计中。 

Claims (4)

1.一种DTMB符号解交织方法，一个普通信号帧共3744个数据符号，52支路交织，交织块尺寸为M个符号，解交织存储器逻辑分为第0～51共52行，每行各写同一交织帧中的72个符号，第0行写交织帧的第0、第52、第104，符号序号依次递增52，直到第3692个符号，第1行写交织帧的第1、第53、第105，符号序号依次递增52，直到第3693个符号，行号依次递增1直到第51行，第51行写交织帧的第51、第103、第155，符号序号依次递增52，直到第3743个符号，其特征在于，第N行包含(52-N+R)个块，R为0或正整数，每个块的尺寸为M个符号，当交织帧的数据写满解交织存储器一行的最后一个块后，把要存储到该行的后续数据覆盖到该行中写有无效数据的块中，初始化时预先写满51×52M个符号，随后每写入一帧符号，就读出一帧解交织普通信号数据。

2.根据权利要求1所述的DTMB符号解交织方法，其特征在于，解交织存储器以符号为单位的地址是，

写数据列地址：write_addr＝(wr_col_pnt+round_cnt_y*N*M)％(Lrow*M)，

读数据列地址：rd_addr＝(rd_col_pnt+(round_cnt_y+1)*N*M)％(Lrow*M)，

wr_col_pnt表示写第0行的交织帧符号的列地址指针，每写入一帧数据后加72，rd_col_pnt表示读第0行的交织帧符号的列地址指针，每读出一帧数据后加72，N表示所在的行数，Lrow为所在行包含的块的个数，round_cnt_y表示各行的循环计数器值，计数周期为所在行包含的块数，初值为0，当所在行的列地址从行尾移回到行头时，round_cnt_y加1。

3.根据权利要求2所述的DTMB符号解交织方法，其特征在于，M为720或240。

4.根据权利要求1所述的DTMB符号解交织方法，其特征在于，解交织存储器以符号为单位的地址是，

写数据列地址：

write_addr＝((wr_block_cnt+round_cnt_y*N)％Lrow)*M+wr_symbol_cnt，

读数据列地址：

rd_addr＝((rd_block_cnt+(round_cnt_y+1)*N)％Lrow)*M+rd_symbol_cnt，

wr_block_cnt表示写第0行的交织帧符号的列地址块计数值，初值为0，交织帧数据每写满第51行的一个块后加1，rd_block_cnt表示读第0行的列地址块计数值，初值为0，交织帧数据每读出第51行的一个块后加1，wr_symbol_cnt表示写数据的列地址块内符号计数值，值为0～(M-1)，rd_symbol_cnt表示读数据的列地址块内符号计数值，值为0～(M-1)，N表示所在的行数，Lrow为所在行包含的块的个数，round_cnt_y表示各行的循环计数器值，计数周期为所在行包含的块数，初值为0，当所在行列地址从行尾移回到行头时，round_cnt_y加1。

Images