CN101479938A - 用于检测时钟信号的占空比的电路 - Google Patents

Abstract

本发明提供了一种用于检测时钟信号的占空比的电路(100)，包括振荡器(1)，所述振荡器(1)的信号能够在门电路(3)中被改变为方波电压。为了使电路(100)具有简单构造和改进的输出信号质量，提供了低通滤波器(3)，所述低通滤波器(3)的输出信号被置于“低”和“高”之间。

Description

用于检测时钟信号的占空比的电路

技术领域

本发明涉及一种通过振荡器来检测时钟信号的占空比的电路，所述振荡器的信号可以在门电路中被转换为方波。

背景技术

在许多技术领域中，使用包括用于产生不断改变的信号或输出电压的振荡器的电子电路。例如，这些振荡器产生时钟信号，来定义下游电子电路的时钟频率，以实现特定目标。为此，振荡器产生输出信号，由于振荡器的技术特征，该信号尚不是方波信号。然而，为了在例如“高”信号和“低”信号这两种状态之间做出确定的区分，优选地，在这两种状态之间改变的方波电压是合适的。为此，将来自振荡器的信号施加至门电路，以将其转换为这样的方波电压。

US 2003/0058036 A1描述了一种对相移加密信号进行解调的方法。在电路中形成均值，并通过低通滤波器、模数转换器和控制器将均值数字化和处理。由此，需要大量硬件和软件电路和成本来实现这样的数字信号处理。

US 6,084,452公开了一种电子电路，通过该电子电路可以对时钟信号进行分析。然而，可用的非线性组件不十分适合这一目的。为了补偿在计算均值的过程中发生的误差，要包括补偿电路，而补偿电路代表了附加的电路和成本。

此外，US 2004/008350 A1描述了一种电路，通过该电路可以将对称推挽信号的占空比校正至期望值。然而，例如，用于这一目的的模拟信号不能驱动电路下游的门电路。

发明内容

基于现有技术发展状况，本发明的目的是提供一种电路，所述电路检测方波信号的占空比，对其进行评估并以1比特信号的形式通知该占空比是否充分对称。

这个目的是通过权利要求1中所述的技术特征来实现的。

本发明的中心思想在于，将低通滤波器分配给本身已知的振荡器，该振荡器的信号分别通过一个或更多门电路或反相器被转换为方波电压，低通滤波器的输出信号的“低”与“高”取决于门电路的输出信号的占空比。按照这种方式来形成均值。可以简单地并以模拟形式检测到时钟信号的极为不对称的占空比，以避免输出错误的时钟信号。为了这一目的，特别使用1比特信号。

本发明的优点在于，无需结合大规模电路或编程，而仅通过具有本身已知的组件的模拟电路，就可以对方波电压的占空比进行分析和评估。按照这种方式，可以检测不断改变的占空比，并例如可以通告达到了所需值。只要尚未达到所需值或达不到所需值，就可以使用这种方式来关闭信号或改变进一步的处理，以避免电路中由相同时钟信号控制的下游电路出现故障。

本发明的优选实施例在从属权利要求的主题内容中限定。

根据权利要求2，有利地，低通滤波器之后跟随两个比较器，这两个比较器使用它们的输入来检查低通滤波器的输出电压：占空比是否过小，例如具有0％和X％之间的值；占空比是否适宜，从而具有X％与Y％之间的值；或占空比是否过大，从而在Y％至100％之间。显而易见，值X和Y可以随意选择，并可以由专家根据所需应用或测量精度来预先定义。

为了提高电路的精度，在权利要求3中，提出包括分压器，来从向低通滤波器提供信号的门电路的供电电压中导出比较器切换阈值。

优选地，根据权利要求4，每个比较器均包括滞后，特别地，该滞后大于低通滤波器输出上的AC电压分量。由于低通滤波器的输出信号也可以包括叠加AC电压形式的输入信号的残余，因此，比较器可以在其切换电压的范围内切换多次，在高度不对称占空比的情况下也可以如此。由此，可能无法处理比较器输出信号。这是通过这样的滞后来避免的。

根据权利要求5，采用具有另外两个比较器和两个触发器(即具有本身已知的电路组件)的构造，以模拟方法来形成这样的滞后。

附图说明

以下将更详细地讨论本发明的实施例，其中：

图1示出了具有一个门电路的振荡器；

图2示出了由振荡器产生的AC电压；

图3示出了具有可变占空比的方波电压；

图4示出了包括低通滤波器的电路；

图5示出了电路的输出信号；

图6示出了具有滞后的低通滤波器；

图7示出了具有低通滤波器、比较器、滞后和切换阈值的总体电路的实施例示例；以及

图8示出了电路的输出信号。

具体实施方式

在图1至11所示的实施例示例中，电路100包括本身已知的模拟电路组件，如高通或低通滤波器、逻辑电路、振荡器等等。例如，将这样的电路100集成为微芯片或在印刷电路板上实现。

在图1中示出了振荡器1，图2中示出了其输出信号，该输出信号施加至由箭头指示的门电路2或反相器，以产生图3所示的方波电压，然后，在任意的、特别是数字电路(例如用于对本电路提供时钟的数字电路)中对该方波电压进行进一步处理。

每个图中，沿着y轴示出了幅度，沿着x轴以毫秒为单位示出了持续时间。

当开启振荡器1时，其幅度首先为零，直到多个周期之后才能达到期望电平，尤其是在振荡器1启动较慢的情况下，例如石英振荡器或高级LC振荡器。当开启电路100时，由于缺少振荡器电压、门电路输入上的偏置电压和较高的门电路放大，门电路2的输出信号为“高”或“低”，在抬升振荡器电压的情况下，该输出信号改变为不对称占空比，当振荡器幅度升高时，该占空比再次变得对称比并改变为期望的占空比，如图3所示，一般为50：50。

所有的下游电路组件不能正确处理如此极不对称的占空比，这是因为这些组件一般不是为此而设计的。例如由多个时钟信号提供时钟的、被称为上电复位触发器的组件可以被设置到某些特定状态。如果时钟信号的占空比在上电复位时刻仍然过于不对称，以致不能可靠的设置触发器，则由于触发器的错误设置，电路将不能正确运行。同样地，由过窄的输入尖峰驱动的分频器将给出错误的结果。

为了避免所有这些问题，如图4所示，将低通滤波器3分配给电路100，以获得如图5所示的输出信号。输出信号在由占空比定义的高和低之间。此外，提供了两个比较器4a和4b，其使用它们的输入对低通滤波器4的输出电压进行评估，以确定占空比是否过小、过大或在期望的、优选地可调节的值范围内，从而满足质量方面的要求。优选地，通过分压器从向低通滤波器3提供信号的门电路2的供电电压中导出比较器阈值。

为了提高信号质量，每个比较器4还包括滞后，该滞后大于低通滤波器输出上的AC电压分量。如图6所示，该滞后是由另外两个比较器4和两个触发器5a、5b来形成的。最后，通过逻辑门电路6来组合比较器输出信号，逻辑门电路6将获得的输出信号形成为1比特大小，并通告输入电压的占空比是否满足特定要求。

图7中描述了对应的电路框图，该电路框图示出了电路组件、最小化逻辑和模拟运算。图8至11示出了电路100的基本信号，其中图8和9从“低”状态开始，图10和11从“高”状态开始，这取决于门电路偏压的极性。

附图标记列表

100 电路

1   振荡器

2   门电路

3   低通滤波器

4   比较器

5   触发器

6   逻辑门电路

Claims (6)

1.一种用于检测时钟信号的占空比的电路(100)，包括振荡器(1)，所述振荡器(1)的信号能够在门电路(2)中被改变为方波电压，所述电路的特征在于，设置有低通滤波器(3)，所述低通滤波器(3)的输出信号被置于“低”和“高”之间。

2.如权利要求1所述的电路(100)，其特征在于，在所述低通滤波器(3)的下游连接两个比较器(4a、4b)。

3.如权利要求2所述的电路(100)，其特征在于，向所述比较器(4a、4b)分配有分压器。

4.如权利要求3所述的电路(100)，其特征在于，对连接在所述低通滤波器的上游的门电路供电的相同电压源也对所述分压器供电。

5.如权利要求2、3或4所述的电路(100)，其特征在于，每个比较器(4a、4b)均具有滞后。

6.如权利要求5所述的电路(100)，其特征在于，所述滞后是通过另外两个比较器和两个触发器电路(5)来实现的。

Images