CN101473611A - 基于开始和结束指示符的平衡的具有多级分组占先的接口 - Google Patents

基于开始和结束指示符的平衡的具有多级分组占先的接口 Download PDF

Info

Publication number
CN101473611A
CN101473611A CNA2007800227827A CN200780022782A CN101473611A CN 101473611 A CN101473611 A CN 101473611A CN A2007800227827 A CNA2007800227827 A CN A2007800227827A CN 200780022782 A CN200780022782 A CN 200780022782A CN 101473611 A CN101473611 A CN 101473611A
Authority
CN
China
Prior art keywords
layer device
interface
signal
lead
asserting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007800227827A
Other languages
English (en)
Other versions
CN101473611B (zh
Inventor
M·B·西姆金斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Agere Systems LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agere Systems LLC filed Critical Agere Systems LLC
Publication of CN101473611A publication Critical patent/CN101473611A/zh
Application granted granted Critical
Publication of CN101473611B publication Critical patent/CN101473611B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40006—Architecture of a communication node
    • H04L12/40032—Details regarding a bus interface enhancer
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/40—Network security protocols
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L43/00—Arrangements for monitoring or testing data switching networks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/10—Flow control; Congestion control
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/10—Flow control; Congestion control
    • H04L47/24—Traffic characterised by specific attributes, e.g. priority or QoS
    • H04L47/245—Traffic characterised by specific attributes, e.g. priority or QoS using preemption
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/30—Definitions, standards or architectural aspects of layered protocol stacks
    • H04L69/32—Architecture of open systems interconnection [OSI] 7-layer type protocol stacks, e.g. the interfaces between the data link level and the physical level
    • H04L69/322—Intralayer communication protocols among peer entities or protocol data unit [PDU] definitions
    • H04L69/323—Intralayer communication protocols among peer entities or protocol data unit [PDU] definitions in the physical layer [OSI layer 1]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/30—Definitions, standards or architectural aspects of layered protocol stacks
    • H04L69/32—Architecture of open systems interconnection [OSI] 7-layer type protocol stacks, e.g. the interfaces between the data link level and the physical level
    • H04L69/322—Intralayer communication protocols among peer entities or protocol data unit [PDU] definitions
    • H04L69/324—Intralayer communication protocols among peer entities or protocol data unit [PDU] definitions in the data link layer [OSI layer 2], e.g. HDLC
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/64—Hybrid switching systems
    • H04L12/6418—Hybrid transport
    • H04L2012/6464—Priority
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/64—Hybrid switching systems
    • H04L12/6418—Hybrid transport
    • H04L2012/6478—Digital subscriber line, e.g. DSL, ADSL, HDSL, XDSL, VDSL

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computer Security & Cryptography (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Communication Control (AREA)
  • Small-Scale Networks (AREA)

Abstract

公开了用于结合物理层装置和链路层装置之间的接口使用的占先技术。在物理层装置和链路层装置之间经由接口总线传递与分组、单元或者其他协议数据单元(PDU)相关、或包括分组、单元或者其他协议数据单元(PDU)的分段。通过装置之一从另一装置接收具有与其关联的各自的第一和第二数据段的至少第一和第二连续开始指示符(500)，且经过随后的占先适当的确认，允许第二数据段占先于第一数据段而不用信号通知违反接口协议(502)。如果随后接收到的连续结束指示符的数量与连续开始指示符的数量相平衡(504)，则确认占先为适当的(506)，否则用信号通知违反接口协议(508)。

Description

基于开始和结束指示符的平衡的具有多级分组占先的接口
技术领域
本发明总的来说涉及用于基于网络的通信系统的通信装置，并且更加具体地涉及物理层装置和链路层装置之间的接口。
背景技术
网络处理器是在这里更通常地被称为链路层装置的一个实例，其中术语“链路层”通常表示交换功能层，在公知的开放系统互连(OSI)模型中也被称为数据链路层。网络处理器及其他链路层装置一般用于实现与各种基于分组和基于单元的协议，比如，因特网协议(IP)和异步传输模式(ATM)相关联的处理。
可以根据接口标准，比如POS-2标准实现在物理层装置和网络处理器或者其他类型的链路层装置之间的通信，POS-2标准在“POS-PHY Saturn Compatible Packet Over SONET InterfaceSpecification for Physical Layer Devices”，Level 2，PMC-Sierra，Inc.，1998中有所描述，且将其完全包括在这里作为参考。已知的接口标准的另一实例是SPI-3接口标准，其是在实施协议OIF-SPI3-01.0，“System Packet Interface Level 3(SPI-3)：OC-48 System Interface forPhysical and Link Layer Devices”，Optical Internetworking Forum，2001中描述的，也被完全包括在这里并作为参考。
给定的物理层装置可以包括经多信道和链路层装置通信的多端口装置。这种通信信道，一般也称为MPHY，可以被视为在这里更通常地被称为物理层装置端口的实例。耦合到链路层装置的给定的MPHY组可以包括与单一物理层装置相关联的多个端口，该多个端口每个与多个不同物理层装置或者这种设置的组合之一相关联。众所周知，链路层装置可以有利地被配置以经由轮询它的相关联的物理层装置上的相应的MPHY地址来检测特定的MPHY的背压。检测的背压由链路层装置使用以提供流控制及其他业务流量管理功能，由此改进链路利用。
上述接口标准通常规定用于经该接口寻址MPHY和用于移动有效载荷数据的技术。寻址可使用和有效载荷相同或者分开的管脚。对于POS-2标准，MPHY地址使用和有效载荷分开的管脚，且能够指定的MPHY的最大数目是31。存在对POS-2标准的公知的扩展，以通过使用附加的管脚使MPHY的最大数目以31个递增。对于SPI-3标准的8位模式，MPHY地址使用八个有效载荷管脚且因此能够指定的MPHY的最大数目是28＝256。
于2006年8月24日提交的，以发明人A.P.Henry等人的名义的美国专利申请号No.11/466,858，标题为“Port Addressing Method andApparatus for Link Layer Interface”，且将其完全包括在这里作为参考，公开了用于在多业务环境中支持更大数目的MPHY同时保持符合一个或多个接口标准的高效的技术。这些技术避免对额外的地址管脚的需要，且还克服了常规实践中的其他MPHY寻址问题，比如过度的内存需求和带宽减小。
利用比如POS-2和SPI-3的标准接口时可能出现的另一问题涉及分组占先。在例如，物理层装置包括数字用户线路(DSL)收发器的某些应用中允许这种分组占先。作为更具体的实例，ITU-T建议G.993.2，2006年2月的“Very High Speed Digital Subscriber Line 2”(且将其完全包括在这里作为参考)描述了用于被称为VDSL-2的DSL类型的标准要求。该VDSL-2标准定义分组占先为允许通过单一承载信道传输高优先级和低优先级分组流。典型地，暂停低优先级分组的传输，发送高优先级分组，并随后恢复低优先级分组的传输。VDSL-2标准进一步陈述了占先以低优先级分组的较高延迟为代价，最小化高优先级分组的分组插入延迟。这种占先允许比如语音和视频分组的延迟关键业务流具有对比如网页、电子邮件等的其他数据分组的优先。
在VDSL-2环境中，分组占先用于分组传送模式中，其中将分组从比如网络处理器的链路层装置传送到VDSL-2收发器。上述POS-2或者SPI-3接口可以用于提供VDSL-2收发器和链路层装置之间的接口。不幸地，POS-2或者SPI-3接口的现有的实现不提供对于分组占先的足够的支持。结果，需要更复杂的信令方法，其可能过度增加与给定的实现相关的成本。
因此，存在用于另外地配置比如POS-2或者SPI-3的标准接口以促进提供DSL及其他应用的多级分组占先的技术的需要。
发明内容
本发明通过在说明性实施例中提供一种以特别有效率的方式支持多级分组占先的修改的标准接口而符合上述需要。
在本发明的一个方面中，在物理层装置和链路层装置之间经由接口总线传递与分组、单元或者其他协议数据单元(PDU)相关或包括所述分组、单元或者其他协议数据单元(PDU)的数据段。该接口总线也可以是现有的标准接口，比如SPI-3或者POS-2接口的一部分。通过装置之一从另一装置接收至少第一和第二连续的开始指示符，所述第一和第二连续的开始指示符具有与其相关联的各自的第一和第二数据段，并且在随后确认该占先是适当的条件下，允许第二数据段占先于第一数据段而不用信号通知违反接口协议。如果随后接收到的连续的结束指示符的数量与连续的开始指示符的数量相平衡，则确认该占先是适当的，否则用信号通知违反接口协议。
可以以直接的方式采用占先技术以提供任何所需数目的占先级别。例如，可以提供任意数目n的占先的级别，其中，对于n个各个分组接收n个连续的开始指示符，且由随后收到n个连续的结束指示符来确认分组n对n-1个分组中每个的占先。
在说明性实施例中，多个数据段针对公共的MPHY地址，且连续开始指示符包括相同MPHY的xSOP信号的多个连续断言，而不插入xEOP信号的断言。当且仅当后面是相等数目的xEOP信号的连续断言时，该相同MPHY的xSOP信号的多个连续断言而不插入xEOP信号的断言才被认为是指示合适的占先。
有益地，该说明性的实施例中的本发明使用现有的POS-2或者SPI-3接口提供多级分组占先的高效支持。这显著地促进了在许多应用，比如VDSL-2或者其他DSL应用中利用分组占先。
附图说明
图1是根据本发明的说明性实施例的基于网络的通信系统的简化框图。
图2示出了在图1的系统中的链路层装置和物理层装置之间的接口的一部分的更详细的视图。
图3示出了经POS-2或者SPI-3接口的与分组传送相关联的现有信令。
图4示出了在本发明的说明性实施例中与在现有的POS-2或者SPI-3接口中实现多级分组占先相关联的修改的信令。
图5是在本发明的说明性实施例中的多级分组占先处理的流程图。
具体实施方式
将在这里结合示例性的基于网络的通信系统说明本发明，该通信系统包括链路层装置、物理层装置及以特定的方式配置的其他元件。然而，应该理解本发明更通常地可应用到期望提供如在这里描述的改进的占先的任何系统。并且，虽然描述说明性的实施例为涉及分组占先，但公开的技术可应用到单元或者其他类型的PDU。将在这里使用通用术语“数据段”表示分组、单元或者其他PDU，或者这种数据组的一部分。
在此使用术语“链路层装置”或LLD以一般地指代执行与基于网络的系统的链路层相关的处理工作的网络处理器或者其他类型的处理器。可以通过实例的方式而无限制利用微处理器，中央处理单元(CPU)，数字信号处理器(DSP)，专用集成电路(ASIC)，或者其他类型的数据处理装置，以及这些及其他装置的部分或者组合实现这种装置。
在此使用术语“物理层装置”或PLD以一般地指代提供基于网络的系统的链路层装置和物理传输介质之间的接口的装置。
图1示出了在本发明的说明性实施例中的基于网络的通信系统100。该系统100包括经由接口105耦合到物理层装置(PLD)104的链路层装置(LLD)102。该接口105包括具有多个信号线的接口总线，且可以被配置为现有的SPI-3，POS-2或者其他类似的接口，将其以以下将要描述的方式改变。PLD 104耦合到网络108。LLD 102耦合到开关结构110。该LLD 102被配置以在网络108和控制PDU数据的开关的开关结构110之间传递分组、单元或者其他PDU。例如，给定的LLD可以包括使用不同调度算法移动不同业务的业务流的常规性能。
PLD 104用于接合LLD到网络108的物理传输介质。例如，PLD104可以包括被配置以接合LLD到各个DSL或者光传输介质的DSL收发器或者光收发器。许多的其他类型的传输介质可以用于实现本发明，并且可以以直接的方式配置该PLD以适应此类其他介质。在其他实施例中，PLD不必包括用于与网络108接口的收发器，且通过实例的方式，可以在PLD和网络之间设置的分离的装置中实现这种网络收发器。
如先前指示的，在这里分组、单元或者其他PDU可以被称为数据段。给定的分组、单元或者其他PDU也可以包括多个数据段。因此，意在广泛地解释此处使用的该术语“数据段”。
LLD 102可以包括，例如，比如从美国Pennsylvania州的Allentown的Agere Systems Inc.在市场上可买到的APP300，APP500或者APP750产品族的PayloadPlus7网络处理器的网络处理器。
PLD 104可以包括适于提供多个服务的访问终止和聚集的一个或多个装置，或者本领域技术人员已知的类别的任何其他物理层装置。
应意识到本发明不局限于以任何特定类型的LLD或者PLD的方式使用。适用于本发明的许多这种装置为本领域技术人员所熟知。因此在这里将不详细描述这些装置的常规方面。
还可以将LLD和PLD一起集成到单一装置，比如ASIC中。因此，应该理解此处使用的该术语LLD和PLD包括在单一装置中执行各自的LLD和PLD工作的一个或多个功能组件的任意集合。
也应注意图1所示的系统元件的特定的设置仅是通过说明性的实例的方式。更具体地，可以以具有至少一个LLD和至少一个PLD的任何类型的系统实现本发明，且不局限于在这里描述的特定的处理应用。系统100可以包括除特别地示出的元件之外的其他元件，或可包括其他元件来代替特别地示出的元件，包括通常在这种系统的常规实现中找到的类型的一个或多个元件。
图2示出了在图1的系统中LLD 102和PLD 104之间的接口的一部分的更详细的视图。在该特定的实施例中示出的电路包括PLD104中的发射电路200T和LLD 102中的接收电路200R，用于支持从PLD到LLD方向的数据传送。该电路进一步包括LLD中的发射电路202T和PLD中的接收电路202R，用于支持从LLD到PLD方向的数据传送。可以以常规方式，例如，使用通常用于实现POS-2或者SPI-3接口的已知的设置配置该电路200、202。众所周知，使用PLD和LLD在其上通信的接口总线实现这种接口。
现在参考图3，示出了与经POS-2或者SPI-3接口的分组传送相关的现有的信令。将随后参考图4的信令图和图5的流程图描述根据本发明的说明性的实施例对这种接口的修改。再次，以下描述将涉及分组和POS-2或者SPI-3接口，但是应当理解描述的技术也可以应用于单元或者其他PDU，或更一般的数据段，以及应用于其他类型的接口。
在这里如先前所述的，现有的POS-2或者SPI-3接口允许分组被传送到被称作MPHY的一组逻辑端口。这些分组可以是可变长度且可以被作为多个段发送。典型地在这样的设置中的全部段被设置为预先配置的长度L，除了分组的最后一段之外，最后一段可以是从1到L的任何长度，给出分组的可变长度特性。在该设置中的给定段可以是多段分组传送的第一段、多段分组传送的最后段或者多段分组传送的中间段。虽然图3和4的信令图假定多段分组传送，给定的分组可以仅包括一段，而在这样情况下该段既是分组传送的第一段又是最后段。
在其它信号中，用于接口的发送和接收部分的现有的POS-2或者SPI-3分组传送利用表示为xENB的使能信号、表示为xSOP的分组起始(SOP)信号和表示为xEOP的分组结束(EOP)信号，其中对于接口的各个发送或者接收部分，x＝T或者R。图3所示的信令用于接口的发送部分，且因此这三个信号被更具体地表示为TENB、TSOP和TEOP。在本实施例中TSOP和TEOP信号的断言可被视为在这里被更一般地分别称为开始指示符和结束指示符的实例。该图还示出了时钟信号TCLK、数据信号TDAT和地址信号TADR，其全部与接口的发送部分相关。在说明性的实施例中由接口105的接口总线承载这些信号。
使能信号TENB用于识别分组传送所定向到的特定MPHY。在使能信号TENB的下降沿通过由TADR携带的在附图中表示为地址k的地址来识别该MPHY。TSOP在TENB的断言之后的时钟周期期间变为有效，且向所选的MPHY用信号通知开始传输分组的第一段。TEOP在分组传送的最后时钟周期期间变为有效，且向所选的MPHY用信号通知传输分组的最后段。如图所示，由TDAT信号承载所发送的段。
因此，在接口105的发送或者接收部分上传送到MPHY的每个分组包括一个或多个段，其中在该分组到特定MPHY的各自的一个或多个第一和最后段的传输期间，经由各自的xSOP和xEOP信号的断言来刻划开始和结束段。如所知的，通过使用如上所述的xENB信号选择不同MPHY，可以交织传送到不同MPHY的分组。
在现有的经由POS-2或者SPI-3接口的分组传送中发生的问题是，标准要求对于到特定的MPHY的分组传送的xSOP的每次断言，应该有且仅有一个相应的xEOP断言。因此，如果存在到给定的MPHY的xSOP两个断言而不插入xEOP的断言，则认为是违反协议。如先前指示的，该条件使得难以使用现有的POS-2或者SPI-3接口实现分组占先。
该说明性的实施例通过允许xSOP的多个断言而不插入xEOP的断言克服了该问题。在本实施例中，到相同MPHY的xSOP的多个连续断言而没有插入xEOP的断言被认为是指示有效的占先传送，只要它们后面有相同数目的xEOP的连续断言。换句话说，对给定MPHY的EOP断言必须平衡xSOP断言，否则将指示违反协议。
图4示出了实现上述技术的修改的接口信令的实例。在该实例中，使能信号TENB发起到具有地址k的MPHY的分组传送。根据现有的POS-2或者SPI-3接口标准，在下一时钟周期上随后是TSOP的断言。然而，在发送如由TEOP的断言指示的分组的最后段之前，该使能信号TENB发起到相同MPHY，即，由地址k识别的MPHY的另一分组传送。在下一时钟信号上随后是TSOP的另一断言，如由附图标记400指示的。对于该实例假定第一分组是低优先级分组，且由作为高优先级分组的第二分组占先。这种占先不可能使用现有的POS-2或者SPI-3接口，因为在插入TEOP的断言之前TENB和TSOP的第二次断言将被认为是违反协议的且用信号通知该情况。
该说明性的实施例不用信号通知该情况为违反协议，而是如图所示，允许高优先级分组占先于低优先级分组。因此，中断低优先级分组的段的传输，且开始高优先级分组的段的传输。由TEOP的断言指示高优先级分组的最后段的传输，如由附图标记410指示的。然后从其中断的点继续低优先级分组的段的传输，且在传送剩余段之后是TEOP的另一断言。
在该实例中可以看到没有插入TEOP的断言的到给定MPHY的TSOP的连续断言的数目是两个。这两个断言最终由TEOP的两个连续断言平衡。该说明性的实施例检测到TSOP和TEOP的断言之间的随后的平衡，并利用其作为合适的分组占先确认。
现在转到图5的流程图，示出了与分组占先处理相关的示例性工作。该处理会涉及接口105的发送部分或者接口的接收部分，且可以使用如图2所示的电路200、202的一部分来实现。
在步骤500，接收与各自的第一和第二分组相关的第一和第二连续的开始指示符。如先前指示的，开始指示符可以包括现有的POS-2或者SPI-3接口的xSOP信号的断言。第一和第二分组定向到相同的MPHY地址，如所示。在该环境中，术语“连续”是指出现开始指示符而没有插入结束指示符。例如，结束指示符可以是现有的POS-2或者SPI-3接口的xEOP信号的断言。
在步骤502，假定允许为比第一分组优先级高的分组的第二分组占先第一分组，而不用信号通知违反接口协议。该许可经受随后的占先合适的确认，该确认基于连续的开始指示符被相等数目的连续的结束指示符平衡。在这种情况下，对于两级分组占先的类型，连续的开始指示符的数目是二，且因此确认将基于随后收到两个连续的结束指示符。
在步骤504，进行是否已经接收到两个连续的结束指示符以平衡两个连续的开始指示符的确定。如果已经接收到两个连续的结束指示符，则确认第二分组对第一分组的占先为合适的，如在步骤506所指示的。否则，使用用于在现有的POS-2或者SPI-3接口，或者类似的已知的接口中用信号通知这种违规的任何类型的技术，在步骤508用信号通知违反协议。例如，可以通过在接收装置的内部状态寄存器或者其他存储器位置存储指示违规的信息来用信号通知违反协议。也可以或者作为选择地通过传递指示违规的信息给较高层的协议，或传递信息到其他系统设备来用信号通知违反协议。
在步骤506或者508之后，处理返回到步骤500用于处理其他分组，如所指示的。
在设计具有上述类型的接口的系统时，设计者可以确定该系统应该怎样对用信号通知的违反协议作出反应。通过实例的方式，可以提供一个或多个可配置选项，包括：
1.仅对违规计数。在该方法中，上层协议检测违规并对该违规作出反应。可能有与违规计数相关的阈值，从而能够检测严重的问题并采取合适的系统级动作，比如复位接口。
2.对违规计数并抛弃一个或多个当前段。
3.对违规计数并抛弃一个或多个当前段和任何随后的段直到找到合法的EOP。
多种其他技术可用于处理用信号通知的违反协议，如本领域技术人员理解的。
图4和5的实例示出了两级分组占先的类型，其中第二高优先级分组占先于第一低优先级分组。其他实施例能够使用任何所需数目n的分组占先级别。例如，在这样的设置中，对于n个各自的分组可接收n个连续SOP断言或者其他开始指示符，且可以由随后收到n个连续EOP断言或者其他结束指示符来确认最后的分组n对n-1个在先分组中每个的占先。使用公开的技术许多的选择性的占先设置是可能的。
有益地，该说明性的实施例允许使用现有的接口标准，比如POS-2和SPI-3来以高效的方式实现分组占先。这能够显著地降低在DSL应用，比如上述VDSL-2，以及多种其他通信系统应用中与提供分组占先相关的成本和复杂性。
可以至少部分地以软件程序代码的形式实现该说明性的实施例的分组占先技术。例如，可以至少部分地利用经由指令或者其他软件可编程的LLD或者PLD元件实现这些技术。根据本发明的LLD或者PLD可以被实现为适于安装的集成电路装置，例如，在路由器或开关的线路卡或者端口卡上。许多的其他配置是可能的。
在给定的集成电路实现中，典型地以重复的模式在半导体晶片的表面上形成相同的管芯。每个管芯包括在这里描述的至少一个装置的至少一部分，且可以包括其他结构或电路。从晶片切割或切下该各个管芯，然后封装为集成电路。本领域技术人员将知道怎样切割晶片并封装管芯以生产集成电路。这样制造的集成电路被认为是本发明的一部分。
再次，本发明的上述实施例意在仅为说明性的。例如，虽然使用POS-2和SPI-3接口进行说明，本发明能够以简单的方式采用其他类型的标准或者非标准接口供使用。同时，如图1所示的LLD、PLD、接口总线、开关结构及其他元件的特定的设置可以在可选实施例中改变。可以改变用于该说明性的实施例的特定类型的指示符、信号及其他特征以适合多种其他应用的需要。在以下权利要求的范围内的这些和许多其它的选择性实施例对本领域技术人员是容易地显而易见的。

Claims (20)

1.一种处理在物理层装置和链路层装置之间经由接口总线传递的数据段的方法，该方法包括步骤：
接收至少第一和第二连续的开始指示符，所述第一和第二连续的开始指示符具有与其相关联的各自的第一和第二数据段；
在随后确认该占先是适当的条件下，允许第二数据段占先于第一数据段而不用信号通知违反接口协议；
如果随后接收到的连续的结束指示符的数量与所述至少第一和第二连续的开始指示符相平衡，则确认该占先是适当的，否则用信号通知违反接口协议。
2.如权利要求1的方法，其中，该第一和第二数据段包括各自的第一和第二分组。
3.如权利要求2的方法，其中，该开始指示符包括分组指示符的开始，并且该结束指示符包括分组指示符的结束。
4.如权利要求2的方法，其中，接收任意数目n的连续开始指示符用于n个各自的分组，并且通过随后接收到n个连续结束指示符确认分组n对n-1个分组中每个的占先。
5.如权利要求1的方法，其中，根据POS-2接口协议配置该接口。
6.如权利要求1的方法，其中，根据SPI-3接口协议配置该接口。
7.如权利要求1的方法，其中，所述数据段被定向到公共MPHY地址。
8.如权利要求1的方法，其中，所述至少第一和第二连续开始指示符包括用于相同MPHY的xSOP信号的多个连续断言而没有插入xEOP信号的断言。
9.如权利要求8的方法，其中，当且仅当跟随相等数目的xEOP信号的连续断言时，未插入xEOP信号的断言的用于所述相同MPHY的xSOP信号的多个连续断言被认为是指示适当的占先。
10.一种装置，包括：
配置用于经由接口总线和第二装置通信的第一装置；
该第一装置包括接口电路，被配置成从所述第二装置接收至少第一和第二连续的开始指示符，所述第一和第二连续的开始指示符具有与其相关联的各自的第一和第二数据段，该接口电路还被配置成在随后确认该占先是适当的条件下，允许第二数据段占先于第一数据段而不用信号通知违反接口协议；
其中，如果随后接收到的连续的结束指示符的数量与所述至少第一和第二连续的开始指示符相平衡，则确认该占先是适当的，否则用信号通知违反接口协议。
11.根据权利要求10的设备，其中，该第一装置包括物理层装置并且该第二装置包括链路层装置。
12.根据权利要求11的设备，其中，该物理层装置被实现为集成电路。
13.根据权利要求11的设备，其中，该物理层装置包括数字用户线路收发器。
14.根据权利要求10的设备，其中，该第一装置包括链路层装置并且该第二装置包括物理层装置。
15.根据权利要求14的设备，其中，该链路层装置被实现为集成电路。
16.根据权利要求14的设备，其中，该链路层装置包括网络处理器。
17.一种通信系统，包括：
链路层装置；和
物理层装置；
该链路层装置和物理层装置经由接口总线耦合在一起；
该链路层装置和物理层装置的至少其中之一被配置成从其他装置接收至少第一和第二连续的开始指示符，所述第一和第二连续的开始指示符具有与其相关联的各自的第一和第二数据段，该链路层装置和物理层装置的至少其中之一还被配置成在随后确认该占先是适当的条件下，允许第二数据段占先于第一数据段而不用信号通知违反接口协议，其中，如果随后接收到的连续的结束指示符的数量与所述至少第一和第二连续的开始指示符相平衡，则确认该占先是适当的，否则用信号通知违反接口协议。
18.根据权利要求17的系统，其中，接收任意数目n的连续开始指示符用于n个各自的分组，并且通过随后接收到n个连续结束指示符确认分组n对n-1个分组中每个的占先。
19.根据权利要求17的系统，其中，所述至少第一和第二连续开始指示符包括用于相同MPHY的xSOP信号的多个连续断言而没有插入xEOP信号的断言。
20.根据权利要求19的系统，其中，当且仅当跟随相等数目的xEOP信号的连续断言时，未插入xEOP信号的断言的用于所述相同MPHY的xSOP信号的多个连续断言被认为是指示适当的占先。
CN2007800227827A 2006-09-28 2007-04-24 一种处理数据段的方法和装置以及一种通信系统 Expired - Fee Related CN101473611B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/536,191 2006-09-28
US11/536,191 US7580426B2 (en) 2006-09-28 2006-09-28 Interface with multilevel packet preemption based on balancing of start and end indicators
PCT/US2007/067281 WO2008039567A1 (en) 2006-09-28 2007-04-24 Interface with multilevel packet preemption based on balancing of start and end indicators

Publications (2)

Publication Number Publication Date
CN101473611A true CN101473611A (zh) 2009-07-01
CN101473611B CN101473611B (zh) 2012-02-22

Family

ID=38572807

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007800227827A Expired - Fee Related CN101473611B (zh) 2006-09-28 2007-04-24 一种处理数据段的方法和装置以及一种通信系统

Country Status (6)

Country Link
US (1) US7580426B2 (zh)
EP (1) EP2067320B1 (zh)
JP (1) JP4970543B2 (zh)
KR (1) KR101301784B1 (zh)
CN (1) CN101473611B (zh)
WO (1) WO2008039567A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7743196B2 (en) * 2007-08-15 2010-06-22 Agere Systems Inc. Interface with multiple packet preemption based on start indicators of different types
CN101873247B (zh) * 2009-04-27 2014-04-09 中兴通讯股份有限公司 一种控制数据传输的管理方法及系统
DE112016007532T5 (de) 2016-12-21 2019-09-26 Vacon Oy Priorisierte serielle kommunikation
EP3860288A1 (en) 2020-01-31 2021-08-04 ABB Power Grids Switzerland AG Transmission and reception of symbols in a wireless communication system

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2538238B2 (ja) * 1987-04-01 1996-09-25 日本電信電話株式会社 優先度付きバ−スト多重化方法
JPH0629962A (ja) * 1992-07-06 1994-02-04 Mazda Motor Corp 多重伝送方法および装置
US5343473A (en) * 1992-08-07 1994-08-30 International Business Machines Corporation Method of determining whether to use preempt/resume or alternate protocol for data transmission
EP0684719A1 (en) 1994-05-25 1995-11-29 International Business Machines Corporation Method and apparatus for transmission of high priority traffic on low speed communication links
US6282193B1 (en) * 1998-08-21 2001-08-28 Sonus Networks Apparatus and method for a remote access server
US6665537B1 (en) * 1999-01-21 2003-12-16 Qualcomm, Incorporated Automatic invocation of mobile IP registration in a wireless communication network
JP2000324200A (ja) * 1999-05-14 2000-11-24 Mitsubishi Electric Corp インタフェース回路
CA2313087A1 (en) * 2000-06-29 2001-12-29 Pmc-Sierra, Inc. A bus interface for cell and/or packet data transfer
EP1193938A1 (en) 2000-09-29 2002-04-03 Telefonaktiebolaget L M Ericsson (Publ) Method and system for transmitting data
US6856628B1 (en) * 2000-10-26 2005-02-15 Motorola, Inc. Method and apparatus for tunneling packets in a packet data system
US20020154633A1 (en) * 2000-11-22 2002-10-24 Yeshik Shin Communications architecture for storage-based devices
JP2003069603A (ja) * 2001-08-27 2003-03-07 Fujikura Ltd パケット通信制御装置
JP2003348127A (ja) * 2002-05-28 2003-12-05 Nec Commun Syst Ltd Ｓｐｉ−３インタフェースシステム及びその転送効率向上方法
US20040091027A1 (en) * 2002-11-07 2004-05-13 Booth Bradley J. System, method and device for autonegotiation
US7573876B2 (en) * 2002-12-05 2009-08-11 Intel Corporation Interconnecting network processors with heterogeneous fabrics
US7542425B2 (en) * 2003-05-21 2009-06-02 Agere Systems Inc. Traffic management using in-band flow control and multiple-rate traffic shaping
US7159061B2 (en) * 2003-12-23 2007-01-02 Agere Systems Inc. Link layer device with configurable address pin allocation
US7411972B2 (en) * 2004-01-30 2008-08-12 Agere Systems Inc. Link layer device with non-linear polling of multiple physical layer device ports
NZ568763A (en) 2005-12-08 2010-04-30 Pfizer Method for demethylating the 3'-dimethylamino group of erythromycin compounds

Also Published As

Publication number Publication date
KR101301784B1 (ko) 2013-08-29
US20080080557A1 (en) 2008-04-03
EP2067320A1 (en) 2009-06-10
US7580426B2 (en) 2009-08-25
JP4970543B2 (ja) 2012-07-11
WO2008039567A1 (en) 2008-04-03
JP2010505361A (ja) 2010-02-18
KR20090057401A (ko) 2009-06-05
EP2067320B1 (en) 2011-07-27
CN101473611B (zh) 2012-02-22

Similar Documents

Publication Publication Date Title
US6385208B1 (en) Serial media independent interface
CN100416534C (zh) 基于PCI Express的包结合方法、设备和系统
US5072449A (en) Packet framing using cyclic redundancy checking
US6788682B1 (en) Mapping of packets between links of trunk groups using Mux/Demux devices
US5953345A (en) Reduced pin-count 10Base-T MAC to transceiver interface
CN101473611B (zh) 一种处理数据段的方法和装置以及一种通信系统
US6934301B2 (en) Method and apparatus for converting data packets between a higher bandwidth network and a lower bandwidth network
KR20060085672A (ko) 낮은 대기시간의 인터럽트 및 제어 신호, 핫플러그 에러검출 및 복구, 그리고 대역폭 할당을 하는 통신 버스
EP1345127B1 (en) A method and apparatus for parsing data streams
US7272675B1 (en) First-in-first-out (FIFO) memory for buffering packet fragments through use of read and write pointers incremented by a unit access and a fraction of the unit access
WO1998014015A2 (en) A method and apparatus for having multiple virtual paths in one serial i/o controller channel
CN100583727C (zh) 一种多网络接口反向复用方法
US7743196B2 (en) Interface with multiple packet preemption based on start indicators of different types
WO2018196833A1 (zh) 报文发送方法和报文接收方法及装置
US8149862B1 (en) Multi-protocol communication circuit
CN100401731C (zh) 高速数据链路控制协议接收处理模块及其数据处理方法
CN101374145B (zh) 一种速率适配的方法和装置
CN100414903C (zh) 优化网络控制器设计的方法及系统
CN100375421C (zh) 异步数据传输的传输/接收单元
US7701977B2 (en) Method and apparatus to align and standardize packet based parallel interfaces
CN102185786A (zh) Hdlc协议控制器ip软核
JP3605005B2 (ja) ポイント・ツー・ポイント・プロトコル・ヘッダ情報を選択的に分離するためのシステムおよび方法
EP0208705A1 (en) Communication system and method
CN110769125A (zh) 一种适用于处理芯片的通信协议选择方法及装置
CN116614141A (zh) 芯片内部信号的串/并转换电路、方法及芯片

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: INFINEON TECHNOLOGIES CORP.

Free format text: FORMER OWNER: EGREE SYSTEM CO. LTD.

Effective date: 20141022

C41 Transfer of patent application or patent right or utility model
C56 Change in the name or address of the patentee
CP02 Change in the address of a patent holder

Address after: American Pennsylvania

Patentee after: AGERE SYSTEMS Inc.

Address before: American Pennsylvania

Patentee before: AGERE SYSTEMS Inc.

TR01 Transfer of patent right

Effective date of registration: 20141022

Address after: California, USA

Patentee after: LSI Corp.

Address before: American Pennsylvania

Patentee before: AGERE SYSTEMS Inc.

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20161214

Address after: California, USA

Patentee after: INTEL Corp.

Address before: California, USA

Patentee before: LSI Corp.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120222

Termination date: 20190424

CF01 Termination of patent right due to non-payment of annual fee