CN101471249A - 半导体装置的制造方法 - Google Patents

半导体装置的制造方法 Download PDF

Info

Publication number
CN101471249A
CN101471249A CNA2008101902040A CN200810190204A CN101471249A CN 101471249 A CN101471249 A CN 101471249A CN A2008101902040 A CNA2008101902040 A CN A2008101902040A CN 200810190204 A CN200810190204 A CN 200810190204A CN 101471249 A CN101471249 A CN 101471249A
Authority
CN
China
Prior art keywords
film
semiconductor
layer
blank part
semiconductor film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2008101902040A
Other languages
English (en)
Inventor
松泽勇介
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN101471249A publication Critical patent/CN101471249A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1054—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a variation of the composition, e.g. channel with strained layer for increasing the mobility
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66651—Lateral single gate silicon transistors with a single crystalline channel formed on the silicon substrate after insulating device isolation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7846—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the lateral device isolation region, e.g. STI

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Element Separation (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供一种可以实现使电子的迁移率提高的SBSI器件的半导体装置的制造方法。其包括：在Si基板(1)上形成SiGe层的工序、在SiGe层上形成Si层(5)的工序、对Si层(5)以及SiGe层进行蚀刻而形成贯通Si层(5)以及SiGe层的支承体孔(h)的工序、在支承体孔(h)上形成支承体(11)的工序、对Si层(5)进行蚀刻而形成使SiGe层露出的沟槽(纸面的前侧和后侧)的工序、通过借助所述沟槽对SiGe层进行蚀刻而在Si层(5)和Si基板(1)之间形成空洞部(21)的工序、在空洞部(21)形成a－Si膜(25)的工序、和对a－Si膜(25)进行热氧化形成SiO2膜(27)的工序。

Description

半导体装置的制造方法
技术领域
本发明涉及半导体装置的制造方法，尤其涉及在半导体基板上部分形成所谓SOI(Silicon On Insulator)结构的技术。
背景技术
关于在SOI基板上形成的场效应型晶体管，从元件分离的容易性、无锁定、源/漏结式电容小等方面出发，其有用性备受注意。特别是完全耗尽型SOI晶体管，低电耗且能高速动作，低电压驱动也是容易的，所以用于使SOI晶体管以完全耗尽模式动作的研究正在盛行。作为SOI基板，例如可以使用SIMOX(Separation by Implanted Oxygen)基板或贴合基板等，它们的制造方法均比较特殊，无法用通常的CMOS工艺来制作。
为此，已知有从普通的体硅晶片以通常的CMOS工艺制作SOI结构的方法即SBSI(Separation by Bonding Silicon Island)法(例如参照非专利文献1)。以下，关于SBSI法，边参考附图边进行说明。
图11～图13是表示现有例的半导体装置的制造方法的图。在图11～图13中，(a)是俯视图，(b)是用X11—X’11～X13—X’13线将(a)分别切断时的剖视图。
如图11(a)以及(b)所示，首先，在硅(Si)基板101上使硅化锗(SiGe)层111和Si层113顺次成膜，在其上形成支承体用的沟槽h’1。Si层113和SiGe层111是以外延生长法形成的，支承体用的沟槽h’1是以干式蚀刻法形成的。接着，在Si基板101的整个面上使支承体膜成膜，然后对支承体进行干式蚀刻，形成如图12(a)以及(b)所示的支承体122，进而从支承体122下露出的Si层113/SiGe层111也被实施干式蚀刻。在该状态下，从图12(a)的箭头方向用氟代硝酸溶液对SiGe层111进行蚀刻，此时，以Si层113在支承体122中悬着的形式，在Si层113下面形成空洞部125。
接着，如图13(a)以及(b)所示，对Si基板101进行热氧化而在空洞部125内形成硅氧化物(SiO2)膜131(BOX氧化工序)。如此，在块状的Si基板(即体硅晶片)101上形成由SiO2膜131和Si层113构成的SOI结构。SiO2膜131也称为BOX层，Si层113也称为SOI层。在形成了SOI结构之后，通过CVD(Chemical Vapor Deposition)在Si基板101的整个面上进行SiO2膜(未图示)的成膜。此外，用CMP将SiO2膜和支承体122平坦化，进而用HF系溶液进行湿式蚀刻(即HF蚀刻)，由此使Si层113的表面露出。
非专利文献1：T.Sakai et al.“Separation by BondingSi Islands(SBSI)for LSI Application”，Second International SiGe Technology and DeviceMeeting，Meeting Abstract，pp.230-231，May(2004)
非专利文献2：手塚勉等7名，“具有高迁移率沟道的应变绝缘体上硅(Si-on-insulator)/应变绝缘体上SiGe(SiGe-on insulator)双沟道CMOS的生成和电特性”、IEEJ Trans.EIS，VOl.126，Nov，2006p.1332-1339
非专利文献3：A.V—Y.Thean et al.“Uniaxial-Biaxial StressHybridization For Super-Critical Strained-Si Directly On Insulator(SC—SSOI)PMOS With Different Channel Orientation”，IEDM05—515
如上所述，就SBSI法而言，从能以低成本提供在SOI层上形成的器件(以下称为SOI器件)的方面、以及能够容易地将直接形成在块状Si基板上的器件(以下称为块硅器件)和SOI器件混载于同一基板上的方面来看，是非常有效的技术。不过，在对用SBSI法形成的SOI器件和从SOI晶片形成的一般SOI器件进行比较的情况下，在性能方面没有差别。为此，利用SBSI工艺独特的结构提高用SBSI形成的SOI器件的性能，这从进一步提高SBSI法的优点观点来看是人们期待的。
另一方面，在当前一般的半导体器件中，通过提高微细化，实现高速化或小型化等性能的提高。但是，如此的基于微细化的性能提高也开始看到界限，所以各种企业或研究机构试图通过微细化以外的方式提高器件性能。关于其高性能化手段之一，有向成为沟道的区域(以下称为沟道区域)施加应力而使载流子的迁移率提高的技术，即所谓的应变Si沟道技术(例如，参照非专利文献2)。应变Si沟道技术大致被分成以SGOI(SiGe oninsulator)或SSOI(Strained Silicon On Insulator)等为代表的整体应变技术、和使用了氮化物膜等的局部应变技术，但作为众所周知的事实，如图14所示，如果向俯视下与沟道大致平行的方向(以下称为沟道平行方向)施加拉伸应力，向俯视下与沟道大致垂直的方向(以下称为沟道垂直方向)施加拉伸应力，则电子的迁移率提高(例如参照非专利文献3)。
在这里，如图11～图13所示，SBSI法具有支承体的形成工序、空洞部的形成工序、空洞部的掩埋工序等独特的工艺。另外，在通过这样的工艺形成的SOI器件(以下称为SBSI器件)中，SOI层在俯视下局部(即为岛状)形成。为此，关于SBSI法，无法应用SGOI或SSOI等以往的应变技术，无法实现使沟道区域具有应变而使电子的迁移率提高的SBSI器件(即通过SBSI法形成的SOI器件)。
发明内容
因此，本发明正是鉴于这样的情况而完成的发明，其目的在于，提供可以实现使电子的迁移率提高的SBSI器件的半导体装置的制造方法。
图9是本发明人进行的实验结果，是表示晶片的翘曲和迁移率的关系的图。图9的横轴是栅电压Vg，纵轴是迁移率(mobility)。在这里，如图10所示，将搭载有利用普通工艺制作的晶体管的晶片载置于板上，使该板翘曲成凸状，测定晶体管的电特性。板是由常温下可以变形的材质形成，将板载置于圆筒状的金属板上，使用夹具向其两侧施加机械力，由此可以使板翘曲成凸状。如图9所示，如果对未翘曲的板(即未翘曲)和已翘曲的板(即凸状的翘曲)进行比较，可以确认具有凸状的翘曲的板的迁移率升高。这是因为，通过凸状的翘曲向沟道区域施加拉伸应力。本发明正是基于这样的观点(如果以任意力使晶片在剖视下翘曲成凸状并向沟道区域施加拉伸应力，迁移率提高的观点)完成的发明。
[发明1]发明1的半导体装置的制造方法，其特征在于，包括：在半导体基板上形成第一半导体层的工序、在所述第一半导体层上形成第二半导体层的工序、对所述第二半导体层以及所述第一半导体层进行蚀刻而形成贯通所述第二半导体层以及所述第一半导体层的第一沟槽的工序、在所述第一沟槽内形成支承体的工序、对所述第二半导体层进行蚀刻而形成使所述第一半导体层露出的第二沟槽的工序、通过借助所述第二沟槽对所述第一半导体层进行蚀刻而在所述第二半导体层和所述半导体基板之间形成空洞部的工序、在所述空洞部形成半导体膜的工序、和对所述半导体膜进行热氧化的工序。
在这里，本发明的“半导体基板”例如是块状的硅(Si)基板，“第一半导体层”例如是单晶的硅化锗(SiGe)层，“第二半导体层”例如是单晶的Si层。SiGe层以及Si层例如可以通过外延生长法形成。另外，本发明的“支承体”例如是由硅氧化物(SiO2)膜或硅氮化物(Si4N4)膜等绝缘膜形成的。进而，本发明的“半导体膜”例如是非晶态硅(a—Si)或多晶硅(Poly—Si)膜。
根据发明1的半导体装置的制造方法，在对半导体膜进行热氧化形成氧化膜时，能够通过与自半导体膜向氧化膜的组成变化相伴随的体积膨胀，使第二半导体层翘曲成剖视下为凸状。因此，可以向第二半导体层施加向外侧拉伸的力(即拉伸应力)。另外，通过施加这样的拉伸应力，可以使第二半导体层具有应变，而提高电子的迁移率。
[发明2]发明2的半导体装置的制造方法，其特征在于，在发明1的半导体装置的制造方法中，所述形成半导体膜的工序是按照掩埋所述空洞部的所述第一沟槽侧的端部且在所述空洞部的中心部残留间隙的方式在所述空洞部形成所述半导体膜的工序。根据这样的方法，在空洞部的第一沟槽侧的端部，不进行半导体膜的氧化，另一方面，在空洞部的中心部，进行半导体膜的氧化。其结果，与空洞部的第一沟槽侧的端部相比，体积膨胀在中心部更加显著，所以容易使第二半导体层翘曲成在剖视下为凸状。
[发明3]发明3的半导体装置的制造方法，其特征在于，在发明1或者发明2的半导体装置的制造方法中，在所述形成空洞部的工序和所述形成半导体膜的工序之间，还有分别对面向所述空洞部的内部的所述半导体基板的表面和所述第二半导体层的背面进行热氧化而形成基底氧化膜的工序，在所述形成半导体膜的工序中，在形成了所述基底氧化膜的所述空洞部形成该半导体膜。根据这样的方法，当对半导体膜进行热氧化而形成氧化膜时，可以防止在半导体膜之后紧接着就连续氧化第二半导体层。
[发明4]发明4的半导体装置的制造方法，其特征在于，在发明3的半导体装置的制造方法中，当设所述空洞部的空洞宽度为W1，设在形成了所述基底氧化膜之后残留于所述空洞部的间隙的最大空隙宽度为W2时，将分别形成于所述空洞部上下的所述基底氧化膜的膜厚目标值Tox设定成与所述W1相同的大小，并且将分别形成于所述空洞部上下的所述半导体膜的膜厚目标值Tdepo设定成在(W2—50)/2>Tdepo>W2/4的范围内。在这里，“空洞部的空洞宽度”是指空洞部的在剖视下的高度。另外，“间隙的最大空隙宽度”是间隙的在剖视下的最大高度。根据这样的方法，能够以良好的再现性使第二半导体层翘曲成凸状。
[发明5]发明5的半导体装置的制造方法，其特征在于，在发明1～发明4中任意一项所述的半导体装置的制造方法中，所述半导体膜是非晶态结构的半导体膜。根据这样的方法，与多晶结构的半导体膜相比，可以提高半导体膜向空洞部的掩埋性，即便在空洞部的深处，也能容易地形成半导体膜。
[发明6]发明6的半导体装置的制造方法，其特征在于，在发明1～发明4中任意一项所述的半导体装置的制造方法中，所述半导体膜是多晶结构的半导体膜。根据这样的方法，与非晶态结构的半导体膜相比，可以提高空洞部内从上下方向堆积的半导体膜彼此的密接性，例如容易地在空洞部的第一沟槽侧的端部形成间隙少的半导体膜。
[发明7]发明7的半导体装置的制造方法，其特征在于，在发明5的半导体装置的制造方法，在所述形成半导体膜的工序和所述对半导体膜进行热氧化的工序之间，还有对所述非晶态结构的半导体膜实施热处理而将该半导体膜多晶化的工序。根据这样的方法，可以同时提高半导体膜向空洞部的掩埋性和在空洞部内的半导体膜的密接性。
[发明8]发明8的半导体装置的制造方法，其特征在于，在发明1～发明7中任意一项所述的半导体装置的制造方法中，所述半导体膜是硅。
附图说明
图1是表示实施方式的半导体装置的制造方法的图(其一)。
图2是表示实施方式的半导体装置的制造方法的图(其二)。
图3是用于说明膜厚的设定方法的图(其一)。
图4是用于说明膜厚的设定方法的图(其二)。
图5是用于说明膜厚的设定方法的图(其三)。
图6是用于说明膜厚的设定方法的图(其四)。
图7是示意性表示CMP处理之后的SOI结构的俯视图和SEM观察图。
图8是表示其他实施方式的半导体装置的制造方法的图。
图9是表示晶片的翘曲和迁移率的关系的图。
图10是表示实验的样子的图。
图11是表示现有例的半导体装置的制造方法的图(其一)。
图12是表示现有例的半导体装置的制造方法的图(其二)。
图13是表示现有例的半导体装置的制造方法的图(其三)。
图14是表示用于提高迁移率的应力的方向的图。
图中：1—Si基板，3—SiGe层，5—Si层，11—支承体(SiO2膜)，21—空洞部，23、27—SiO2膜，h—支承体孔。
具体实施方式
以下，参照附图说明本发明的实施方式。
(1)关于制造工序
图1(a)～图2(c)是表示本发明的实施方式的半导体装置的制造方法的剖视图。
首先，在图1(a)中，在块状的硅(Si)基板1上形成硅化锗(SiGe)层3，在其上形成单晶的硅(Si)层5。这些SiGe层3、Si层5例如通过外延生长法连续形成。接着，通过光刻技术以及蚀刻技术，分别对Si层5、SiGe层3进行局部蚀刻。由此，在与元件分离区域(即未形成SOI结构的区域)在俯视下重叠的区域，形成以Si基板1为底面的支承体孔h。在该蚀刻工序中，可以用Si基板1的表面制止蚀刻，也可以对Si基板1进行过蚀刻而形成凹部。
接着，以掩埋支承体孔h的方式在Si基板1上形成硅氧化(SiO2)膜。该SiO2膜例如通过CVD形成。而且，利用光刻技术及蚀刻技术顺次分别对该SiO2膜、Si层5以及SiGe层3进行局部蚀刻。由此，如图1(b)所示，形成由SiO2膜构成的支承体11，同时在与元件分离区域在俯视下重叠的区域(未图示，但为纸面的前侧和后侧的区域)形成以Si基板1为底面的沟槽。在形成该沟槽的工序中，可以用Si基板1的表面制止蚀刻，也可以对Si基板1进行过蚀刻而形成凹部。
接着，如图1(c)所示，借助未图示的沟槽，使例如氟代硝酸溶液接触Si层5以及SiGe层3各自的侧面，选择性地蚀刻SiGe层3而将其除去。由此，在Si层5和Si基板1之间形成空洞部21。在使用了氟代硝酸溶液的湿式蚀刻中，与Si相比，SiGe的蚀刻速度更大(即，相对于Si的蚀刻的选择比大)，所以可以在残留Si层5的同时仅对SiGe层3进行蚀刻而将其除去。在形成了空洞部21之后，Si层5由支承体(SiO2膜)11支承。其中，在对上述的SiGe层3进行蚀刻的工序中，可以使用氟代硝酸过水、氨过水、或氟代乙酸过水等。过水是指过氧化氢水。此时，与Si相比，SiGe的蚀刻速度更大，所以可以选择性地除去SiGe层3。
接着，对整个Si基板1实施热氧化处理。由此，如图2(a)所示，在整个空洞部21残留间隙，同时在面向空洞部21的内部的Si基板1的表面和Si层5的背面分别形成SiO2膜23。其中，在该热氧化工序中，由于支承体(SiO2膜)11和Si层5的热膨胀系数的差异，Si层5在剖视下翘曲成凸状若干。
接着，通过例如CVD法在Si基板1上堆积非晶态硅(a—Si)膜。由此，如图2(b)所示，至少在空洞部21的中心部残留间隙，同时在空洞部21内形成a—Si膜25。其中，在该a—Si膜25的形成工序中，如图2(b)所示，优选对a—Si膜25的形成条件(例如厚度)进行调节，以便空洞部的支承体孔h侧的端部被a—Si膜25完全掩埋。
接着，对整个Si基板1实施热氧化处理。由此，如图2(c)所示，对空洞部内的a—Si膜进行热氧化，形成SiO2膜27。在该热氧化工序中，由于支承体(SiO2膜)11和Si层5的热膨胀系数的差异，以及与自a—Si膜25向SiO2膜27的组成变化相伴随的体积膨胀，Si层5的中心部(即沟道区域)进一步翘曲成凸状。
其中，如图2(b)所示，在空洞部的支承体孔h侧的端部被a—Si膜25完全掩埋的情况下，难以向该部分供给氧等，不怎么进行a—Si膜25的氧化。其结果，与空洞部的支承体孔h侧的端部相比，在中心部的体积膨胀更显著，所以容易使Si层5翘曲成剖视下为凸状。另外，在该热氧化工序中，面向空洞部的Si层5的背面和Si基板1的表面分别被SiO2膜覆盖，所以即便在过度氧化a—Si膜的情况下，可以防止氧化进行至Si层5背面和Si基板1表面。其结果，可以防止Si层5的计划外的薄膜化。
接着，例如通过CVD法，例如使SiO2膜(未图示)堆积在Si基板1上，完全掩埋(纸面前侧和后侧的)沟槽。此时，当在空洞部残留有间隙时，可以利用该SiO2膜的形成工序完全掩埋空洞部。
这以后的工序与以往的SBSI法相同。即，边利用例如CMP(ChemicalMechanical Polish)将SiO2膜平坦化边将其除去，使Si层5的表面露出。由此，在块状的Si基板1上完成由SiO2膜(即BOX层)27和Si层(即SOI层)5构成的SOI结构。其中，在上述的平坦化工序中，优选以在Si层5上残留了少量SiO2膜27的状态停止CMP，例如通过使用了DHF(Diluted HF：稀氢氟酸)等的湿式蚀刻除去残留的SiO2膜。由此，可以防止Si层5因CMP受到损坏。
随后，在Si层5上形成例如MOS晶体管。具体而言，在Si层5的表面形成栅极绝缘膜(未图示)。栅极绝缘膜例如是由热氧化形成的SiO2膜或硅氧化氮化物膜(SiON)、或者High—k材料膜。接着，在形成有该栅极绝缘膜的SOI基板的整个面上形成多晶硅(poly—Si)膜。该多晶硅膜的形成例如是利用CVD法进行的。在这里，向多晶硅膜中进行杂质的离子注入，或者用in—Situ等导入，使多晶硅膜具有导电性。接着，通过光刻技术以及蚀刻技术，对多晶硅膜进行局部蚀刻，形成栅电极(未图示)。此外，以栅电极为掩模，向Si层5进行杂质的离子注入，实施热处理，形成源极或漏极(未图示)。如此，完成MOS晶体管。
(2)关于膜厚的设定方法
接着，对SiO2膜27的膜厚和a—Si膜25的膜厚各自的设定方法的一例进行说明。
图3(a)～图6(b)是用于说明上述膜厚的设定方法的剖视图。如图3(a)以及(b)所示，在Si的氧化工序中，如果将通过对Si进行氧化而形成的SiO2的膜厚设为Tox，以原来的Si表面为中心，上下分别形成具有Tox/2的厚度的SiO2。也就是说，是Si的消耗量：所形成的SiO2的膜厚＝1：2的关系。因此，如图4(a)以及(b)所示，在用自上下生长的SiO2掩埋空洞部时，如果使上下的SiO2的膜厚目标值分别设为空洞宽度W1(即SiGe层的膜厚)，则上下的SiO2彼此完全密接，间隙消失。不过，这样的SiO2彼此的翘曲密接可以由上下的Si没有翘曲的理想状态得到实现。
另一方面，如图5(a)以及(b)所示，在Si层5发生翘曲时的实际的SBSI的情况下，如果使从上下生长的SiO2膜23的膜厚目标值分别为W1，在支承体孔侧的最端部，上下的SiO2膜23彼此密接，但越向中心部，间隙的空隙宽度越是增大。此时，最大空隙宽度W2与翘曲量B等值。
在这里，如图6(a)以及(b)所示，在通过a—Si膜25(或者后述的poly—Si膜35)掩埋了空洞部之后，从间隙的氧化使Si层5进一步翘曲成凸状，所以在a—Si膜25(或者poly—Si膜35)的掩埋之后，需要在空洞部内残留间隙W3。W3的适当范围例如如式(1)所示。
Figure A200810190204D00121
此时的a—Si膜25(或者poly—Si膜35)的掩埋量、即空洞部内的堆积总膜厚Tfill的范围例如如式(2)所示。
W2—50>Tfill>W2—W2/2＝W2/2……(2)
在通过CVD的a—Si膜25(或者poly—Si膜35)的堆积工序中，空洞部自上下生长的a—Si膜25(或者poly—Si膜35)掩埋。因此，a—Si膜25(或者poly—Si膜35)的沉积量(即膜厚)Tdepo的范围例如如式(3)所示。
(W2—50)/2>Tdepo>W2/4    ……(3)
如此，为了使Si层5为向上的凸状，优选使SiO2膜23的膜厚目标值Tox与空洞宽度W1(＝SiGe膜厚)相等，另外，优选将a—Si膜25(或者poly—Si膜35)的沉积量Tdepo设定成满足式(3)。其中，如图5(b)所示，W2是BOX氧化后残留在空洞部的间隙的最大空隙宽度，与BOX氧化后的主动翘曲量(active curvature)B等值。
在上述的实施方式中，作为一例，可以将SiO2膜23的膜厚目标值Tox设定例如
Figure A200810190204D00131
另外，此时的主动翘曲量B(＝W2)例如成为
Figure A200810190204D00132
进而，可以将a—Si膜25(或者poly—Si膜35)的沉积量Tdepo例如设定成
Figure A200810190204D00133
在
Figure A200810190204D00134
时，设成
Figure A200810190204D00135
这一点由式(3’)明确地知道，倾向于使Tdepo较厚，这是因为：将Tdepo设定得较厚，能使在空洞部内最终残留的间隙减小。关于在空洞部内最终残留的间隙，从防止蚀刻液的渗入等的观点来看，是越小越好。
如上述说明所示，根据本发明的实施方式，在对a—Si膜25进行热氧化形成SiO2膜27时，通过与自a—Si膜25向SiO2膜27的组成变化相伴随的体积膨胀，可以使Si层5翘曲成在剖视下为凸状。因此，可以向Si层5施加向外侧拉伸的力(即拉伸应力)。另外，通过这样的拉伸应力的施加，可以使Si层5具有应变，使电子的迁移率提高。
图7(a)是表示CMP处理后的SOI结构的模式平面图。另外，图7(b)是沿着X7—X’7线切断上述SOI结构并用SEM拍摄的图。如图7(b)所示，通过上述的制造方法，BOX层在中心部有膨胀，沿着该BOX层的膨胀，SOI层翘曲成在剖视下为凸状得到确认。通过该凸状的翘曲，向Si层5整体施加拉伸应力，成为具有应变的状态。
在该实施方式中，Si基板1与本发明的“半导体基板”相对应，SiGe层3与本发明的“第一半导体层”相对应。另外，Si层5与本发明的“第二半导体层”相对应，支承体孔h与本发明的第一沟槽相对应。进而，在纸面前侧和后侧形成的沟槽与本发明的“第二沟槽”相对应，a—Si膜25与本发明的“半导体膜”相对应。此外，SiO2膜23与本发明的“基底氧化膜”相对应，SiO2膜27与本发明的“氧化膜”相对应。
其中，在上述的实施方式中，作为本发明的“半导体膜”的一例，对使用a—Si膜25的情况进行了说明，但本方面并不限于此。例如，作为上述的“半导体膜”，如图8所示，可以使用多晶硅(poly—Si)膜35。即便是这样的构成，也与上述实施方式一样，可以向沟道区域的Si层5施加拉伸应力，使其具有应变，可以使电子的迁移率提高。
在这里，如果说明本发明的a—Si膜25和poly—Si膜35的各自的优优势，在“半导体膜”使用a—Si膜25的情况下，与poly—Si膜35相比，可以提高Si膜向空洞部21的掩埋性，即便是空洞部21的深处也可以容易地形成Si膜。另外，在“半导体膜”使用poly—Si膜35的情况下，与a—Si膜25相比，可以提高在空洞部21内自上下方向堆积的Si膜彼此的密接性，例如，可以在空洞部21的支承体孔h侧的端部容易地形成间隙少的Si膜。
进而，在本发明中，作为“半导体膜”，可以在最初堆积a—Si膜25，在进行用于形成SiO2膜27的热氧化之前，对a—Si膜25实施热处理，将该Si膜多晶化。即，可以在形成SiO2膜27之前，通过热处理使a—Si膜25变成poly—Si膜35。根据这样的方法，可以同时提高Si膜向空洞部21的掩埋性和在空洞部21内的Si膜的密接性，所以在后来的热氧化工序中，可以形成间隙少的SiO2膜27。

Claims (8)

1.一种半导体装置的制造方法，包括：
在半导体基板上形成第一半导体层的工序；
在所述第一半导体层上形成第二半导体层的工序；
对所述第二半导体层以及所述第一半导体层进行蚀刻，从而形成贯通所述第二半导体层以及所述第一半导体层的第一沟槽的工序；
在所述第一沟槽内形成支承体的工序；
对所述第二半导体层进行蚀刻，从而形成使所述第一半导体层露出的第二沟槽的工序；
通过借助所述第二沟槽对所述第一半导体层进行蚀刻，从而在所述第二半导体层和所述半导体基板之间形成空洞部的工序；
在所述空洞部内形成半导体膜的工序；和
对所述半导体膜进行热氧化的工序。
2.如权利要求1所述的半导体装置的制造方法，其特征在于，
形成所述半导体膜的工序是按照掩埋所述空洞部的所述第一沟槽侧的端部且在所述空洞部的中心部残留间隙的方式在所述空洞部内形成所述半导体膜的工序。
3.如权利要求1或者2所述的半导体装置的制造方法，其特征在于，
在形成所述空洞部的工序和形成所述半导体膜的工序之间还包含：分别对面向所述空洞部的内部的所述半导体基板的表面和所述第二半导体层的背面进行热氧化而形成基底氧化膜的工序，
在形成所述半导体膜的工序中，在形成有所述基底氧化膜的所述空洞部内形成该半导体膜。
4.如权利要求3所述的半导体装置的制造方法，其特征在于，
当设所述空洞部的空洞宽度为W1，设在形成了所述基底氧化膜之后残留于所述空洞部的间隙的最大空隙宽度为W2时，
将分别形成于所述空洞部的上下的所述基底氧化膜的膜厚目标值Tox设定成与所述W1相同的大小，
并且将分别形成于所述空洞部的上下的所述半导体膜的膜厚目标值Tdepo设定成在(W2—50
Figure A200810190204C00031
)/2>Tdepo>W2/4的范围内。
5.如权利要求1～4中任意一项所述的半导体装置的制造方法，其特征在于，
所述半导体膜是非晶态结构的半导体膜。
6.如权利要求1～4中任意一项所述的半导体装置的制造方法，其特征在于，
所述半导体膜是多晶结构的半导体膜。
7.如权利要求5所述的半导体装置的制造方法，其特征在于，
在形成所述半导体膜的工序和对所述半导体膜进行热氧化的工序之间还包含：对所述非晶态结构的半导体膜实施热处理，以将该半导体膜多晶化的工序。
8.如权利要求1～7中任意一项所述的半导体装置的制造方法，其特征在于，
所述半导体膜是硅。
CNA2008101902040A 2007-12-28 2008-12-26 半导体装置的制造方法 Pending CN101471249A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007340014 2007-12-28
JP2007340014A JP2009164216A (ja) 2007-12-28 2007-12-28 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
CN101471249A true CN101471249A (zh) 2009-07-01

Family

ID=40798992

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2008101902040A Pending CN101471249A (zh) 2007-12-28 2008-12-26 半导体装置的制造方法

Country Status (4)

Country Link
US (1) US20090170293A1 (zh)
JP (1) JP2009164216A (zh)
KR (1) KR20090073032A (zh)
CN (1) CN101471249A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008198826A (ja) * 2007-02-14 2008-08-28 Seiko Epson Corp 半導体装置の製造方法
US9831192B2 (en) * 2015-05-15 2017-11-28 Skyworks Solutions, Inc. Cavity formation in semiconductor devices

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005354024A (ja) * 2004-05-11 2005-12-22 Seiko Epson Corp 半導体基板の製造方法および半導体装置の製造方法
JP2006093268A (ja) * 2004-09-22 2006-04-06 Seiko Epson Corp 半導体基板、半導体装置、半導体基板の製造方法および半導体装置の製造方法

Also Published As

Publication number Publication date
KR20090073032A (ko) 2009-07-02
US20090170293A1 (en) 2009-07-02
JP2009164216A (ja) 2009-07-23

Similar Documents

Publication Publication Date Title
US7034362B2 (en) Double silicon-on-insulator (SOI) metal oxide semiconductor field effect transistor (MOSFET) structures
EP1856731B1 (en) Integrated circuit and method for its manufacture
US7364958B2 (en) CMOS on hybrid substrate with different crystal orientations using silicon-to-silicon direct wafer bonding
CN100362618C (zh) 一种半导体器件和制作方法
US7842562B2 (en) Strained-channel fin field effect transistor (FET) with a uniform channel thickness and separate gates
US7700416B1 (en) Tensile strained semiconductor on insulator using elastic edge relaxation and a sacrificial stressor layer
JP2007258485A (ja) 半導体装置及びその製造方法
US20100176495A1 (en) Low cost fabrication of double box back gate silicon-on-insulator wafers
JP2020202391A (ja) 異なる歪み状態を有するフィン構造を含む半導体構造を作製するための方法及び関連する半導体構造
JP4420030B2 (ja) 半導体装置の製造方法
US9865511B2 (en) Formation of strained fins in a finFET device
US7776674B2 (en) Hybrid strained orientated substrates and devices
JP4328708B2 (ja) Ｃｍｏｓデバイスの製造方法及びｃｍｏｓデバイスを備える構造
US7439165B2 (en) Method of fabricating tensile strained layers and compressive strain layers for a CMOS device
CN101471249A (zh) 半导体装置的制造方法
US20090166813A1 (en) Method for manufacturing semiconductor device and semiconductor device
US9209022B2 (en) Semiconductor structure including laterally disposed layers having different crystal orientations and method of fabricating the same
US20070296000A1 (en) Method for manufacturing a semiconductor device
JP2006210552A (ja) 半導体装置、半導体基板の製造方法および半導体装置の製造方法
US7625784B2 (en) Semiconductor device and method for manufacturing thereof
JP2004296744A (ja) 半導体装置の製造方法
JP2007266390A (ja) 半導体装置の製造方法
JP2006278855A (ja) 半導体基板の製造方法および半導体装置の製造方法
JP2007103489A (ja) 半導体装置および半導体装置の製造方法
JP2006339484A (ja) 半導体装置および半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20090701