CN101470161B - 根据芯片脚位及回送信号特性重新配置存储器系统及方法 - Google Patents
根据芯片脚位及回送信号特性重新配置存储器系统及方法 Download PDFInfo
- Publication number
- CN101470161B CN101470161B CN 200710305728 CN200710305728A CN101470161B CN 101470161 B CN101470161 B CN 101470161B CN 200710305728 CN200710305728 CN 200710305728 CN 200710305728 A CN200710305728 A CN 200710305728A CN 101470161 B CN101470161 B CN 101470161B
- Authority
- CN
- China
- Prior art keywords
- chip
- backhaul signals
- measured
- configurable memory
- storer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
本发明为一种根据芯片脚位及回送信号特性重新配置存储器的系统及方法,包括有一待测芯片、一可配置存储器、及一控制器。其中,控制器判断可配置存储器储存的预设回送信号值均相同,则设定一比较参考值,以取代可配置存储器储存的预设回送信号值,由控制器指定待测芯片输出脚位所对应的储存区,重新配置为撷取数据扩充区,作为扩充撷取数据存储器容量。因此,本发明可以在现有的系统结构下,增加撷取数据存储器容量,不需为了扩充撷取数据存储器容量,再额外加装存储器,具有节省成本及系统空间的优点。
Description
技术领域
本发明是关于一种存储器的系统与存储器转换的方法,尤指一种根据芯片脚位及回送信号特性重新配置存储器系统及方法,用以扩充控制器的撷取数据存储器容量。
背景技术
请参阅图1,是本发明撷取数据存储器重新配置前的系统结构图,其亦为传统的芯片测试设备的系统结构图。其中,可配置存储器1包括有一第一储存区11、一第二储存区12、及一第三储存区13。并分别以第一储存区11、及第三储存区13储存特征值。再以第二储存区12储存预设回送信号值。
首先,数字电路20读取第一储存区11、及第三储存区13的特征值,再由驱动器30将特征值输入至待测芯片44的输入脚41及输出/输入脚43。
随后,待测芯片44的输出脚42相应输出一组数据。此时,数字电路20会读取第二储存区12的预设回送信号值,与比较器3回送值比较是否吻合最后,再将待测芯片44输出的数据运算结果储存撷取数据存储器21,作为测试纪录,以利后续分析使用。在已知的可配置存储器1中,其储存区11、12、13的容量远大于撷取数据存储器21的储存容量。就一般消费性芯片而言,其输出数据所需储存容量并不大。因此,储存于已知的撷取数据存储器21中已是足够。
但对于特殊芯片而言,其输出脚位的输出值所需储存容量很大,而且需于测试完成后再进行芯片输出数据的分析。因此,已知的撷取数据存储器21其容量配置远不敷使用。需再另外增购存储器,以扩充撷取数据存储器容21的容量。不但提高测试成本、更占用测试机台的空间。
发明内容
本发明的目的在于,提供一种根据芯片脚位及回送信号特性重新配置存储器系统及方法,其不需再另外增购存储器,以扩充撷取数据存储器容的容量,具有减少测试成本和不占用测试机台的空间的优点。
本发明是为一种根据芯片脚位及回送信号特性重新配置存储器的系统,主要包括一待测芯片、一可配置存储器、及一控制器。
待测芯片设置有至少一输入脚、至少一输出脚、及至少一输入/输出脚。
可配置存储器配置有一第一储存区、一第二储存区、及一第三储存区。第一储存区、及第三储存区作为储存输入待测芯片的特征值之用;而第二储存区则用以储存预设回送信号值。
此外,控制器也分别与可配置存储器、待测芯片电性连接。控制器包括一撷取数据存储器、一驱动器、一比较器、及一比较参考值。随后,控制器读取第一储存区、及第三储存区的特征值,再将特征值输出至待测芯片的至少一输入脚、及至少一输入/输出脚。
接着,控制器读取第二储存区的预设回送信号值,以作为待测芯片输出位值输出的比较基准。之后,再将待测芯片输出值运算比较,将结果储存至撷取数据存储器中。
其中,控制器判断可配置存储器的预设回送信号值均是相同,并以比较参考值替代可配置存储器的第二储存区储存的预设回送信号值。则可将第二储存区重新配置为一撷取数据扩充区,用以扩充控制器的撷取数据存储器容量。
如此,即可以在现有的测试机台的系统结构,不需另外添加存储器的情况下,即可增加撷取数据存储器容量。因此,可以达到结省成本及系统空间的目的。
上述的控制器可包括一数字电路、一比较器、及一驱动器。其中,比较器可与可程序化逻辑门阵列电性连接,以作为待测芯片输出值的高低电位辨别基准。而驱动器亦与数字电路电性连接,用以将可配置存储器的数据驱动输出至待测芯片。除前述的系统结构外,本发明的另一特色是在下列执行方法,包括下列步骤:
(A)提供一可配置存储器、及一控制器,可配置存储器包括多个储存区,其用以储存至少一特征值,及储存预设回送信号值,控制器其分别与可配置存储器、待测芯片电性连接,控制器包括一撷取数据存储器、一比较参考值;
(B)判断可配置存储器所储存的至少一预设回送信号值是否相同;
(C)当至少一预设回送信号值均相同,则设定比较参考值为预设回送信号值,以比较参考值取代可配置存储器所储存的比较参考值;
(D)指定多个储存区的部份区块,重新配置为一撷取数据扩充区,用以扩充撷取数据存储器容量。
上述方法可由软件程序写成以逐步执行之。因此,本发明的方法可以以固件语言撰写后再加载一控制器中,以利执行。
附图说明
为使审查员能对本发明的特征、目的及功能有更进一步的认知与了解,下文特将本发明的装置的相关细部结构以及设计的理念原由进行说明,以使得审查员可以了解本发明的特点,详细说明陈述如下,其中:
图1是本发明撷取数据存储器重新配置前的系统结构图。
图2是本发明待测芯片输/出入脚对应至可配置存储器区块的示意图。
图3是本发明一较佳实施例的撷取数据存储器重新配置后的系统结构图。
图4是本发明一较佳实施例的重新配置后其待测芯片输/出入脚对应至可配置存储器区块的示意图。
图5是本发明一较佳实施例的流程图。
具体实施方式
请参阅图1一并参阅图2,图1是本发明撷取数据存储器重新配置前的系统结构图,图2是本发明待测芯片输/出入脚对应至可配置存储器区块的示意图。如图1所示,本发明是为一种根据待测芯片输出脚位的特性以重新配置存储器的系统及方法,主要包括有一待测芯片44、一可配置存储器1、及一控制器2。
待测芯片44包括输入脚41、一输出脚42、及至少一输出/输入脚43,其中,待测芯片44的输出值是经由输出脚42输出测试结果。
如图1、图2所示,可配置存储器1包括一第一储存区11、一第二储存区12、及一第三储存区13。其中,第一储存区11、及第三储存区13是用以储存输入待测芯片44的特征值,而第二储存区12则用以储存预设回送信号值。
于本例中,控制器2是指一数字电路20、一比较器3、及一驱动器30。其中,比较器3与数字电路20电性连接。驱动器30与数字电路20电性连接。
如图1所示,数字电路20与可配置存储器1所有输出脚电性连接。驱动器30则与待测芯片44的输入脚41、及输出/输入脚43电性连接。数字电路20读取第一储存区11、及第三储存区13的特征值,由驱动器30以输出至待测芯片44的输入脚41、及至少一输出/输入脚43。
数字电路20读取第二储存区12所储存的预设回送信号值,比较输出值的高低电位。通过图2,再次整理上述可配置存储器1与待测芯片44、对应关系。第一储存区11是对应至输入脚41、第二储存区12是对应至输出脚42、第三储存区13是对应至输出/输入脚43。
请参阅图3一并参阅5。图3是本发明一较佳实施例的撷取数据存储器重新配置后的系统结构图。图5是本发明一较佳实施例的流程图。
为了改善已知的缺点,本发明是以已知相同系统结构下,根据待测芯片44输出脚位42的特性以重新配置存储器(步骤S801)。
在可配置存储器1重新配置撷的前,数字电路20判断第二储存区12所储存的预设回送信号值是否皆相同(步骤S802),若比较参考值均为高电位,则数字电路20指定其内部的一比较参考值22为一预设回送信号值,以比较参考值22取代可配置存储器1的第二储存区12所储存的预设回送信号值(步骤S803)。如此,即可将原本第二储存区12的储存容量全部空出,以作为重新配置规化为撷取数据扩充区121之用(步骤S804)。而得以扩充数字电路20的撷取数据存储器21容量。
请参阅图4,其是本发明一较佳实施例的重新配置后其待测芯片输/出入脚对应至可配置存储器区块的示意图。通过图4,可清楚地显示可配置存储器1于重新配置后与待测芯片44、对应关系。第一储存区11是对应至待测芯片44的输入脚41、撷取数据扩充区121是对应至辅助测试芯片45的输出脚42、第三储存区13是对应至待测芯片44的输出/输入脚43。
如以上所述,即使在现有的测试机台的系统结构,也不需另外添加存储器的情况下,亦可增加撷取数据存储器21的容量。而可以达到结省成本及系统空间的目的。
上述实施例仅是为了方便说明而举例而已,本发明所主张的权利范围自应以权利要求范围所述为准,而非仅限于上述实施例。
Claims (8)
1.一种根据芯片脚位及回送信号特性重新配置存储器的系统,其特征在于,包括:
一待测芯片,包括至少一输入脚、至少一输出脚、及至少一输入/输出脚;
一可配置存储器,包括多个储存区,其用以储存至少一特征值,及至少一预设回送信号值;以及
一控制器,其分别与该可配置存储器、及该待测芯片电性连接,其中,该控制器包括一撷取数据存储器、及一比较参考值,该控制器读取该多个储存区的特征值,并输出至该待测芯片的该至少一输入脚、及至少一输入/输出脚,该控制器自该可配置存储器读取该至少一预设回送信号值,进而判断该可配置存储器所储存的该预设回送信号值,若均相同,则设定该比较参考值为预设回送信号值,并取代该可配置存储器所储存的预设回送信号值,且该控制器指定该多个储存区的部份区块,重新配置为一撷取数据扩充区,用以扩充该撷取数据存储器容量。
2.如权利要求1所述的根据芯片脚位及回送信号特性重新配置存储器的系统,其特征在于,其中,该控制器包括一数字电路、一比较器、及一驱动器。
3.如权利要求2所述的根据芯片脚位及回送信号特性重新配置存储器的系统,其特征在于,其中,该比较器与该数字电路电性连接,以作为该待测芯片输出值回馈路径。
4.如权利要求2所述的根据芯片脚位及回送信号特性重新配置存储器的系统,其特征在于,其中,该驱动器与该数字电路电性连接,用以将该可配置存储器的数据驱动输出至该待测芯片。
5.一种根据芯片脚位及回送信号特性重新配置存储器的方法,待测芯片包括至少一输入脚、至少一输出脚、及至少一输入/输出脚,其特征在于,该重新配置方法,包括下列步骤:
(A)提供一可配置存储器、及一控制器,该可配置存储器包括多个储存区,其用以储存至少一特征值,及储存预设回送信号值,该控制器其分别与该可配置存储器、该待测芯片电性连接,该控制器包括一撷取数据存储器、一比较参考值;
(B)判断该可配置存储器所储存的该至少一预设回送信号是否皆相同;
(C)当该至少一预设回送信号值均相同,则设定该比较参考值为预设回送信号值,以该比较参考值取代该可配置存储器所储存的预设回送信号值;
(D)指定该多个储存区的部份区块,重新配置为一撷取数据扩充区,用以扩充该撷取数据存储器容量。
6.如权利要求5所述的根据芯片脚位及回送信号特性重新配置存储器的方法,其特征在于,其中,该控制器包括一数字电路、一比较器、及一驱动器。
7.如权利要求6所述的根据芯片脚位及回送信号特性重新配置存储器的方法,其特征在于,其中,该比较器与该数字电路电性连接,以作为比较该待测芯片输出值回馈路径。
8.如权利要求6所述的根据芯片脚位及回送信号特性重新配置存储器的方法,其特征在于,其中,该驱动器与该数字电路电性连接,用以将该可配置存储器的数据驱动输出至该待测芯片。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 200710305728 CN101470161B (zh) | 2007-12-28 | 2007-12-28 | 根据芯片脚位及回送信号特性重新配置存储器系统及方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 200710305728 CN101470161B (zh) | 2007-12-28 | 2007-12-28 | 根据芯片脚位及回送信号特性重新配置存储器系统及方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101470161A CN101470161A (zh) | 2009-07-01 |
CN101470161B true CN101470161B (zh) | 2011-10-12 |
Family
ID=40827813
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 200710305728 Active CN101470161B (zh) | 2007-12-28 | 2007-12-28 | 根据芯片脚位及回送信号特性重新配置存储器系统及方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101470161B (zh) |
-
2007
- 2007-12-28 CN CN 200710305728 patent/CN101470161B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN101470161A (zh) | 2009-07-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101149270B1 (ko) | 집적 회로 디바이스를 테스트하는 시스템 및 방법 | |
US20050210348A1 (en) | Microcomputer and method of testing same | |
JP2006512698A (ja) | 直接アクセスモードによって埋め込みdram回路を試験するための回路および方法 | |
US20090100305A1 (en) | Reprogrammable built-in-self-test integrated circuit and test method for the same | |
US11113222B2 (en) | NAND switch | |
US7235995B2 (en) | Test apparatus and testing method | |
JP3736701B2 (ja) | 半導体メモリ装置の並列テスト回路 | |
KR100348760B1 (ko) | 반도체 메모리 시험방법 및 그 장치 | |
US20090040852A1 (en) | Semiconductor Device and System | |
CN103345944B (zh) | 存储器及通过测试机台对存储器进行测试的方法 | |
CN103310849A (zh) | 测试电路、存储器系统以及存储器系统的测试方法 | |
US7791967B2 (en) | Semiconductor memory device and method of testing the same | |
KR20030085466A (ko) | 반도체 집적 회로 장치 | |
CN101470161B (zh) | 根据芯片脚位及回送信号特性重新配置存储器系统及方法 | |
US7457170B2 (en) | Memory device that provides test results to multiple output pads | |
CN114627958A (zh) | 一种存储设备的测试方法、装置、电子设备及可读介质 | |
JP4704131B2 (ja) | 試験装置、及び試験方法 | |
US20090225610A1 (en) | Integrated circuit that selectively outputs subsets of a group of data bits | |
CN101477171B (zh) | 将特征值储存区转换为撷取数据扩充区的系统及方法 | |
JP4952160B2 (ja) | 半導体試験装置 | |
US7188291B2 (en) | Circuit and method for testing a circuit having memory array and addressing and control unit | |
TWI355000B (zh) | ||
US20040052132A1 (en) | Integrated memory and method for checking the functioning of an integrated memory | |
CN113311319B (zh) | 集成电路芯片与配置方法以及测试系统和测试方法 | |
CN202563032U (zh) | 故障诊断电路与包括该故障诊断电路的集成电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |