CN101459117B - 半导体器件、浅沟槽隔离结构形成方法 - Google Patents
半导体器件、浅沟槽隔离结构形成方法 Download PDFInfo
- Publication number
- CN101459117B CN101459117B CN2008101877301A CN200810187730A CN101459117B CN 101459117 B CN101459117 B CN 101459117B CN 2008101877301 A CN2008101877301 A CN 2008101877301A CN 200810187730 A CN200810187730 A CN 200810187730A CN 101459117 B CN101459117 B CN 101459117B
- Authority
- CN
- China
- Prior art keywords
- groove
- shallow trench
- etching
- barrier layer
- corrosion barrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Element Separation (AREA)
Abstract
本发明提供了一种半导体器件、浅沟槽隔离结构形成方法,所述半导体器件包括:半导体衬底;在半导体衬底上形成的器件区;在各器件区内,器件之间形成的浅沟槽隔离;不同器件区内的浅沟槽隔离,其尺寸不相同。本发明在制造CMOS图像传感器时,通过控制掩膜开口宽度,保持刻蚀角度,减小了像素电路区浅沟槽隔离的尺寸,在不影响隔离性能的同时,有效防止浅沟槽漏电流的形成,同时避免了因为减小光电二极管的N区面积,而影响CMOS图像传感器的动态范围。
Description
技术领域
本申请涉及CMOS工艺制造领域,尤其涉及一种半导体器件、浅沟槽隔离结构形成方法。
背景技术
随着半导体工艺进入深亚微米时代,0.18um工艺以下的器件例如MOS电路的有源区隔离层已大多采用浅沟槽(shallow trench isolation,STI)隔离工艺来制作。这种工艺有效解决了MOS电路中局部氧化隔离造成的“鸟嘴”问题。
参考图1a至1f所示,为一种典型的浅沟槽隔离结构的制造工艺。首先,如图1a,在半导体衬底100上形成垫氧化层110和腐蚀阻挡层120,在腐蚀阻挡层120上形成图案化的光刻胶,并以图案化的光刻胶为掩膜,蚀刻垫氧化层110和腐蚀阻挡层120至半导体衬底100;参考图1b,以腐蚀阻挡层120为掩模,刻蚀半导体衬底100,形成浅沟槽130。
接着,参考图1c,在沟槽130的表面上形成衬氧化层140,衬氧化层140可以是二氧化硅等绝缘材料,然后进行原位退火;参考图1d,将绝缘物质(如二氧化硅)填入沟槽130中,并覆盖沟槽底部、侧壁和整个腐蚀阻挡层120,形成隔离氧化层150;然后,参考图1e,对填入的隔离氧化层150进行平坦化处理,如采用化学机械抛光工艺清除腐蚀阻挡层120上的隔离氧化层150;最后,参考图1f,去除腐蚀阻挡层120和垫氧化层110,去除垫氧化层110的工艺一般采用湿法蚀刻,形成的浅沟槽隔离结构如图1f所示。
CMOS图像传感器(CIS)是将光学图像从光信号转换成电信号的半导体装置,决定其图像质量的关键之一是动态范围。CMOS图像传感器的动态范围由光电二极管所能够累积的电荷数量决定。如图2所示,为CMOS图像传感器像素单元电路中光电转换部分的结构剖面示意图。根据CMOS图像传感器工作原理,左侧光电二极管1将收集到的电荷经过传输管5传送至右侧的浮动扩散区2。浅沟槽3(STI)将像素单元电路与其它器件区隔离,周围被P阱4所包覆。一般而言,现有的浅沟槽隔离结构,STI中填充的是氧化硅,在浅沟槽3和P阱4的界面处存在应力,此应力使得界面处形成缺陷或者裂缝,而光电二极管的N区和包覆浅沟槽STI的P阱4形成的PN结会非常接近这个存在缺陷或裂缝的界面,容易形成漏电流。
现有的一种方法,通过增大包覆浅沟槽3的P阱4的尺寸宽度,达到防止浅沟槽漏电流的目的,但是因为器件区的范围是有限、固定的,这样必然减小光电二极管1中N区的面积,进一步影响光电二极管所能收集到的有效电荷数量。直接降低了CMOS图像传感器的动态范围和最大信噪比。
发明内容
本发明所解决的技术问题在于现有的CMOS图像传感器工艺在形成浅沟槽隔离时,容易发生漏电流,并降低了传感器动态范围和最大信噪比。
为达到上述目的,本发明提供了一种浅沟槽隔离的形成方法,包括:
在半导体的衬底上形成垫氧化层;
在所述垫氧化层上形成腐蚀阻挡层;
在腐蚀阻挡层上形成光刻胶,图案化所述光刻胶;
以所述图案化的光刻胶为掩膜,刻蚀腐蚀阻挡层和垫氧化层至衬底,形成若干孔;
去除光刻胶,以腐蚀阻挡层为掩膜,以相同倾斜角刻蚀半导体衬底,在所述孔内形成沟槽。
在所述沟槽内形成浅沟槽隔离。
作为优选方案,刻蚀腐蚀阻挡层和垫氧化层至衬底形成孔,采用等离子刻蚀工艺。而刻蚀半导体衬底在孔内形成沟槽,采用反应离子刻蚀工艺,刻蚀的倾斜角为40-90度。
作为优选方案,所述在沟槽内形成浅沟槽隔离,其具体步骤又包括:
在沟槽的底部和侧壁形成衬氧化层;
在原位进行高温退火;
向沟槽中填充绝缘物质;
对填充的绝缘物质进行平坦化处理;
去除腐蚀阻挡层及去除垫氧化层。
本发明还提供了一种半导体器件,包括:
半导体衬底;在半导体衬底上形成的器件区;在各器件区内,器件之间形成的浅沟槽隔离;不同器件区内的浅沟槽隔离,其深度不相同。
作为优选方案,各器件区内的浅沟槽隔离,沟槽倾斜角的角度均相同。
本发明所述半导体器件为CMOS图像传感器,所述器件区包括像素电路区和外围电路区,像素电路区内浅沟槽隔离的深度小于外围电路区内浅沟槽隔离的深度。
本发明在制造CMOS图像传感器时,通过控制掩膜开口宽度,保持刻蚀角度,减小了像素电路区浅沟槽隔离的尺寸,在不影响隔离性能的同时,有效防止浅沟槽漏电流的形成,同时避免了因为减小光电二极管的N区面积,而影响CMOS图像传感器的动态范围。
附图说明
通过附图中所示的本发明的优选实施例的更具体说明,本发明的上述及其他目的、特征和优势将更加清晰。附图中与现有技术相同的部件使用了相同的附图标记。附图并未按比例绘制,重点在于示出本发明的主旨。在附图中为清楚起见,放大了层和区域的尺寸。
图1a至图1f为现有浅沟槽隔离形成工艺的剖面示意图;
图2为现有的CMOS图像传感器像素单元电路的局部结构剖面图;
图3为本发明所述形成半导体器件的流程图;
图4为本发明所述在沟槽内形成浅沟槽隔离的流程图;
图5至图14为本发明半导体器件形成方法的工艺剖面图;
图15为本发明半导体器件的剖面示意图。
具体实施方式
在传统的CMOS电路中,绝缘的浅沟槽隔离STI的宽度和深度决定了隔离是否有效,过小的尺寸可能会在受到高压时导致STI被击穿失效。所以在普通的CMOS器件区内,STI必须保证足够的宽度和深度。但是在CMOS图像传感器的像素单元电路中,如图2所示,为了保持高感光灵敏性,左侧光电二极管1的N区电势不能太高,一般不超过0.7V。所以对于像素单元电路,STI的深度和宽度要求很低,而减小STI尺寸,等效于扩大包覆STI的P阱的作用,同样可以达到防止STI漏电流的目的。
所以在本发明的实施方式中,可以利用不同器件区对于STI尺寸要求的不同,形成STI尺寸不一的半导体器件。具体实施方式如图3所示,主要包括:
步骤S1,提供一半导体衬底,在半导体衬底上形成垫氧化层,所述垫氧化层材料为氧化硅或氮氧化硅;
步骤S2,在所述垫氧化层上形成腐蚀阻挡层,所述腐蚀阻挡层材料为氮化硅;
步骤S3,在腐蚀阻挡层上涂抹光刻胶,图案化所述光刻胶;
步骤S4,以所述图案化的光刻胶为掩膜,采用等离子刻蚀工艺,刻蚀腐蚀阻挡层和垫氧化层至衬底,形成若干宽度不同的孔;
步骤S5,去除光刻胶,以腐蚀阻挡层为掩膜,采用反应离子刻蚀工艺,以相同倾斜角刻蚀半导体衬底,在所述孔内形成沟槽,所述倾斜角范围为40-90度;
步骤S6,在所述沟槽内形成浅沟槽隔离。
如图4所示,步骤S6所述在沟槽内形成浅沟槽隔离,其具体又包括:
步骤S61,在沟槽的底部和侧壁形成衬氧化层,所述衬氧化层材料为氧化硅或氮氧化硅;
步骤S62,进行高温退火;
步骤S63,向沟槽中填充绝缘物质,所述绝缘物质材料为氧化硅、氮化硅或氮氧化硅;
步骤S64,对填充的绝缘物质进行平坦化处理;
步骤S65,使用湿法刻蚀工艺去除腐蚀阻挡层及垫氧化层。
需要指出的是,本发明的目的是在不同的区域得到不同尺寸的浅沟槽隔离,而为了简化工艺,需要在步骤S5制作沟槽时,对所有的孔采用相同的刻蚀参数和刻蚀角度。故可以通过在步骤S3图案化光刻胶时,调节掩膜制作不同宽度的开口,使得步骤S4中,刻蚀出的孔的宽度各异。这样采用相同的刻蚀工艺参数和倾斜角时,各孔形成沟槽的深度不同,一般来说,宽度小的孔所形成的沟槽相应较浅。
为了使得本发明的上述方法、特征和优点能够更加明显易懂,下面结合附图对本发明的具体实施例做详细的说明。
图5至图14为本发明所述浅沟槽隔离结构形成方法的第一实施例剖面示意图。
如图5所示,先在半导体衬底100上形成一层垫氧化层110,然后在垫氧化层110上沉积腐蚀阻挡层120。
所述半导体衬底100为硅,垫氧化层110材料可以是二氧化硅,用热氧化工艺形成,例如暴露在氧气气氛中,在1000℃至1400℃的温度条件下,时间1至20分钟,形成厚度在至的垫氧化层110,氧化工艺为干氧氧化、湿法氧化中的一种,可以在所述干氧氧化工艺或者湿法氧化工艺中掺入氯离子。垫氧化层110的材料还可以是氮氧化硅层,一般采用低压化学气相沉积或者等离子体辅助化学气相沉积法形成,厚度也在至垫氧化层110的厚度较好范围是至所述的腐蚀阻挡层120的材料为氮化硅,采用低压化学气相沉积或者等离子体辅助化学气相沉积法形成,厚度至
如图6所示,在腐蚀阻挡层120上涂抹一层光刻胶170,然后利用曝光、显影、等工艺将其图案化,在光刻胶170上形成若干宽度各异的开口,光刻胶开口的位置与半导体衬底100内需要形成浅沟槽隔离的区域相对应,因此光刻胶的开口是根据不同器件区对浅沟槽隔离尺寸的不同需求,预设了开口宽度以及分布的。
如图7所示,以光刻胶为掩膜板,在开口中刻蚀腐蚀阻挡层120以及垫氧化层110,直至半导体衬底100,形成若干宽度各异的孔。可采用等离子刻蚀工艺,这样刻蚀速度较快,且形成孔底部的平整度较好,宽度和光刻胶预设开口保持一致。
如图8所示,使用溶剂清洗,去除光刻胶170.
如图9所示,光刻胶170去除后,以腐蚀阻挡层120作为掩膜板,在之前形成的孔中,对半导体衬底100进行刻蚀。此处采用RIE反应离子刻蚀工艺,一般来说RIE刻蚀包括物理刻蚀和化学刻蚀,前者的方向性较好,取决于硅材料的晶向,进行选择性的刻蚀,而后者具有各项同性的性质。本发明需要刻蚀出带一定倾斜角的沟槽,可以综合物理刻蚀以及化学刻蚀,调整相关刻蚀参数,得到一个理想的倾斜角,其具体方式,是本领域技术人员可以容易想到并实施的,不再赘述。刻蚀时倾斜角的较佳选择范围为40-90度。
如图10所示,当宽度较小的孔A刻蚀到一定深度,其侧壁达到固定的倾斜角,侧面又因为受到腐蚀阻挡层的阻挡保护无法刻蚀时,刻蚀会停滞下来;与此同时,宽度教大的孔B则会继续刻蚀达到一个更深的深度。最终刻蚀结束后,孔B形成的沟槽深度以及尺寸会大于孔A所形成的沟槽。
如图11所示,在进行完沟槽刻蚀后,再使用热氧化工艺,向沟槽130的底部、侧壁沉积一层衬氧化层140,并原位进行退火;
所述的衬氧化层140材料较好的是二氧化硅,用热氧化工艺形成,例如暴露在氧气气氛中,在1000℃至1400℃的温度条件下,时间1至20分钟,形成厚度在至的衬氧化层140,所述氧化工艺为干氧氧化、湿法氧化中的一种,可以在所述干氧氧化工艺或者湿法氧化工艺中掺入氯离子。另外,衬氧化层材料还可以采用氮氧化硅,通过低压化学气相沉积或者等离子体辅助化学气相沉积法形成,厚度同样为至较好范围是至
所述的退火工艺,在真空或惰性气体环境中原位对所述半导体衬底进行退火,惰性气体可以采用氮气,退火温度为900至1300度,时间为60至400分钟。
如图12所示,将绝缘物质填入沟槽130中,并覆盖侧壁和整个腐蚀阻挡层120,形成隔离氧化层150;
如图13所示,对填入的隔离氧化层150进行平坦化处理,如采用化学机械抛光工艺清除腐蚀阻挡层120上的隔离氧化层150;
最后,如图14所示,去除腐蚀阻挡层120和垫氧化层110,去除垫氧化层110的工艺可采用湿法刻蚀,形成浅沟槽隔离200。
根据上述实施方法,本发明还提供了一种半导体器件,如图15所示,主要包括:
半导体衬底100;
在半导体衬底上形成的第一器件区I和第二器件区II;
在各器件区内,器件之间形成的浅沟槽隔离。
其中,不同器件区内的浅沟槽隔离,其尺寸不相同。而在所有的浅沟槽隔离中,沟槽倾斜角的角度均相同,范围是40至90度。
另外,在该实施例中,器件区不仅仅局限于第一器件区I和第二器件区II,还可以扩展至其它器件区域。
应用至实际,上述半导体器件可以为CMOS图像传感器。第一器件区I为像素电路区,第二器件区II为外围电路区,这样像素电路区内浅沟槽隔离201的宽度以及深度小于外围电路区内浅沟槽隔离202的宽度以及深度,满足了实际需要。
本发明虽然以较佳实施例公开如上,但其并不是用来限定权利要求,任何本领域技术人员在不脱离本发明的精神和范围内,都可以做出可能的变动和修改,因此本发明的保护范围应当以本发明权利要求所界定的范围为准。
Claims (6)
1.一种形成具有浅沟槽隔离结构的CMOS图像传感器的方法,其特征在于,包括:
在半导体的衬底上形成垫氧化层,所述半导体衬底包括像素电路区和外围电路区;
在所述垫氧化层上形成腐蚀阻挡层;
在腐蚀阻挡层上形成光刻胶,图案化所述光刻胶;
以所述图案化的光刻胶为掩膜,刻蚀腐蚀阻挡层和垫氧化层至衬底,形成若干宽度尺寸不同的孔,其中在像素电路区的孔尺寸小于在外围电路区的孔尺寸;
去除光刻胶,以腐蚀阻挡层为掩膜,刻蚀半导体衬底,在所述若干孔内形成倾斜角相同的沟槽,在像素电路区形成宽度和深度尺寸较小的沟槽,在外围电路区形成宽度和深度尺寸较大的沟槽;
在所述倾斜角相同的沟槽内形成浅沟槽隔离。
2.如权利要求1所述的浅沟槽隔离结构形成方法,其特征在于,所述刻蚀腐蚀阻挡层和垫氧化层至衬底形成孔,采用等离子刻蚀工艺。
3.如权利要求1所述的浅沟槽隔离结构形成方法,其特征在于,所述刻蚀半导体衬底在孔内形成沟槽,采用反应离子刻蚀工艺。
4.如权利要求3所述的浅沟槽隔离结构形成方法,其特征在于,所述刻蚀的倾斜角为40-90度。
5.如权利要求1所述的浅沟槽隔离结构形成方法,其特征在于,所述在沟槽内形成浅沟槽隔离,步骤包括:
在沟槽的底部和侧壁形成衬氧化层;
在原位进行高温退火,所述退火温度为900度至1300度;
向沟槽中填充绝缘物质;
对填充的绝缘物质进行平坦化处理;
去除腐蚀阻挡层及去除垫氧化层。
6.如权利要求1的方法形成的一种CMOS图像传感器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2008101877301A CN101459117B (zh) | 2008-12-31 | 2008-12-31 | 半导体器件、浅沟槽隔离结构形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2008101877301A CN101459117B (zh) | 2008-12-31 | 2008-12-31 | 半导体器件、浅沟槽隔离结构形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101459117A CN101459117A (zh) | 2009-06-17 |
CN101459117B true CN101459117B (zh) | 2010-12-08 |
Family
ID=40769880
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2008101877301A Active CN101459117B (zh) | 2008-12-31 | 2008-12-31 | 半导体器件、浅沟槽隔离结构形成方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101459117B (zh) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102402126B (zh) * | 2010-09-17 | 2014-07-16 | 中芯国际集成电路制造(北京)有限公司 | 一种用于检测光刻过程中照明条件的结构及其检测方法 |
US8872301B2 (en) * | 2012-04-24 | 2014-10-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Dual profile shallow trench isolation apparatus and system |
CN103295952A (zh) * | 2013-05-23 | 2013-09-11 | 上海华力微电子有限公司 | 一种双深度浅沟道隔离槽的制备方法 |
CN106298629A (zh) * | 2015-05-29 | 2017-01-04 | 旺宏电子股份有限公司 | 半导体元件及其制造方法 |
CN110880502B (zh) * | 2018-09-05 | 2022-10-14 | 无锡华润上华科技有限公司 | 半导体结构及电机驱动装置 |
CN112909079B (zh) * | 2021-03-09 | 2024-02-09 | 上海华虹宏力半导体制造有限公司 | 一种半导体器件及其形成方法 |
CN115295570B (zh) * | 2022-09-26 | 2022-12-30 | 合肥晶合集成电路股份有限公司 | Cmos图像传感器的制作方法 |
CN115911075B (zh) * | 2023-03-10 | 2023-06-02 | 合肥晶合集成电路股份有限公司 | 一种cmos图像传感器及其制备方法 |
-
2008
- 2008-12-31 CN CN2008101877301A patent/CN101459117B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN101459117A (zh) | 2009-06-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101459117B (zh) | 半导体器件、浅沟槽隔离结构形成方法 | |
EP3193370B1 (en) | Method of manufacturing a cmos image sensor | |
JP5318955B2 (ja) | 空隙を有する浅型トレンチ分離構造と、これを使用するcmos画像センサと、cmos画像センサの製造方法 | |
KR100865839B1 (ko) | 어레이 트랜지스터에 대하여 에피택셜 SiC 및/또는카보네이트 채널을 갖는 저 암전류 이미지 센서 | |
US6437417B1 (en) | Method for making shallow trenches for isolation | |
US8440540B2 (en) | Method for doping a selected portion of a device | |
CN101015064A (zh) | 用于图像传感器的氘化结构及其形成方法 | |
KR100670538B1 (ko) | 광 특성을 향상시킬 수 있는 이미지센서 및 그 제조 방법 | |
CN101290903A (zh) | 浅沟槽隔离结构的形成方法 | |
US11282890B2 (en) | Shallow trench isolation (STI) structure for suppressing dark current and method of forming | |
KR19990055121A (ko) | 반도체 소자 제조 방법 | |
US20100227465A1 (en) | Method and structure for performing a chemical mechanical polishing process | |
KR100275600B1 (ko) | 반도체 소자의 트렌치 형성 방법 | |
CN104716035A (zh) | 化学机械抛光的方法 | |
US7732885B2 (en) | Semiconductor structures with dual isolation structures, methods for forming same and systems including same | |
US6982187B2 (en) | Methods of making shallow trench-type pixels for CMOS image sensors | |
US20080070420A1 (en) | Method of fabricating image sensor | |
KR20010051124A (ko) | 반도체 장치 및 그 제조 방법 | |
US11862509B2 (en) | Shallow trench isolation (STI) structure for CMOS image sensor | |
KR100328265B1 (ko) | 반도체 소자 분리를 위한 트렌치 제조 방법 | |
KR100344765B1 (ko) | 반도체장치의 소자격리방법 | |
KR100361520B1 (ko) | 반도체장치의 소자격리방법 | |
KR100430582B1 (ko) | 반도체 소자의 제조 방법 | |
KR100274977B1 (ko) | 반도체 소자 분리를 위한 트랜치 제조 방법 | |
KR20000015298A (ko) | 반도체장치의 소자격리방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CP03 | Change of name, title or address | ||
CP03 | Change of name, title or address |
Address after: Room 508-511, building a, Modern Plaza, No. 18, Weiye Road, Kunshan Development Zone, Suzhou, Jiangsu Patentee after: Ruixin Microelectronics Co., Ltd Address before: Room 508-511, block A, Modern Plaza, 18 Albert Road, Kunshan Development Zone, Jiangsu, 215300 Patentee before: BRIGATES MICROELECTRONICS (KUNSHAN) Co.,Ltd. |