CN101451272B - 可减小金属前介质层中空洞形成概率的氮化硅制作方法 - Google Patents
可减小金属前介质层中空洞形成概率的氮化硅制作方法 Download PDFInfo
- Publication number
- CN101451272B CN101451272B CN200710171575XA CN200710171575A CN101451272B CN 101451272 B CN101451272 B CN 101451272B CN 200710171575X A CN200710171575X A CN 200710171575XA CN 200710171575 A CN200710171575 A CN 200710171575A CN 101451272 B CN101451272 B CN 101451272B
- Authority
- CN
- China
- Prior art keywords
- silicon nitride
- process step
- per minutes
- milliliter per
- mark condition
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Chemical Vapour Deposition (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明提供了一种可减小金属前介质层中空洞形成概率的氮化硅制作方法，该氮化硅制作在已制成半导体器件的硅衬底上，且其在制作金属前介质层前制作。现有技术在完成第一和第二预沉积工艺步骤后进行连续的氮化硅沉积工艺步骤，从而使半导体器件中间隙的纵宽比较大，故增大了金属前介质层中形成空洞的概率。本发明的可减小金属前介质层中空洞形成概率的氮化硅制作方法依次进行第一预沉积工艺步骤、至少一主沉积工艺步骤、吹扫工艺步骤、抬升工艺步骤和抽风工艺步骤，其中，该主沉积工艺步骤包括第二预沉积工艺步骤、氮化硅沉积工艺步骤和氮气处理工艺步骤。采用本发明可减少金属前介质层中空洞的形成概率，大大提高了金属前介质层的质量。
Description
技术领域
本发明涉及氮化硅制作工艺，尤其涉及一种可减小金属前介质层中空洞形成概率的氮化硅制作方法。
背景技术
在半导体制造领域，随着最小特征尺寸(CD)的不断减小，高密度等离子体化学气相淀积(HDP CVD)工艺自20世纪90年代中期开始被先进的芯片工厂采用以来，以其卓越的填孔能力，稳定的淀积质量，可靠的电学特性等诸多优点而迅速成为0.25微米以下先进工艺的主流。但随着CD尺寸的进一步减小，当其进入65纳米及其以下节点时，半导体器件间需填充的空隙的最小间距已小至25纳米，此时通过HDP CVD工艺制造直接覆盖半导体器件的金属前介质层(PMD)时会在PMD中产生空洞。
在填孔能力、淀积质量和电学特性等综合性能优于HDP CVD工艺的绝缘介质填充工艺出现前，只能通过优化半导体器件各部件的尺寸或优化位于半导体器件与PMD间的接触抗蚀层(CESL)来改善PMD中的空洞现象。但半导体器件的各部件尺寸已被优化到极限，故通过优化半导体器件各部件的尺寸来改善PMD中的空洞现象已不可行。当CESL阶梯覆盖率过大时，其会增大半导体器件间需填充空隙的纵宽比，从而增大了PMD中产生空洞的概率。故可通过降低CESL的阶梯覆盖率来改善PMD中的空洞现象。
现CESL通常为氮化硅(SiN)，其制作方法包括以下步骤：第一预沉积工艺步骤、第二预沉积工艺步骤、主沉积工艺步骤、吹扫工艺步骤、抬升工艺步骤和抽风工艺步骤，其中，该第一预沉积工艺步骤的工艺参数为：预沉积温度为400摄氏度，氨气流量为100标况毫升每分，硅烷的流量为75标况毫升每分，氮气流量为20000标况毫升每分，压力为800帕斯卡，预沉积时间为5秒；该第二预沉积工艺步骤的工艺参数为：预沉积温度为400摄氏度，氨气流量为50标况毫升每分，硅烷的流量为25标况毫升每分，氮气流量为20000标况毫升每分，压力为800帕斯卡，预沉积时间为5秒；该主沉积工艺步骤的工艺参数为：沉积温度为400摄氏度，微波功率为55瓦，氨气流量为50标况毫升每分，硅烷的流量为25标况毫升每分，氮气流量为20000标况毫升每分，压力为800帕斯卡，沉积时间为82.2秒；该吹扫工艺步骤的工艺参数为：吹扫温度为400摄氏度，氮气流量为20000标况毫升每分，压力为800帕斯卡，吹扫时间为5秒；该抬升工艺步骤的工艺参数为：温度为400摄氏度，氮气流量为20000标况毫升每分，压力为800帕斯卡，时间为10秒；该抽风工艺步骤的工艺参数为：处理温度为400摄氏度，处理时间为5秒。通过上述工艺制成的氮化硅在半导体器件的顶端、底部和侧壁的厚度分别为357埃、227埃和179埃，故氮化硅的侧壁阶梯覆盖率和底端阶梯覆盖率分别为50.14％和63.59％，此时该较大值的侧壁阶梯覆盖率和底端阶梯覆盖率会导致PMD中产生空洞的概率被大大增加。
因此，如何提供一种可减小金属前介质层中空洞形成概率的氮化硅制作方法以通过减小氮化硅在半导体器件上的阶梯覆盖率来减小金属前介质层中产生空洞的概率，已成为业界亟待解决的技术问题。
发明内容
本发明的目的在于提供一种可减小金属前介质层中空洞形成概率的氮化硅制作方法，通过所述制作方法可减小半导体器件的阶梯覆盖率，为填充金属前介质层提供了具有更小纵宽比的间隙，从而可大大减小金属前介质层中空洞形成概率。
本发明的目的是这样实现的：一种可减小金属前介质层中空洞形成概率的氮化硅制作方法，该氮化硅制作在已制成半导体器件的硅衬底上，且其在制作金属前介质层前制作，该氮化硅制作方法包括第一预沉积工艺步骤、至少一主沉积工艺步骤、吹扫工艺步骤、抬升工艺步骤和抽风工艺步骤，其中，该主沉积工艺步骤包括第二预沉积工艺步骤、氮化硅沉积工艺步骤和氮气处理工艺步骤，其中，在氮化硅沉积工艺步骤中，沉积温度为400至480摄氏度，微波功率为50至60瓦，氨气流量为50标况毫升每分，硅烷的流量为25标况毫升每分，氮气流量为20000标况毫升每分，压力为800帕斯卡，沉积时间为5秒或者40秒或者85秒；在氮气处理工艺步骤中，处理温度为400至480摄氏度，微波功率为50至60瓦，氮气流量为20000标况毫升每分，压力为800帕斯卡，处理时间为10秒。
在上述的可减小金属前介质层中空洞形成概率的氮化硅制作方法中，该氮化硅制作方法具有多个主沉积工艺步骤。
在上述的可减小金属前介质层中空洞形成概率的氮化硅制作方法中，该氮化硅制作方法包括15个主沉积工艺步骤。
在上述的可减小金属前介质层中空洞形成概率的氮化硅制作方法中，在第二预沉积工艺步骤中，预沉积温度为400至480摄氏度，氨气流量为50标况毫升每分，硅烷的流量为25标况毫升每分，氮气流量为20000标况毫升每分，压力为800帕斯卡，预沉积时间为5秒。
在上述的可减小金属前介质层中空洞形成概率的氮化硅制作方法中，在第一预沉积工艺步骤中，预沉积温度为400摄氏度，氨气流量为100标况毫升每分，硅烷的流量为75标况毫升每分，氮气流量为20000标况毫升每分，压力为800帕斯卡，预沉积时间为5秒。
在上述的可减小金属前介质层中空洞形成概率的氮化硅制作方法中，在吹扫工艺步骤中，吹扫温度为400摄氏度，氮气流量为20000标况毫升每分，压力为800帕斯卡，吹扫时间为10秒。
在上述的可减小金属前介质层中空洞形成概率的氮化硅制作方法中，在抬升工艺步骤中，温度为400摄氏度，氮气流量为20000标况毫升每分，压力为800帕斯卡，时间为10秒。
在上述的可减小金属前介质层中空洞形成概率的氮化硅制作方法中，在抽风工艺步骤中，抽风温度为400摄氏度，抽风时间为5秒。
与现有技术中在完成第一和第二预沉积工艺步骤后进行连续的氮化硅沉积工艺步骤，从而使半导体器件间空隙的纵宽比较大进而增大了金属前介质层中形成空洞的概率相比，本发明的可减小金属前介质层中空洞形成概率的氮化硅制作方法在完成第一沉积步骤后执行一或多个由第二预沉积工艺步骤、氮化硅沉积工艺步骤和氮气处理工艺步骤组成的主沉积工艺步骤，可大大降低氮化硅在半导体器件上的侧壁和底端阶梯覆盖率，如此可减小金属前介质层中空洞的形成概率，大大提高了金属前介质层的质量。
附图说明
本发明的可减小金属前介质层中空洞形成概率的氮化硅制作方法由以下的实施例及附图给出。
图1为本发明可减小金属前介质层中空洞形成概率的氮化硅制作方法第一实施例的流程图。
具体实施方式
以下将对本发明的可减小金属前介质层中空洞形成概率的氮化硅制作方法作进一步的详细描述。
本发明的可减小金属前介质层中空洞形成概率的氮化硅制作方法中的氮化硅制作在已制成半导体器件的硅衬底上，且其在制作金属前介质层前制作。
本发明的可减小金属前介质层中空洞形成概率的氮化硅制作方法的第一实施例首先进行步骤S10，进行第一预沉积工艺，其工艺参数为：预沉积温度为400摄氏度，氨气流量为100标况毫升每分，硅烷的流量为75标况毫升每分，氮气流量为20000标况毫升每分，压力为800帕斯卡，预沉积时间为5秒。
接着进行步骤S11，进行15个主沉积工艺步骤，所述主沉积工艺由依次执行的第二预沉积工艺、氮化硅沉积工艺和氮气处理工艺构成，其中，所述第二预沉积工艺的工艺参数为：预沉积温度为400摄氏度，氨气流量为50标况毫升每分，硅烷的流量为25标况毫升每分，氮气流量为20000标况毫升每分，压力为800帕斯卡，预沉积时间为5秒；所述氮化硅沉积工艺的工艺参数为：沉积温度为400摄氏度，微波功率为55瓦，氨气流量为50标况毫升每分，硅烷的流量为25标况毫升每分，氮气流量为20000标况毫升每分，压力为800帕斯卡，沉积时间为5秒；所述氮气处理工艺的工艺参数为：处理温度为400摄氏度，微波功率为55瓦，氮气流量为20000标况毫升每分，压力为800帕斯卡，处理时间为10秒。
接着进行步骤S12，进行吹扫工艺，所述吹扫工艺的工艺参数为：吹扫温度为400摄氏度，氮气流量为20000标况毫升每分，压力为800帕斯卡，吹扫时间为10秒。
接着进行步骤S13，进行抬升工艺，所述抬升工艺的工艺参数为：温度为400摄氏度，氮气流量为20000标况毫升每分，压力为800帕斯卡，时间为10秒。
接着进行步骤S14，进行抽风工艺，所述抽风工艺的工艺参数为：抽风温度为400摄氏度，抽风时间为5秒。
通过本发明的第一实施例制成的氮化硅在半导体器件顶端、底部和侧壁的厚度分别为343埃、217埃和166埃，故氮化硅的侧壁阶梯覆盖率和底端阶梯覆盖率分别为48.40％和63.27％，与现有技术中的50.14％和63.59％相比，第一实施例降低了氮化硅侧壁阶梯覆盖率和底端阶梯覆盖率，从而相对地降低了半导体器件上间隙的纵宽比，并降低了后续通过HDP CVD工艺在氮化硅上制作金属前介质层时在所述金属前介质层中产生空洞的概率。
本发明的第二实施例与第一实施例的不同之处在于，其在步骤S11中仅进行两个主沉积工艺步骤，所述主沉积工艺由依次执行的第二预沉积工艺、氮化硅沉积工艺和氮气处理工艺构成，其中，所述第二预沉积工艺的工艺参数为：预沉积温度为400摄氏度，氨气流量为50标况毫升每分，硅烷的流量为25标况毫升每分，氮气流量为20000标况毫升每分，压力为800帕斯卡，预沉积时间为5秒；所述氮化硅沉积工艺的工艺参数为：沉积温度为400摄氏度，微波功率为55瓦，氨气流量为50标况毫升每分，硅烷的流量为25标况毫升每分，氮气流量为20000标况毫升每分，压力为800帕斯卡，沉积时间为40秒；所述氮气处理工艺的工艺参数为：处理温度为400摄氏度，微波功率为55瓦，氮气流量为20000标况毫升每分，压力为800帕斯卡，处理时间为10秒。
本发明的第三实施例与第一实施例的不同之处在于，其在步骤S11中仅进行一个主沉积工艺步骤，所述主沉积工艺由依次执行的第二预沉积工艺、氮化硅沉积工艺和氮气处理工艺构成，其中，所述第二预沉积工艺的工艺参数为：预沉积温度为400摄氏度，氨气流量为50标况毫升每分，硅烷的流量为25标况毫升每分，氮气流量为20000标况毫升每分，压力为800帕斯卡，预沉积时间为5秒；所述氮化硅沉积工艺的工艺参数为：沉积温度为400摄氏度，微波功率为55瓦，氨气流量为50标况毫升每分，硅烷的流量为25标况毫升每分，氮气流量为20000标况毫升每分，压力为800帕斯卡，沉积时间为85秒；所述氮气处理工艺的工艺参数为：处理温度为400摄氏度，微波功率为55瓦，氮气流量为20000标况毫升每分，压力为800帕斯卡，处理时间为10秒。
本发明的第四实施例与第一实施例一样均在步骤S12中进行了15个主沉积工艺步骤，第四实施例与第一实施例的不同之处在于第二预沉积工艺、氮化硅沉积工艺和氮气处理工艺的工艺参数有所不同。所述第二预沉积工艺的工艺参数为：预沉积温度为480摄氏度，氨气流量为50标况毫升每分，硅烷的流量为25标况毫升每分，氮气流量为20000标况毫升每分，压力为800帕斯卡，预沉积时间为5秒；所述氮化硅沉积工艺的工艺参数为：沉积温度为480摄氏度，微波功率为50瓦，氨气流量为50标况毫升每分，硅烷的流量为25标况毫升每分，氮气流量为20000标况毫升每分，压力为800帕斯卡，沉积时间为5秒；所述氮气处理工艺的工艺参数为：处理温度为480摄氏度，微波功率为50瓦，氮气流量为20000标况毫升每分，压力为800帕斯卡，处理时间为10秒。
实验数据表明，本发明的第二至第四实施均可有效的降低氮化硅侧壁阶梯覆盖率和底端阶梯覆盖率，进而降低了后续通过HDP CVD工艺在氮化硅上制作金属前介质层时在所述金属前介质层中产生空洞的概率。
综上所述，本发明的可以减小金属前介质层中空洞形成概率的氮化硅制作方法在完成第一沉积步骤后执行多个由第二预沉积工艺步骤、氮化硅沉积工艺步骤和氮气处理工艺步骤组成的主沉积工艺步骤，可大大降低氮化硅在半导体器件上的侧壁和底端阶梯覆盖率，如此可减小金属前介质层中空洞的形成概率，大大提高了金属前介质层的质量。
Claims (8)
1.一种可减小金属前介质层中空洞形成概率的氮化硅制作方法，该氮化硅制作在已制成半导体器件的硅衬底上，且其在制作金属前介质层前制作，该氮化硅制作方法包括第一预沉积工艺步骤、至少一主沉积工艺步骤、吹扫工艺步骤、抬升工艺步骤和抽风工艺步骤，其特征在于，该主沉积工艺步骤包括第二预沉积工艺步骤、氮化硅沉积工艺步骤和氮气处理工艺步骤，其中，在氮化硅沉积工艺步骤中，沉积温度为400至480摄氏度，微波功率为50至60瓦，氨气流量为50标况毫升每分，硅烷的流量为25标况毫升每分，氮气流量为20000标况毫升每分，压力为800帕斯卡，沉积时间为5秒或者40秒或者85秒；在氮气处理工艺步骤中，处理温度为400至480摄氏度，微波功率为50至60瓦，氮气流量为20000标况毫升每分，压力为800帕斯卡，处理时间为10秒。
2.如权利要求1所述的可减小金属前介质层中空洞形成概率的氮化硅制作方法，其特征在于，该氮化硅制作方法具有多个主沉积工艺步骤。
3.如权利要求2所述的可减小金属前介质层中空洞形成概率的氮化硅制作方法，其特征在于，该氮化硅制作方法具有15个主沉积工艺步骤。
4.如权利要求3所述的可减小金属前介质层中空洞形成概率的氮化硅制作方法，其特征在于，在第二预沉积工艺步骤中，预沉积温度为400至480摄氏度，氨气流量为50标况毫升每分，硅烷的流量为25标况毫升每分，氮气流量为20000标况毫升每分，压力为800帕斯卡，预沉积时间为5秒。
5.如权利要求1所述的可减小金属前介质层中空洞形成概率的氮化硅制作方法，其特征在于，在第一预沉积工艺步骤中，预沉积温度为400摄氏度，氨气流量为100标况毫升每分，硅烷的流量为75标况毫升每分，氮气流量为20000标况毫升每分，压力为800帕斯卡，预沉积时间为5秒。
6.如权利要求1所述的可减小金属前介质层中空洞形成概率的氮化硅制作方法，其特征在于，在吹扫工艺步骤中，吹扫温度为400摄氏度，氮气流量为20000标况毫升每分，压力为800帕斯卡，吹扫时间为10秒。
7.如权利要求1所述的可减小金属前介质层中空洞形成概率的氮化硅制作方法，其特征在于，在抬升工艺步骤中，温度为400摄氏度，氮气流量为20000标况毫升每分，压力为800帕斯卡，时间为10秒。
8.如权利要求1所述的可减小金属前介质层中空洞形成概率的氮化硅制作方法，其特征在于，在抽风工艺步骤中，处理温度为400摄氏度，抽风时间为5秒。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200710171575XA CN101451272B (zh) | 2007-11-30 | 2007-11-30 | 可减小金属前介质层中空洞形成概率的氮化硅制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200710171575XA CN101451272B (zh) | 2007-11-30 | 2007-11-30 | 可减小金属前介质层中空洞形成概率的氮化硅制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101451272A CN101451272A (zh) | 2009-06-10 |
| CN101451272B true CN101451272B (zh) | 2012-05-09 |
Family
ID=40733748
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200710171575XA Expired - Fee Related CN101451272B (zh) | 2007-11-30 | 2007-11-30 | 可减小金属前介质层中空洞形成概率的氮化硅制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101451272B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103926120A (zh) * | 2014-03-20 | 2014-07-16 | 上海华力微电子有限公司 | 一种sem样品制备方法 |
| CN108660436A (zh) * | 2018-05-18 | 2018-10-16 | 上海华虹宏力半导体制造有限公司 | 氮化硅反应炉的吹扫方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6686232B1 (en) * | 2002-06-19 | 2004-02-03 | Advanced Micro Devices, Inc. | Ultra low deposition rate PECVD silicon nitride |
| US7041543B1 (en) * | 2004-08-20 | 2006-05-09 | Novellus Systems, Inc. | Strained transistor architecture and method |
| CN1940130A (zh) * | 2005-09-28 | 2007-04-04 | 联华电子股份有限公司 | 氮化硅层的制作方法和自对准金属硅化物层的制作方法 |
-
2007
- 2007-11-30 CN CN200710171575XA patent/CN101451272B/zh not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6686232B1 (en) * | 2002-06-19 | 2004-02-03 | Advanced Micro Devices, Inc. | Ultra low deposition rate PECVD silicon nitride |
| US7041543B1 (en) * | 2004-08-20 | 2006-05-09 | Novellus Systems, Inc. | Strained transistor architecture and method |
| CN1940130A (zh) * | 2005-09-28 | 2007-04-04 | 联华电子股份有限公司 | 氮化硅层的制作方法和自对准金属硅化物层的制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101451272A (zh) | 2009-06-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20040058531A1 (en) | Method for preventing metal extrusion in a semiconductor structure. | |
| US7781347B2 (en) | Semiconductor device having multiple-layer hard mask with opposite stresses and method for fabricating the same | |
| CN100499066C (zh) | 浅沟槽隔离区氧化物沉积方法 | |
| KR100511913B1 (ko) | 반도체 소자의 비트라인 형성 방법 | |
| KR20030093575A (ko) | 고선택성 질화막을 이용한 캐패시터 제조방법 | |
| CN102832167B (zh) | 金属硬掩膜层制备方法以及半导体制造方法 | |
| CN101451272B (zh) | 可减小金属前介质层中空洞形成概率的氮化硅制作方法 | |
| US20220251707A1 (en) | Methods of filling recesses on substrate surface, structures formed using the methods, and systems for forming same | |
| US20040014330A1 (en) | Method of fabricating a semiconductor device having a silicon oxide layer, a method of fabricating a semiconductor device having dual spacers, a method of forming a silicon oxide layer on a substrate, and a method of forming dual spacers on a conductive material layer | |
| KR100466332B1 (ko) | 반도체 소자의 제조 방법 | |
| CN101572252B (zh) | 刻蚀停止层、具有通孔的半导体器件及其形成方法 | |
| CN103378060A (zh) | 硅通孔及其填充方法 | |
| CN100442459C (zh) | 自对准硅化物阻挡层的制作工艺方法 | |
| CN101996941B (zh) | 制造半导体装置的方法 | |
| CN102446841A (zh) | 一种低应力金属硬掩膜层的制备方法 | |
| CN103489821A (zh) | 一种高深宽比沟槽的填充方法 | |
| CN103633012A (zh) | 改善硅片翘曲度的方法 | |
| JPH05152292A (ja) | 配線形成方法 | |
| US7524761B2 (en) | Method for manufacturing semiconductor device capable of reducing parasitic bit line capacitance | |
| KR100382543B1 (ko) | 반도체 소자의 콘택 플러그 형성방법 | |
| KR100431325B1 (ko) | 적층된 에스아이엔을 이용한 구리확산방지막 형성방법 | |
| US6962877B2 (en) | Methods of preventing oxidation of barrier metal of semiconductor devices | |
| KR100440260B1 (ko) | 반도체 소자의 비트라인 형성 방법 | |
| KR100395906B1 (ko) | 반도체소자의 금속층 형성 방법 | |
| CN104947085A (zh) | 掩膜的沉积方法、掩膜及半导体器件的刻蚀方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20120509 Termination date: 20181130 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |