CN101446755B - 制作光掩模版的方法及图案化的方法 - Google Patents
制作光掩模版的方法及图案化的方法 Download PDFInfo
- Publication number
- CN101446755B CN101446755B CN2007101710883A CN200710171088A CN101446755B CN 101446755 B CN101446755 B CN 101446755B CN 2007101710883 A CN2007101710883 A CN 2007101710883A CN 200710171088 A CN200710171088 A CN 200710171088A CN 101446755 B CN101446755 B CN 101446755B
- Authority
- CN
- China
- Prior art keywords
- layout
- photomask
- mask
- photoresist layer
- mask graph
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
一种图案化方法,包括:提供第一布局图形,所述第一布局图形包括待曝光电路图形和附加图形,所述待曝光电路图形具有至少两条不相连的相对布局线,所述附加图形将所述相对布局线相连;提供用于去除所述附加图形的第二布局图形;分别对第一布局图形和第二布局图形进行光学邻近修正形成第一布局修正图形和第二布局修正图形;分别将第一布局修正图形和第二布局修正图形转移至两块光掩模版上,形成第一掩模图形和第二掩模图形;依次将第一光掩模版和第二光掩模版上的掩模图形转移至晶圆上。本发明还公开了一种制作光掩模版方法。所述制作光掩模版及图案化的方法能够避免光学邻近修正过度的情况。
Description
技术领域
本发明涉及制作光掩模版的方法及图案化的方法。
背景技术
光刻工艺是集成电路制造工艺中不可或缺的重要技术。所述光刻工艺通常包括如下步骤,先在晶圆表面涂布光阻等感光材料,在感光材料干燥后,通过曝光机将光掩模版上的掩模图形以特定光源曝在所述的感光材料上,随后,再以显影剂将感光材料显影,并利用显影出来的图形作为屏蔽,进行蚀刻等工艺,并最终完成掩模图形的转移。
随着集成电路制造工艺中器件的尺寸的越来越小,对于光刻工艺的要求也越来越高。目前,一般都是通过缩小曝光光源的曝光波长来达到曝出更小尺寸图形的目的。然而,这种仅仅借由缩小曝光波长的方式,通常会出现光刻分辨率不足的问题。为了增加光刻分辨率,如今的集成电路制造工艺已发展出光学邻近修正以及相位移掩模等分辨率增强技术。
光学邻近修正一般是用来改善光学邻近效应的。众所周知,在将掩模图形转移到晶圆上时,很容易产生光学邻近效应(OPE,optical proximity effect),例如直角转角圆形化(right-angled corner rounded)、直线末端紧缩(line endshortened)以及直线线宽增加/缩减(line width increase/decrease)等都是常见的光学邻近效应所导致的掩模图形转移到晶圆上的缺陷。目前,一般是通过模拟图像和目标图像对比,并调整掩模图形的设计使模拟图像更接近目标图像,来实施光学邻近修正的,该方法也通常被称为基于模型的光学邻近修正。例如在申请号为200510117559.3的中国专利申请公开了一种用于改进光学邻近校正的方法,其中就涉及到基于模型的光学邻近校正方法。
然而,在目前的光刻工艺中发现,随着器件的尺寸的越来越小,布局图形上可供光学邻近修正的余量也越来越小。而此时的光学邻近修正就面临以下的挑战:修正过度,此种情况会造成原本不应相连的两条布局线相连,从而造成器件短路。上述的情况会影响最终形成的器件的性能,甚至造成器件报废。
发明内容
本发明提供一种制作光掩模版及图案化的方法,来解决现有技术光学邻近修正面临的修正过度的问题。
为解决上述问题,本发明提供一种制作光掩模版的方法,包括,
提供第一布局图形,所述第一布局图形包括待曝光电路图形和附加图形,所述待曝光电路图形具有至少两条不相连的相对布局线,所述附加图形将所述相对布局线相连;
提供用于去除所述附加图形的第二布局图形;
分别对第一布局图形和第二布局图形进行光学邻近修正形成第一布局修正图形和第二布局修正图形;
分别将第一布局修正图形和第二布局修正图形转移至两块光掩模版上,形成第一掩模图形和第二掩模图形。
所述制作第一掩模图形和第二掩模图形的材料为铬。
本发明还提供一种图案化方法,包括,
提供第一布局图形,所述第一布局图形包括待曝光电路图形和附加图形,所述待曝光电路图形具有至少两条不相连的相对布局线,所述附加图形将所述相对布局线相连;
提供用于去除所述附加图形的第二布局图形;
分别对第一布局图形和第二布局图形进行光学邻近修正形成第一布局修正图形和第二布局修正图形;
分别将第一布局修正图形和第二布局修正图形转移至两块光掩模版上,形成第一掩模图形和第二掩模图形;
依次将第一光掩模版和第二光掩模版上的掩模图形转移至晶圆上。
所述制作第一掩模图形和第二掩模图形的材料为铬。
所述依次将第一光掩模版和第二光掩模版上的掩模图形转移至晶圆上,包括:
在晶圆表面形成光刻胶层;
以第一光掩模版为掩模,进行曝光显影,在光刻胶层上形成与第一光掩模版上的掩模图形对应的光刻胶凹口;
以第二光掩模版为掩模,在第一光掩模版曝光位置处进行曝光显影,在光刻胶层上形成与第二光掩模版上的掩模图形对应的光刻胶凹口;
以光刻胶层为掩模,在光刻胶凹口处对晶圆表面进行蚀刻形成器件图形;
去除光刻胶层。
所述光刻胶为正胶。
所述依次将第一光掩模版和第二光掩模版上的掩模图形转移至晶圆上,包括:
在晶圆表面形成第一光刻胶层;
以第一光掩模版为掩模,进行曝光显影,在第一光刻胶层上形成与第一光掩模版上的掩模图形对应的光刻胶凹口;
以第一光刻胶层为掩模,在光刻胶凹口处对晶圆表面进行蚀刻形成第一器件图形;
去除第一光刻胶层;
在晶圆表面形成第二光刻胶层;
以第二光掩模版为掩模,在第一光掩模版曝光位置处进行曝光显影,在第二光刻胶层上形成与第二光掩模版上的掩模图形对应的光刻胶凹口;
以第二光刻胶层为掩模,在光刻胶凹口处对晶圆表面进行蚀刻形成第二器件图形;
去除第二光刻胶层。
所述第一光刻胶层为正胶,所述第二光刻胶层为负胶。
与现有技术相比,上述所公开的制作光掩模版及图案化方法具有以下优点:上述所公开的制作光掩模版及图案化方法通过将待曝光的电路图形分解成两套布局图形,一套布局图形包含待曝光的电路图形以及附加图形,所述附加图形用于降低光学邻近修正的难度,另一套布局图形包含用于去除附加图形的辅助图形,并分别对所述两套布局图形修正后写入两块光掩模版。通过依次将两套布局图形曝光,从而使得最终形成器件图形能够精确地吻合待曝光电路图形,避免了光学邻近修正过度的情况。
附图说明
图1是本发明制作光掩模版方法的第一种实施方式流程图;
图2是本发明制作光掩模版方法的第二种实施方式流程图;
图3是本发明图案化方法的第一种实施方式流程图;
图4是图3所示流程中将掩模图形转移至晶圆的流程图;
图5是本发明图案化方法的第二种实施方式流程图;
图6是图5所示流程中将掩模图形转移至晶圆的流程图;
图7是本发明实施例原始电路图形示意图;
图8是本发明第一实施例和第二实施例第一布局图形示意图;
图9是本发明第一实施例第二布局图形示意图;
图10是本发明第一实施例第一掩模图形、第二掩模图形示意图;
图11是本发明第二实施例第二布局图形示意图;
图12是本发明第二实施例第一掩模图形、第二掩模图形示意图。
具体实施方式
本发明制作光掩模版及图案化方法通过将待曝光的电路图形分解成两套布局图形,一套布局图形包含待曝光的电路图形以及附加图形,所述附加图形用于降低光学邻近修正的难度,另一套包含用于去除附加图形的辅助图形,并分别对所述两套布局图形修正后写入两块光掩模版。通过依次将两套布局图形曝光,从而使得最终形成器件图形能够精确地吻合待曝光电路图形。
参照图1所示,本发明制作光掩模版的一种实施方式包括下列步骤:
步骤s11,提供第一布局图形,所述第一布局图形包括待曝光电路图形和附加图形,所述待曝光电路图形具有至少两条不相连的相对布局线,所述附加图形将所述相对布局线相连;
步骤s12,提供第二布局图形,所述第二布局图形包括第一遮蔽图形和第二遮蔽图形,所述第一遮蔽图形和第二遮蔽图形组合成能够刚好覆盖所述待曝光电路图形的布局图形,并且第一遮蔽图形和第二遮蔽图形的间距等于待曝光电路图形的不相连布局线间的间距;
步骤s13,分别对第一布局图形和第二布局图形进行光学邻近修正形成第一布局修正图形和第二布局修正图形;
步骤s14,分别将第一布局修正图形和第二布局修正图形转移至两块光掩模版上,形成第一掩模图形和第二掩模图形。
所述相对布局线是指那些可能因为光学邻近修正过度而造成短路的两条布局线。
所述制作第一掩模图形和第二掩模图形的材料为铬。
参照图2所示,本发明制作光掩模版的另一种实施方式包括下列步骤:
步骤s21,提供第一布局图形,所述第一布局图形包括待曝光电路图形和附加图形,所述待曝光电路图形具有至少两条不相连的相对布局线,所述附加图形将所述相对布局线相连;
步骤s22,提供第二布局图形,所述第二布局图形为能够覆盖附加图形的布局图形,并且所述第二布局图形的宽度等于待曝光电路图形的不相连布局线间的间距;
步骤s23,分别对第一布局图形和第二布局图形进行光学邻近修正形成第一布局修正图形和第二布局修正图形;
步骤s24,分别将第一布局修正图形和第二布局修正图形转移至两块光掩模版上,形成第一掩模图形和第二掩模图形。
所述相对布局线是指那些可能因为光学邻近修正过度而造成短路的两条布局线。
所述制作第一掩模图形和第二掩模图形的材料为铬。
参照图3所示,本发明图案化方法的一种实施方式包括下列步骤:
步骤s31,提供第一布局图形,所述第一布局图形包括待曝光电路图形和附加图形,所述待曝光电路图形具有至少两条不相连的相对布局线,所述附加图形将所述相对布局线相连;
步骤s32,提供第二布局图形,所述第二布局图形包括第一遮蔽图形和第二遮蔽图形,所述第一遮蔽图形和第二遮蔽图形组合成能够覆盖所述待曝光电路图形的布局图形,并且第一遮蔽图形和第二遮蔽图形的间距等于待曝光电路图形的不相连布局线间的间距;
步骤s33,分别对第一布局图形和第二布局图形进行光学邻近修正形成第一布局修正图形和第二布局修正图形;
步骤s34,分别将第一布局修正图形和第二布局修正图形转移至两块光掩模版上,形成第一掩模图形和第二掩模图形;
步骤s35,依次将第一光掩模版和第二光掩模版上的掩模图形转移至晶圆上。
所述相对布局线是指那些可能因为光学邻近修正过度而造成短路的两条布局线。
对于步骤s34,所述制作第一掩模图形和第二掩模图形的材料为铬。
对于步骤s35,所述依次将第一光掩模版和第二光掩模版上的掩模图形转移至晶圆上,参照图4所示,包括下列步骤,
步骤s351,在晶圆表面形成光刻胶层;
步骤s352,以第一光掩模版为掩模,进行曝光显影,在光刻胶层上形成与第一光掩模版上的掩模图形对应的光刻胶凹口;
步骤s353,以第二光掩模版为掩模,在第一光掩模版曝光位置处进行曝光显影,在光刻胶层上形成与第二光掩模版上的掩模图形对应的光刻胶凹口;
步骤s354,以光刻胶层为掩模,在光刻胶凹口处对晶圆表面进行蚀刻形成器件图形;
步骤s355,去除光刻胶层。
所述的光刻胶为正胶。
参照图5所示,本发明图案化方法的另一种实施方式包括下列步骤:
步骤s51,提供第一布局图形,所述第一布局图形包括待曝光电路图形和附加图形,所述待曝光电路图形具有至少两条不相连的相对布局线,所述附加图形将所述相对布局线相连;
步骤s52,提供第二布局图形,所述第二布局图形为能够覆盖附加图形的布局图形,并且所述第二布局图形的宽度等于待曝光电路图形的不相连布局线间的间距;
步骤s53,分别对第一布局图形和第二布局图形进行光学邻近修正形成第一布局修正图形和第二布局修正图形;
步骤s54,分别将第一布局修正图形和第二布局修正图形转移至两块光掩模版上,形成第一掩模图形和第二掩模图形;
步骤s55,依次将第一光掩模版和第二光掩模版上的掩模图形转移至晶圆上。
所述相对布局线是指那些可能因为光学邻近修正过度而造成短路的两条布局线。
对于步骤s54,所述制作第一掩模图形和第二掩模图形的材料为铬。
对于步骤s55,所述依次将第一光掩模版和第二光掩模版上的掩模图形转移至晶圆上,参照图6所示,包括下列步骤:
步骤s551,在晶圆表面形成第一光刻胶层;
步骤s552,以第一光掩模版为掩模,进行曝光显影,在第一光刻胶层上形成与第一光掩模版上的掩模图形对应的光刻胶凹口;
步骤s553,以第一光刻胶层为掩模,在光刻胶凹口处对晶圆表面进行蚀刻形成第一器件图形;
步骤s554,去除第一光刻胶层;
步骤s555,在晶圆表面形成第二光刻胶层;
步骤s556,以第二光掩模版为掩模,在第一光掩模版曝光位置处进行曝光显影,在第二光刻胶层上形成与第二光掩模版上的掩模图形对应的光刻胶凹口;
步骤s557,以第二光刻胶层为掩模,在光刻胶凹口处对晶圆表面进行蚀刻形成第二器件图形;
步骤s558,去除第二光刻胶层。
所述第一光刻胶层为正胶,所述第二光刻胶层为负胶。
下面以两个在晶圆上形成器件图形的过程为例,来使得上述的制作光掩模版的方法和图案化的方法更加清楚。
第一实施例对应上述第一种制作光掩模版的方法和第一种图案化的方法。
图7所示的为原始的电路图形1,并且沿图中x方向为图形的宽度方向,沿图中y方向为图形的高度方向。图8至图12的宽度方向和高度方向的设置与图7相同。
参照图7所示,原始的电路图形1包括图形分支1A和1B,所述图形分支1A和1B完全相同。其中图形分支1A包括两条互相平行的连线10A、11A,图形分支1B包括两条互相平行的连线10B、11B。所述连线10A、10B互不相连。所述连线11A、11B的情况与连线10A、10B相同。
结合图1、图3和图8所示,本实施例的实质就是将上述的电路图形拆分成两套布局图形:第一布局图形和第二布局图形。所述第一布局图形包括上述的电路图形1和附加图形,所述附加图形包括连线2A和连线2B,所述连线2A与连线10A和连线10B相连,连线2B与连线11A和连线11B相连。
结合图1、图3和图9所示,所述第二布局图形包括第一遮蔽图形3A和第二遮蔽图形3B,所述第一遮蔽图形3A和第二遮蔽图形3B组合成能够覆盖所述电路图形1的布局图形,并且第一遮蔽图形3A和第二遮蔽图形3B的间距等于电路图形2的不相连的连线间的间距,例如图9中所示的两个矩形图形,第一遮蔽图形3A和第二遮蔽图形3B的间距为所述连线10A和连线10B、连线11A和连线11B的间距,即所述附加图形连线2A和2B的宽。并且,第一遮蔽图形3A和第二遮蔽图形3B的高度与第一布局图形的高度相同。
结合图1和图3所示,在将原始电路图形拆分成第一布局图形和第二布局图形之后,就对第一布局图形和第二布局图形分别进行光学邻近修正以得到第一布局修正图形和第二布局修正图形,对所述布局图形的修正基于实际情况可采用基于规则的光学邻近效应修正法、基于模型的光学邻近效应修正法、基于像素的光学邻近效应修正法等本领域技术人员公知的方法,这里就不再赘述了。
结合图1和图3所示,在得到所述第一布局修正图形和第二布局修正图形之后,通过电子束写入装置或激光束写入装置将第一布局修正图形和第二布局修正图形分别写入两块光掩模版上,形成第一掩模图形和第二掩模图形。参照图10所示,第一掩模图形3和第二掩模图形4均位于光掩模版上的不透光区域,所述不透光区域的材质为铬。
在制作完光掩模版后,接下来就是通过曝光、显影以及蚀刻将掩模图形转移至晶圆上。参照图4所示步骤,
首先,在晶圆表面形成光刻胶层,涂布光刻胶的方法一般有刷法、旋涂方法和浸泡法等。并且此处所用的光刻胶为正胶。
然后,以第一光掩模版为掩模,进行曝光显影,在光刻胶层上形成与第一光掩模版上的掩模图形对应的光刻胶凹口。继续参照图10所示,由于第一光掩模版上的第一掩模图形处于不透光区域,因而经过曝光之后,光刻胶层上除了第一掩模图形对应的区域以外的光刻胶变成可溶,当显影之后,所述可溶光刻胶区域的光刻胶就被显影液去除而形成光刻胶凹口。
接着,以第二光掩模版为掩模,在第一光掩模版曝光位置处进行曝光显影,在光刻胶层上形成与第二光掩模版上的掩模图形对应的光刻胶凹口。继续参照图10所示,由于第二光掩模版上的第二掩模图形处于不透光区域,因而经过曝光之后,光刻胶层上除了第二掩模图形对应的区域以外的光刻胶变成可溶。此时,如上所述,由于第二掩模图形的两个遮蔽图形的间距等于第一掩模图形中的附加图形的宽,而第二掩模版上除了第二掩模图形的两个遮蔽图形之外均是透光区域,并且,所述对第二光掩模版的曝光是在与第一光掩模版的同一位置,因此,在第一掩模图形的附加图形对应的区域的光刻胶曝光后也变成可溶。当显影之后,该部分的光刻胶就被去除。因而,最终光刻胶层上的图形即形成了如图7所示的电路图形1。从这里可以看出,第二掩模图形的作用其实是用于在曝光显影过程中对第一掩模图形进行分割,以使得最终光刻胶层上的图形符合原始电路图形。
接下来,以光刻胶层为掩模,在光刻胶凹口处对晶圆表面进行蚀刻形成器件图形。所述蚀刻根据蚀刻的材料层不同而采用相应的蚀刻方法。
最后,去除光刻胶层。一般来说,目前对于正胶通常采用的干法工艺。通常是在高温下通入氧气与光刻胶发生反应来去除光刻胶。
第二实施例对应上述第二种制作光掩模版的方法和第二种图案化的方法。
图7所示的为原始的电路图形1,并且沿图中x方向为图形的宽度方向,沿图中y方向为图形的高度方向。图8至图12的宽度方向和高度方向的设置与图7相同。
参照图7所示,原始的电路图形1包括图形分支1A和1B,所述图形分支1A和1B完全相同。其中图形分支1A包括两条互相平行的连线10A、11A,图形分支1B包括两条互相平行的连线10B、11B。所述连线10A、10B互不相连。所述连线11A、11B的情况与连线10A、10B相同。
结合图1、图3和图8所示,本实施例的实质就是将上述的电路图形拆分成两套布局图形:第一布局图形和第二布局图形。所述第一布局图形包括上述的电路图形1和附加图形,所述附加图形包括连线2A和连线2B,所述连线2A与连线10A和连线10B相连,连线2B与连线11A和连线11B相连。
结合图1、图3和图11所示,所述第二布局图形为能够覆盖附加图形的布局图形,并且所述第二布局图形的宽度等于电路图形的不相连布局线间的间距,例如图11所示的矩形图形2。所述矩形图形2的宽度为所述第一布局图形的连线10A和连线10B、连线11A和连线11B的间距,即附加图形连线2A和2B的宽。而矩形图形2的高度为电路图形1的图形分支1A和1B的高度。
在将原始电路图形1拆分成第一布局图形和第二布局图形之后,就对第一布局图形和第二布局图形分别进行光学邻近修正以得到第一布局修正图形和第二布局修正图形,对所述布局图形的修正基于实际情况可采用基于规则的光学邻近效应修正法、基于模型的光学邻近效应修正法、基于像素的光学邻近效应修正法等本领域技术人员公知的方法,这里就不再赘述了。
在得到所述第一布局修正图形和第二布局修正图形之后,通过电子束写入装置或激光束写入装置将第一布局修正图形和第二布局修正图形分别写入两块光掩模版上,形成第一掩模图形和第二掩模图形。参照图12所示,第一掩模图形30和第二掩模图形40均位于光掩模版上的不透光区域,所述不透光区域的材质为铬。
在制作完光掩模版后,接下来就是通过曝光、显影以及蚀刻将掩模图形转移至晶圆上。参照图6所示步骤,
首先,在晶圆表面形成第一光刻胶层,涂布光刻胶的方法一般有刷法、旋涂方法和浸泡法等。并且此处所用的光刻胶为正胶。
然后,以第一光掩模版为掩模,进行曝光显影,在第一光刻胶层上形成与第一光掩模版上的掩模图形对应的光刻胶凹口。继续参照图12所示,由于第一光掩模版上的第一掩模图形处于不透光区域,因而经过曝光之后,光刻胶层上除了第一掩模图形对应的区域以外的光刻胶变成可溶,当显影之后,所述可溶光刻胶区域的光刻胶就被显影液去除而形成光刻胶凹口。
接下来,以第一光刻胶层为掩模,在光刻胶凹口处对晶圆表面进行蚀刻形成第一器件图形。所述蚀刻根据蚀刻的材料层不同而采用相应的蚀刻方法。而所形成的第一器件图形的形状可参照图12所示,即与第一掩模图形一致。
在形成第一器件图形之后,去除第一光刻胶层。由于第一光刻胶层采用的是正胶,因而常用的去除方法为干法工艺。
接下来,再在晶圆表面形成第二光刻胶层。所述形成方法与形成第一光刻胶层的方法相同,这里就不再赘述了。并且,此处所用的光刻胶为负胶。
接着,以第二光掩模版为掩模,在第一光掩模版曝光位置处进行曝光显影,在光刻胶层上形成与第二光掩模版上的掩模图形对应的光刻胶凹口。继续参照图12所示,由于第二光掩模版上的第二掩模图形处于不透光区域,因而经过曝光之后,光刻胶层上除了第二掩模图形对应的区域以外的光刻胶变成可溶。此时,如上所述,由于第二掩模图形的矩形图形的宽度等于第一掩模图形中的附加图形的宽,而第二掩模版上除了矩形图形之外均是透光区域,并且,所述对第二光掩模版的曝光是在与第一光掩模版的同一位置,而使用的光刻胶是负胶。因此,经过曝光之后,透光区域的光刻胶从可溶变为不可溶。而负胶本身是可溶于显影液的。当显影之后,所述矩形图形所对应部分的光刻胶就被去除。因此,最后形成的光刻胶凹口所对应的区域正是图12中的附加图形所在的位置。
接下来,以第二光刻胶层为掩模,在光刻胶凹口处对晶圆表面进行蚀刻形成器件图形。所述蚀刻根据蚀刻的材料层不同而采用相应的蚀刻方法。根据前述,光刻胶凹口所对应的区域正是图12中的附加图形所在的位置,经过蚀刻之后,附加图形所对应的材料层就被去除。因而,最终形成的器件图形即如图7所示的图形。
最后,去除光刻胶层。一般来说,目前对于负胶通常采用以下方法去除:步骤1:首先用一种可将负胶溶解的溶剂对负胶进行初步溶解(此步骤可以省略);步骤2:然后用离子束冲击负胶层;步骤3:最后用蚀刻使用的酸剂清洗以彻底去除负胶层。
综上所述,上述所公开的制作光掩模版及图案化方法通过将待曝光的电路图形分解成两套布局图形,一套布局图形包含待曝光的电路图形以及附加图形,所述附加图形用于降低光学邻近修正的难度,另一套包含用于去除附加图形的辅助图形,并分别对所述两套布局图形修正后写入两块光掩模版。通过依次将两套布局图形曝光,从而使得最终形成器件图形能够精确地吻合待曝光电路图形,避免了光学邻近修正过度的情况。
虽然本发明已以较佳实施例披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (8)
1.一种制作光掩模版的方法,其特征在于,包括:
提供第一布局图形,所述第一布局图形包括待曝光电路图形和附加图形,所述待曝光电路图形具有至少两条不相连的相对布局线,所述附加图形将所述相对布局线相连,所述附加图形用于降低光学邻近修正的难度;
提供用于去除所述附加图形的第二布局图形;
分别对第一布局图形和第二布局图形进行光学邻近修正形成第一布局修正图形和第二布局修正图形;
分别将第一布局修正图形和第二布局修正图形转移至两块光掩模版上,形成第一掩模图形和第二掩模图形。
2.如权利要求1所述的制作光掩模版的方法,其特征在于,制作所述第一掩模图形和第二掩模图形的材料为铬。
3.一种图案化方法,其特征在于,包括:
提供第一布局图形,所述第一布局图形包括待曝光电路图形和附加图形,所述待曝光电路图形具有至少两条不相连的相对布局线,所述附加图形将所述相对布局线相连,所述附加图形用于降低光学邻近修正的难度;
提供用于去除所述附加图形的第二布局图形;
分别对第一布局图形和第二布局图形进行光学邻近修正形成第一布局修正图形和第二布局修正图形;
分别将第一布局修正图形和第二布局修正图形转移至两块光掩模版上,形成第一掩模图形和第二掩模图形;
依次将第一光掩模版和第二光掩模版上的掩模图形转移至晶圆上。
4.如权利要求3所述的图案化方法,其特征在于,制作所述第一掩模图形 和第二掩模图形的材料为铬。
5.如权利要求4所述的图案化方法,其特征在于,所述依次将第一光掩模版和第二光掩模版上的掩模图形转移至晶圆上,包括:
在晶圆表面形成光刻胶层;
以第一光掩模版为掩模,进行曝光显影,在光刻胶层上形成与第一光掩模版上的掩模图形对应的光刻胶凹口;
以第二光掩模版为掩模,在第一光掩模版的曝光位置处进行曝光显影,在光刻胶层上形成与第二光掩模版上的掩模图形对应的光刻胶凹口;
以光刻胶层为掩模,在光刻胶凹口处对晶圆表面进行蚀刻形成器件图形;
去除光刻胶层。
6.如权利要求5所述的图案化方法,其特征在于,所述光刻胶为正胶。
7.如权利要求4所述的图案化方法,其特征在于,所述依次将第一光掩模版和第二光掩模版上的掩模图形转移至晶圆上,包括:
在晶圆表面形成第一光刻胶层;
以第一光掩模版为掩模,进行曝光显影,在第一光刻胶层上形成与第一光掩模版上的掩模图形对应的光刻胶凹口;
以第一光刻胶层为掩模,在光刻胶凹口处对晶圆表面进行蚀刻形成第一器件图形;
去除第一光刻胶层;
在晶圆表面形成第二光刻胶层;
以第二光掩模版为掩模,在第一光掩模版的曝光位置处进行曝光显影,在第二光刻胶层上形成与第二光掩模版上的掩模图形对应的光刻胶凹口;
以第二光刻胶层为掩模,在光刻胶凹口处对晶圆表面进行蚀刻形成第二器件图形;
去除第二光刻胶层。
8.如权利要求7所述的图案化方法,其特征在于,所述第一光刻胶层为正胶,所述第二光刻胶层为负胶。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2007101710883A CN101446755B (zh) | 2007-11-27 | 2007-11-27 | 制作光掩模版的方法及图案化的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2007101710883A CN101446755B (zh) | 2007-11-27 | 2007-11-27 | 制作光掩模版的方法及图案化的方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101446755A CN101446755A (zh) | 2009-06-03 |
CN101446755B true CN101446755B (zh) | 2011-05-11 |
Family
ID=40742487
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2007101710883A Active CN101446755B (zh) | 2007-11-27 | 2007-11-27 | 制作光掩模版的方法及图案化的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101446755B (zh) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8562843B2 (en) * | 2011-10-18 | 2013-10-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Integrated circuit method with triple patterning |
CN104952763B (zh) * | 2014-03-28 | 2017-12-08 | 中芯国际集成电路制造(上海)有限公司 | 定义最佳电子束对焦点的方法 |
CN106324979B (zh) * | 2015-07-02 | 2020-03-27 | 无锡华润华晶微电子有限公司 | 一种掩模版、晶圆定位板及制作方法、晶圆制作方法 |
CN105280479B (zh) * | 2015-09-17 | 2018-05-01 | 上海华力微电子有限公司 | 一种栅极阵列图形的双重曝光制作方法 |
DE102016109099B4 (de) * | 2016-05-18 | 2023-01-19 | Infineon Technologies Ag | Belichtungsmaske, Belichtungsvorrichtung und Verfahren zum Kalibrieren einer Belichtungsvorrichtung |
-
2007
- 2007-11-27 CN CN2007101710883A patent/CN101446755B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN101446755A (zh) | 2009-06-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5567248B2 (ja) | ゲートパターンを形成するための二重露光二重レジスト層プロセス | |
CN101446755B (zh) | 制作光掩模版的方法及图案化的方法 | |
JP2001230186A5 (zh) | ||
US7604907B2 (en) | Multi-exposure semiconductor fabrication mask sets and methods of fabricating such multi-exposure mask sets | |
JP2005521084A (ja) | ダマシンプロセスにおける全位相位相シフトマスク | |
US5789117A (en) | Transfer method for non-critical photoresist patterns | |
US6187486B1 (en) | Method of multi-exposure for improving photolithography resolution | |
US6613485B2 (en) | Optical proximity correction of pattern on photoresist through spacing of sub patterns | |
US6387596B2 (en) | Method of forming resist images by periodic pattern removal | |
US20050123858A1 (en) | Method for forming pattern and method for manufacturing semiconductor device | |
US6977715B2 (en) | Method for optimizing NILS of exposed lines | |
KR20030056499A (ko) | 미세 패턴 형성용 마스크 | |
JP2008294352A (ja) | 露光方法及び露光用フォトマスク | |
KR20010030519A (ko) | 상대적으로 작은 임계 치수를 가진 피쳐들을 포함하는집적 회로를 제조하는 방법 | |
KR100955168B1 (ko) | 노광마스크 및 이를 이용한 반도체소자의 형성방법 | |
CN112946993B (zh) | 光学邻近修正、光掩膜版制作及图形化方法 | |
US9171735B2 (en) | Method for fabricating a semiconductor integrated circuit with a litho-etch, litho-etch process for etching trenches | |
KR101023077B1 (ko) | 마스크 패턴 형성 방법 | |
KR100811251B1 (ko) | 극미세 패턴의 형성방법 | |
JP2002182363A (ja) | マスク及びパターン形成方法 | |
JP2006203032A (ja) | 素子の製造方法 | |
KR100434707B1 (ko) | 반도체 소자 제조용 노광 마스크 | |
JP2008203398A (ja) | フォトマスクのパターン補正方法及びフォトマスク | |
KR20070092549A (ko) | 노광 마스크에 보조 패턴을 삽입하는 방법 | |
JP2000305276A (ja) | 露光方法および装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |