CN101434375B - 半导体微机电结构的制造方法 - Google Patents

Abstract

本发明公开了一种半导体微机电结构的制造方法，是先在一硅基衬底的上表面制备至少一内具微机电结构的绝缘电路层，并且在绝缘电路层上表面由内而外依序制作一牺牲层及一阻挡层，接着在硅基衬底的下背面制作一层蚀刻阻挡层，并从硅基衬底的下背面进行深反应离子蚀刻或使用湿蚀刻，以形成相应该微机电结构的空间，再依序进行绝缘电路层、牺牲层的蚀刻，使微机电结构悬浮；藉此，有效避免侧蚀，而且微机电曝露在外、受到损伤的机率低，更能与一般集成电路封装工艺整合以减少最后封装成本。

Description

半导体微机电结构的制造方法

技术领域

本发明涉及一种半导体制造方法，特别设计一种半导体微机电结构的制造方法。

背景技术

现有的半导体微机电系统包含各种不同的半导体微结构，例如：不可动的探针、流道、孔穴结构，或是一些可动的弹簧、连杆、齿轮(刚体运动或是挠性形变)等结构。

将上述不同的结构和相关的半导体电路相互整合，即可构成各种不同的半导体应用。故如何藉由制造方法以提升微机械结构各种不同的功能，是未来半导体微机电系统的关键指针，也是未来进一步研究芯片时的严峻挑战。若能研发改进已知的技术，未来的发展前景无法预先估计。

目前制作微机电传感器和启动器系统经常需要在硅基衬底上制作悬浮式结构。前述制程必须采用先进的半导体技术，例如：高深宽比干蚀刻工艺和牺牲层(sacrificial-layer)去除工艺等专用的微机电系统(MEMS：Micro-Electro-Mechanical Systems)。

常见的技术，如美国发明专利说明书US6458615B1(授权日：2002年10月1日)中公开的技术，都是在一硅基衬底上表面形成至少一内具微机电结构的绝缘电路层，接着从上表面逐层蚀刻，并且经过微机电结构侧边缘后，再进行等向性(isotropic etching)硅基衬底的干法蚀刻，达到微机电结构的悬浮状态。

上面介绍的常见技术虽然能够制作悬浮微机电结构，但是却会产生下面几项缺陷：

一是其采用非等向性化学蚀刻(anisotropic dry chemical etching)方式，利用化学反应的方式来移除绝缘层材料，但是由于经过微机电结构侧边缘后，仍要再进行等向性化学蚀刻将硅基衬底大量蚀刻掉，故这种技术会发生严重的侧蚀现象(under cut)；

二是这种常用技术的制程中，该微机电结构一开始就曝露在制程之中，长时间多层制程处理之后，经常会存在微机电结构受到污染、损伤，造成良率过低；

三是这种制程技术在蚀刻作业完成之后，该微机电结构已能悬浮运作，但是却又要以特殊机械工具将该微机电结构表面封装以阻绝空气，但是由于该微机电结构必须确保处于悬浮状态，先前是利用特殊模具罩设在产品表面，再精密制作不碰触悬浮微机电结构的封装护膜，而这一表面封装技术较为复杂且成本高，且无法与一般集成电路IC的封装进行整合。

微机电结构制作技术的发展十分迅速，为了改进上述诸多问题，美国发明专利说明书US6712983B2(授权日：2004年3月30日)中提出了使用离子蚀刻(Reactive Ion Etching，以下简称RIE)技术，这种技术虽然能大幅降低侧蚀现象(under cut)，但是由于其同样是由上而下逐层进行蚀刻，且最后一次的硅基衬底大量蚀刻工作必须运用横向蚀刻技术才能达成，故这一改进的技术过于麻烦复杂，且仍然通过该微机电结构进行大量蚀刻及横向蚀刻仍会有侧蚀现象(under cut)，且上面所述点微机电结构曝露、不易于进行封装的问题仍然未获得改善。

发明内容

本发明要解决的技术问题是提供一种微机电结构的制造方法，该方法其能有效避免侧蚀现象，降低微机电结构曝露在外而受到损伤的机率，并减少封装成本。

为解决上述技术问题，本发明的微机电结构的制造方法，其于一硅基衬底上表面制备至少一内具微机电结构的绝缘电路层，并且于绝缘电路层上表面由内而外依次制作一牺牲层及一阻挡层，接着在硅基衬底的下背面制作一层蚀刻阻挡层，并从硅基衬底的下背面进行深反应离子蚀刻或者湿法蚀刻出相应的微机电结构的空间，再依次进行绝缘电路层、牺牲层的蚀刻，实现微机电结构的悬浮。

本发明的制作方法优点有：

(1)本发明利用从硅基衬底的下背面进行深反应离子蚀刻的技术，可让经过微机电结构的蚀刻工艺的时间减少、侧壁的蚀刻量降低，且配合干式的深活性离子蚀刻(Deep Reactive Ion Etching-简称DRIE)及干式的离子蚀刻(Reactive Ion Etching-简称RIE)技术，有效避免微机电结构部位出现侧蚀。先于绝缘电路层上表面由内而外依序制作一牺牲层及一阻挡层，并从硅基衬底之下背面进行深反应离子蚀刻形成相应该微机电结构之空间，再依序进行绝缘电路层、牺牲层的蚀刻，达成微机电之悬浮时仍保有绝缘电路层上表面的阻挡层。

(2)本发明利用从硅基衬底的下背面进行深反应离子蚀刻的技术，该绝缘电路层内的微机电结构从刻蚀制程开始到悬浮时，皆保证有绝缘电路层上表面的阻挡层，故本发明的制作方法能有效避免微机电结构曝露在外、降低受到损伤的机率；

(3)本发明的制作方法中，由于绝缘电路层上表面的阻挡层可以直接作为微机电结构的封装，故本发明能够直接去除以往复杂、高成本的后道封装作业。

(4)本发明的制作方法中，由于牺牲层是最后蚀刻的部位，可以利用多个储置层配合牺牲层进行微机电结构的厚重保留；此外，由于阻挡层将会成为中空封装；若是采用导体阻挡层，就电性共同连接导体阻挡层的微机电结构；故本发明的制造方法，能够随意调控微机电结构的厚重或制作导体阻挡层，有效增加微机电结构的模式，降低成本。

附图说明

下面结合附图与具体实施方式对本发明作进一步详细的说明：

图1至图5为本发明的第一个实施例中每个步骤的结构示意图；

图6至图12为本发明的第二个实施例中每个步骤的结构示意图；

图13至图18为本发明的第三个实施例中每个步骤的结构示意图；

图19至图25为本发明的第四个实施例中每个步骤的结构示意图；

图26至图35为本发明的第五个实施例中每个步骤的结构示意图；

图36至图42为本发明的第六个实施例中每个步骤的结构示意图。

具体实施方式

图1至图5给出了本发明的半导体微机电结构的制造方法的第一个实施例，具体步骤如下：

(1)首先在一硅基衬底10的上表面11上制备至少一内具微机电结构21的绝缘电路层20，并且在绝缘电路层20上表面由内而外依次制作一牺牲层30和一阻挡层40(见图1)；

(2)接着在硅基衬底10的下背面12制作一层蚀刻阻挡层50，且蚀刻该阻挡层50的开口51，开口51相对应于该微机电结构21的位置(见图2)；

(3)并从硅基衬底10的下背面12进行深反应离子蚀刻(DRIE)或者湿法蚀刻，且在硅基衬底10上定向形成相应于微机电结构21的空间101，刻蚀至绝缘电路层20，使空间101到达该绝缘电路层20边缘(见图3)；

(4)后从硅基衬底10的空间101起，利用离子蚀刻(RIE)进行绝缘电路层20的定向蚀刻，直至预设的微机电结构21，并且形成直达牺牲层30的空间201(见图4)；

(5)自绝缘电路层20的空间201起，进行牺牲层30的等向性蚀刻(etching)，并且形成牺牲层30中相应于微机电结构21的空间301，使微机电结构21呈悬浮状态，且微机电结构21的上方都能保证有阻挡层40进行密封保护(见图5)。

上述的第一个实施例中的半导体微机电结构的制造方法，其产生的有益效果为：

1.能有效避免侧蚀，利用从硅基衬底10的下背面12进行深反应离子蚀刻(DRIE)或湿蚀刻的技术，可让经过曝露微机电结构21的蚀刻减少、蚀刻量降低，且配合干式的离子蚀刻(RIE)技术，有效避免微机电结构21部位出现侧蚀；

2.降低微机电结构21曝露、降低损伤机率，并能有效减少封装成本，由于利用从硅基衬底10的下背面12依序进行深反应离子蚀刻(DRIE)、离子蚀刻(RIE)及等向性蚀刻(etching)，绝缘电路层20内的微机电结构21从制程开始到悬浮时，上方都能保证有阻挡层40，有效避免微机电结构21曝露在外、降低受到损伤的机率；更因绝缘电路层21上的阻挡层40可以直接作为封装，故本发明能够直接去除以往复杂、高成本的后续封装作业。

图6至图12给出了本发明的半导体微机电结构的制造方法的第二个实施例，具体步骤如下：

(1)首先在一硅基衬底10的上表面11上制备至少一内具微机电结构21的绝缘电路层20，并且在绝缘电路层20的上表面由内而外依序制作一储置层60、一牺牲层30(见图6)；

(2)在牺牲层30上制作一阻挡层40(见图7)；

(3)接着在硅基衬底10的下背面12制作一层蚀刻阻挡层50，且在相应微机电结构21的位置蚀刻出该阻挡层50的开口51(见图8)；

(4)并从硅基衬底10的下背面12进行深反应离子蚀刻(DRIE)或者湿法蚀刻，在硅基衬底10内定向形成相应于微机电结构21的空间101，空间101到达绝缘电路层20(见图9)；

(5)自硅基衬底10的空间101起，利用离子蚀刻(RIE)进行绝缘电路层20的定向蚀刻，且到达预设的微机电结构21至，并且形成到达储置层60(storing layer)的空间201(见图10)；

(6)自绝缘电路层20的空间201起，利用深反应离子蚀刻(DRIE)或离子蚀刻(RIE)进行储置层60的定向蚀刻，且通过预设的微机电结构21形成到达牺牲层30的空间601(见图11)；

(7)自储置层60的空间601起，进行牺牲层30的等向性蚀刻(isotropic etching)，并且形成牺牲层30内相应于微机电结构21的空间301，使微机电结构21位于悬浮状态，此时，悬浮微机电结构21一侧还留有预设厚度的储置层60，可供使用者根据需求调控悬浮微机电结构21的重量、扭力等物理特性，且微机电结构21的上方都保证有阻挡层40的密封防护(见图12)。

上述第二个实施例能产生的效果在于：

1.能有效避免侧蚀(与第一个实施例相同)；

2.降低微机电曝露、损伤机率，并能有效减少封装成本(与第一个实施例相同)；

3.能够随意调控微机电结构的厚重，利用若干储置层60配合牺牲层30就能进行微机电结构21的厚重保留，供使用者依照需求调控悬浮微机电结构21的重量、扭力等等物理特性。

图13至图18给出了本发明的半导体微机电结构的制造方法的第三个实施例，具体步骤如下：

(1)首先在一硅基衬底10的上表面11制备至少一内具微机电结构21的绝缘电路层20，并且在绝缘电路层20的上表面由内而外依序制作一储置层60、一牺牲层30，且在牺牲层30上制作一倒盖状阻挡层40，且倒盖状阻挡层40外侧与储置层60接触(见图13)；

(2)接着在硅基衬底10的下背面12制作一层蚀刻阻挡层50，且在相应微机电结构21的位置蚀刻出阻挡层50的开口51(见图14)；

(3)并从硅基衬底10的下背面12进行深反应离子蚀刻(DRIE)，在硅基衬底10定向形成相应于该微机电结构21的空间101，该空间101到达该绝缘电路层20(见图15)；

(4)自硅基衬底10的空间101利用离子蚀刻(RIE)进行绝缘电路层20的定向蚀刻，且到达预设的微机电结构21，并且形成到达储置层60的空间201(见图16)；

(5)自绝缘电路层20的空间201利用深反应离子蚀刻(DRIE)或离子蚀刻(RIE)进行储置层60的定向蚀刻，且通过预设的微机电结构21形成到达牺牲层30的空间601，而空间601位于该倒盖状阻挡层40与储置层60接触位置之内(见图17)；

(6)自储置层60的空间601起，进行牺牲层30的等向性蚀刻(isotropic etching)，并且将牺牲层30全部去除，使微机电结构21处于悬浮状态，此时，悬浮微机电结构21一侧尚留有预设厚度的储置层60，可供使用者按需求调控悬浮微机电结构21的重量、扭力等等物理特性，且微机电结构21的上方都保有倒盖状阻挡层40进行密封保护(见图18)。

该第三个实施例能产生的效果在于：

1.能有效避免侧蚀(与第一个实施例相同)。

2.降低微机电曝露、损伤机率，并能有效减少封装成本(与第一个实施例相同)。

3.能够随意调控微机电结构的厚重(与第一个实施例相同)。

4.在微机电结构21上方都有倒盖状阻挡层40进行密封，不仅能提升密封效果，且能运用倒盖状阻挡层40材料的选用，令倒盖状阻挡层40直接作为微机电结构21的封装，让本发明能够直接去除以往复杂、高成本的后续封装作业。

图19至图25给出了本发明的半导体微机电结构的制造方法的第四个实施例，具体步骤如下：

(1)首先在一硅基衬底10的上表面11制备至少一内具微机电结构21的绝缘电路层20，并且在绝缘电路层20上表面由内而外依序制作一储置层60、一牺牲层30，且在牺牲层30上制作一倒盖状阻挡层40，且倒盖状阻挡层40外侧与储置层60接触，接着在硅基衬底10的下背面12制作一层蚀刻阻挡层50，且蚀刻出刻蚀阻挡层50的开口51，该开口51相应于该微机电结构21的位置(见图19)；

(2)并从硅基衬底10的下背面12利用深反应离子蚀刻(DRIE)或离子蚀刻(RIE)进行预设高度的定向蚀刻，且在硅基衬底10内定向形成相应于微机电结构21的空间102，该空间102并未到达绝缘电路层20(见图20)；

(3)剥离刻蚀阻挡层50，在硅基衬底10的下背面12及空间102内制作底部阻挡层70(见图21)；

(4)藉由底部阻挡层70在硅基衬底10进行该深反应离子蚀刻(DRIE)，且定向蚀刻形成相应该微机电结构21的空间101，该空间101到达该绝缘电路层20(见图22)；

(5)自硅基衬底10的空间101利用离子蚀刻(RIE)进行绝缘电路层20的定向蚀刻，且到达预设的微机电结构21，并且形成到达储置层60的空间201(见图23)；

(6)自绝缘电路层20的空间201利用深反应离子蚀刻(DRIE)或离子蚀刻(RIE)进行储置层60的定向蚀刻，且通过预设的微机电结构21形成到达牺牲层30的空间601，而空间601位于该倒盖状阻挡层40与储置层60接触位置之内(见图24)；

(7)自储置层60的空间601进行该牺牲层30的等向性蚀刻(isotropic etching)，并且将牺牲层全部去除，使微机电结构21处于悬浮状态，此时，中央悬浮微机电结构21一侧尚留有预设厚度的储置层60、另一侧也形成作为厚重基础的悬浮硅基衬底10，可供使用者需求调控悬浮微机电结构21的重量、扭力等等物理特性，且微机电结构21上方都保有倒盖状阻挡层40的密封(见图25)。

该第四实施例能产生的效果在于：

1.能有效避免侧蚀(如前述)。

2.降低微机电曝露、损伤机率，并能有效减少封装成本(如前述)。

3.能够随意调控微机电结构21的厚重，并且让硅基衬底10也成为微机电结构21厚重的基础，并且令微机电结构21厚重的调变范围增加，更有效令产品设计变化更多样。

4.其能提升密封效果(如前述)。

图26至图35给出了本发明的半导体微机电结构的制造方法的第五个实施例，具体步骤如下：

(1)如图26所示，首先在一硅基衬底10的上表面11制备至少一内具微机电结构21的绝缘电路层20，并且在绝缘电路层20上表面制作一储置层60，该储置层60具有孔洞61，且该孔洞61相应于预设的微机电结构21的位置；

(2)如图27所示，在储置层60上制作一牺牲层30，且牺牲层30充填于该储置层60的孔洞61内；

(3)如图28所示，在牺牲层30上制作一倒盖状阻挡层40，且倒盖状阻挡层40外侧与储置层60接触；

(4)如图29所示，接着在硅基衬底10的下背面12制作一层蚀刻阻挡层50，且蚀刻阻挡层50的开口51相应该微机电结构21的位置；

(5)如图30所示，并从硅基衬底10的下背面12利用深反应离子蚀刻(DRIE)或离子蚀刻(RIE)进行预设高度的定向蚀刻，且在硅基衬底10定向形成相应该微机电结构21的空间102，该空间102未到达该绝缘电路层20；

(6)如图31所示，剥离刻蚀阻挡层50后，在硅基衬底10的下背面12及空间102内制作底部阻挡层70；

(7)如第32图所示，藉由底部阻挡层70在硅基衬底10进行该深反应离子蚀刻(DRIE)，且定向蚀刻形成相应该微机电结构21的空间101，该空间101到达该绝缘电路层20；

(8)如图33所示，自硅基衬底10的空间101利用离子蚀刻(RIE)进行绝缘电路层20的定向蚀刻，且到达预设的微机电结构21，并且形成到达储置层60的空间201；

(9)如图34所示，自绝缘电路层20的空间201利用深反应离子蚀刻(DRIE)或离子蚀刻(RIE)进行储置层60的定向蚀刻，且通过预设的微机电结构21形成到达牺牲层30的空间601，而空间601位于该倒盖状阻挡层40与储置层60接触位置之内，并且到达充填于该储置层60的孔洞61内的牺牲层30；

(10)如图35所示，自储置层60的空间601进行该牺牲层30的等向性蚀刻(isotropic etching)，并且将牺牲层及充填于该储置层60的孔洞内的牺牲层全部去除，使微机电结构21处于悬浮状态，此时，中央悬浮微机电结构21一侧尚留有预设厚度的储置层60、另一侧也形成作为厚重基础的悬浮硅基衬底10，且微机电结构21上方都有倒盖状阻挡层40的密封，另于原本相应该储置层60孔洞的微机电结构21上方则没有保留厚重。

该第五个实施例能产生的效果在于：

1.有效避免侧蚀(如前述)。

2.降低微机电曝露、损伤机率，并能有效减少封装成本(如前述)。

3.能够随意调控微机电结构21的厚重，不但让硅基衬底10也成为微机电结构21厚重的基础，并且令微机电结构21可以选择部份厚重消除、部份厚重的增加，更有效令产品设计变化更多样。

4.能提升密封效果(如前述)。

图36至图42给出了本发明的半导体微机电结构的制造方法的第六个实施例，具体步骤如下：

(1)如图36所示，首先在一硅基衬底10的上表面11制备至少一内具微机电结构21的绝缘电路层20，并且在绝缘电路层20上表面开设若干孔洞22，该孔洞22相应于预设的微机电结构21；

(2)如图37所示，在绝缘电路层20上制作一牺牲层30，且牺牲层30未覆盖在该绝缘电路层20的孔洞22；

(3)如图38所示，在牺牲层30上制作一倒盖状导体阻挡层80，且倒盖状导体阻挡层80外侧与绝缘电路层20接触，且导体阻挡层80进入该绝缘电路层20的孔洞22内与微机电结构21实现电性连通，导体阻挡层80的材料可以是任一种金属材料，最好为铝、镍、银、铜或金等高导通性金属材料；

(4)如图39所示，接着在硅基衬底10的下背面12制作一层蚀刻阻挡层50，且蚀刻阻挡层50的开口51相应该微机电结构21的位置；

(5)如图40所示，并从硅基衬底10的下背面12利用深反应离子蚀刻(DRIE)进行定向蚀刻，且在硅基衬底10定向形成到达该绝缘电路层20的空间101；

(6)如图41所示，自硅基衬底10的空间101利用离子蚀刻(RIE)进行绝缘电路层20的定向蚀刻，且到达预设的微机电结构21，并且形成到达牺牲层30的空间201；

(7)如图42所示，自绝缘电路层20的空间201利用蚀刻技术将牺牲层全部去除，使微机电结构21处于悬浮状态，此时，该导体阻挡层80可以进行预设至少二微机电结构21电性连通，且封装于微机电结构21上方。

该第六实施例能产生的效果在于：

1.有效避免侧蚀(如前述)。

2.降低微机电曝露、损伤机率，并能有效减少封装成本(如前述)。

3.能够随意调控微机电结构的厚重(如前述)。

4.能提升密封效果(如前述)。

5.能利用导体阻挡层80进行预设至少二微机电结构21电性连通，而且完全不会影响原本微机电结构的设计。

综上所述，本发明的半导体微机电结构的制造方法，其先在绝缘电路层上表面由内而外依序制作一牺牲层及一阻挡层，接着在硅基衬底的下背面制作一层蚀刻阻挡层，并从硅基衬底的下背面进行深反应离子蚀刻形成相应该微机电结构的空间，再依序进行绝缘电路层、牺牲层的蚀刻，使微机电结构处于悬浮状态。藉此，有效避免侧蚀，而且微机电曝露在外、受到损伤的机率低，更能减少最后封装成本。在上述所有的实施例中，还可以在绝缘电路层制备完成后，增加一磨薄硅基衬底的工序。

上述导体阻挡层的材料可以是铝、银、镍、铜或金等高导通性金属材料，并且直接与微机电结构电性连通。

值得一提的是，干式的深活性离子蚀刻(Deep Reactive Ion Etching，以下简称DRIE)，DRIE是近年来相当受到重视的非等向性体蚀刻技术，其利用蚀刻的过程中所形成的保护层，来防止侧壁被蚀刻，以达到非等向性蚀刻的目的，因此蚀刻的结构形状，不会受到晶格面的影响且没有凸角底切的特性，因此可以蚀刻出任意形状的孔洞或凸块；另外，利用蚀刻延迟(RIElag)的特性，还可以在基材表面制造多重高度。

Claims (18)

1.一种半导体微机电结构的制造方法，其特征在于：先在一硅基衬底的上表面制备一内具微机电结构的绝缘电路层，而后在所述绝缘电路层的上表面朝外依次制作一牺牲层及一阻挡层，接着在所述硅基衬底的下背面制作一层蚀刻阻挡层，刻蚀所述刻蚀阻挡层形成刻蚀阻挡层的开口，并从所述硅基衬底的下背面进行硅基衬底蚀刻形成相应所述微机电结构的空间，再自所述空间依序由下而上进行蚀刻到达阻挡层，使微机电结构悬浮。

2.按照权利要求1所述的半导体微机电结构的制造方法，其特征在于：在完成所述绝缘电路层的制备后，磨薄所述硅基衬底，所述硅基衬底的下背面的刻蚀为深反应离子蚀刻或湿蚀刻。

3.按照权利要求1所述的半导体微机电结构的制造方法，其特征在于：所述硅基衬底的下背面蚀刻阻挡层的开口相应所述微机电结构的位置，并令硅基衬底的下背面的空间到达该绝缘电路层。

4.按照权利要求1所述的半导体微机电结构的制造方法，其特征在于：所述绝缘电路层的刻蚀采用离子蚀刻工艺进行定向蚀刻，且到达所述牺牲层；所述牺牲层则进行等向性蚀刻。

5.按照权利要求1所述的半导体微机电结构的制造方法，其特征在于：在绝缘电路层的上表面开设多个孔洞，所述孔洞相应于预设的微机电结构；且所述绝缘电路层上的牺牲层未覆盖于孔洞上；在所述牺牲层上制作导体阻挡层，且所述导体阻挡层外侧与所述绝缘电路层接触，而所述导体阻挡层进入所述绝缘电路层的孔洞内与微机电结构电性连通，所述导体阻挡层在牺牲层蚀刻去除后，形成预设至少二个微机电结构的电性连通。

6.按照权利要求5所述的半导体微机电结构的制造方法，其特征在于：所述导体阻挡层采用任一种金属材料。

7.一种半导体微机电结构的制造方法，其特征在于：先在一硅基衬底上表面制备一内具微机电结构的绝缘电路层，在绝缘电路层上表面由内而外依序制作一储置层、一牺牲层及一阻挡层；

接着在硅基衬底的下背面制作一层蚀刻阻挡层，刻蚀出蚀刻阻挡层的开口，并从硅基衬底的下背面进行所述硅基衬底蚀刻形成相应该微机电结构的空间；

利用离子蚀刻进行所述绝缘电路层的定向蚀刻，且蚀刻到达所述储置层；

再利用离子蚀刻进行所述储置层的定向蚀刻，相应所述微机电结构保留预设厚度的储置层，且蚀刻到达所述牺牲层；

进行所述牺牲层的等向性蚀刻，使微机电结构处于悬浮状态，且微机电结构上保留预设的储置层，且所述阻挡层密封于所述微机电结构上方。

8.按照权利要求7所述的半导体微机电结构的制造方法，其特征在于：在完成所述绝缘电路层的制备后，磨薄所述硅基衬底，所述硅基衬底的下背面的刻蚀为深反应离子蚀刻或湿蚀刻。

9.按照权利要求7所述的半导体微机电结构的制造方法，其特征在于：所述阻挡层为倒盖状，且倒盖状阻挡层外侧与所述储置层接触。

10.按照权利要求7所述的半导体微机电结构的制造方法，其特征在于：采用深反应离子蚀刻进行所述储置层的定向蚀刻。

11.按照权利要求7所述的半导体微机电结构的制造方法，其特征在于：

先在硅基衬底定向刻蚀形成相应于所述微机电结构的空间，所述空间未到达该绝缘电路层；

剥离所述刻蚀阻挡层，在硅基衬底的下背面空间内制作底部阻挡层；

藉由底部阻挡层在硅基衬底进行深反应离子蚀刻，且定向蚀刻形成相应所述微机电结构位置的空间，所述空间到达该绝缘电路层；

最后，逐层向上蚀刻后保留预设厚度的悬浮硅基衬底作为微机电结构的厚重基础。

12.按照权利要求9所述的半导体微机电结构的制造方法，其特征在于：所述储置层具有孔洞，且所述孔洞相应预设的微机电结构位置；在所述储置层上制作的牺牲层充填于所述储置层的孔洞内；且在所述储置层的孔洞内的牺牲层蚀刻去除后，在相应于所述储置层孔洞的微机电结构上方则没有保留的厚重。

13.按照权利要求7所述的半导体微机电结构的制造方法，其特征在于：所述硅基衬底的下背面蚀刻阻挡层的开口相应所述微机电结构的位置；并从硅基衬底的下背面进行深反应离子蚀刻，且在硅基衬底定向形成相应该微机电结构的空间，所述空间到达所述绝缘电路层。

14.按照权利要求7所述的半导体微机电结构的制造方法，其特征在于：所述绝缘电路层采用离子蚀刻进行定向蚀刻，且到达所述牺牲层；所述牺牲层则进行等向性蚀刻。

15.按照权利要求9所述的半导体微机电结构的制造方法，其特征在于：在所述绝缘电路层上表面开设多个孔洞，所述孔洞相应于预设的微机电结构位置；且所述绝缘电路层上的牺牲层未覆盖所述孔洞；在所述牺牲层上制作导体阻挡层，且所述导体阻挡层外侧与所述绝缘电路层接触，而所述导体阻挡层进入所述绝缘电路层的孔洞内与所述微机电结构电性连通，所述导体阻挡层在牺牲层蚀刻去除后，形成预设至少二个微机电结构电性连通。

16.按照权利要求15所述的半导体微机电结构的制造方法，其特征在于：所述导体阻挡层采用任一种金属材料。

17.一种半导体微机电结构的制造方法，其特征在于：在一硅基衬底一侧表面制备至少一内具微机电结构的绝缘电路层，接着在绝缘电路层的上表面朝外一次制作一牺牲层及一阻挡层，接着从硅基衬底进行深反应离子蚀刻形成相应于所述微机电结构的空间，再向阻挡层进行蚀刻，完成微机电结构的悬浮。

18.按照权利要求17所述的半导体微机电结构的制造方法，其特征在于：在制备完所述绝缘电路层后，再磨薄所述硅基衬底；所述绝缘电路层采用离子蚀刻到达所述阻挡层；所述阻挡层则进行非等向性蚀刻。

Images