CN101425517A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN101425517A
CN101425517A CNA2008101710074A CN200810171007A CN101425517A CN 101425517 A CN101425517 A CN 101425517A CN A2008101710074 A CNA2008101710074 A CN A2008101710074A CN 200810171007 A CN200810171007 A CN 200810171007A CN 101425517 A CN101425517 A CN 101425517A
Authority
CN
China
Prior art keywords
mentioned
interlayer dielectric
scribe area
pattern
pseudo
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2008101710074A
Other languages
English (en)
Inventor
竹村康司
隈川隆博
松岛芳宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN101425517A publication Critical patent/CN101425517A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Dicing (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

提供一种半导体装置,防止将半导体晶片分割成芯片时,在划片区使用激光开槽方法的情况下,一旦直至扩散层都透过激光,则在扩散层上设置的扩散层导电膜吸收激光,从而因导电膜的溶解及体积膨胀而在扩散层导电膜上的大范围内发生层间绝缘膜的膜剥离。在半导体基板(1)之上交替层叠形成了布线的第1层间绝缘膜(6)和形成了与布线电连接的通孔的第2层间绝缘膜(7),形成具有与布线或通孔电连接的功能元件的多个电路区(2)和在该电路区(2)的周围形成,从半导体基板(1)切出电路区(2)时的切割区即划片区(4)。在划片区(4)中,形成由导电性材料构成的第1伪图案(12)及第2伪图案(13)。

Description

半导体装置
技术领域
本发明涉及具有多层布线结构的半导体装置。
背景技术
通常,在形成具有多层布线结构的半导体装置的布线层时,采用在每一布线层中的层间绝缘膜形成的沟槽部中埋入金属膜的方法(镶嵌法)。镶嵌法是一种方法:在形成了沟槽部的半导体基板的整面上堆积金属膜,利用例如化学机械抛光(Chemical Mechanical Polishing:CMP)法,仅在沟槽部的内部保留金属膜,去除不需要的金属膜。伴随此镶嵌法的CMP法,由于形成在层间绝缘膜上的布线图案等,在抛光速度上产生差异。即,形成在层间绝缘膜上的布线图案等稀疏的区域,与布线图案等稠密的区域相比,由于抛光速度变快,所以膜厚变小。为了抑制最终的布线膜厚的变动,防止由此抛光速度的差异而产生的布线膜厚的变动是重要的。因此,采用在布线图案等稀疏的区域配置伪布线图案作为伪图案的方法。由此,能够防止在CMP工序中产生的图案角塌陷(洼曲)。
例如,在专利文献1中记载了一种为了防止CMP工艺中的洼曲而在半导体基板的划片区及电路区设置均匀的伪图案的半导体装置。
图23是表示用于将现有的半导体装置中的半导体晶片分割成芯片状的切断区即划片区的图,图23(a)是左右配置了电路区的划片区的平面结构,示出了构成划片区的多个第1层间绝缘膜中的1个上表面。图23(b)是图23(a)的XVIb-XVIb线的剖面结构,示出了形成了在层间绝缘膜之上形成的保护膜等的剖面。
如图23(a)所示,在半导体基板1的主表面上彼此设置间隔形成多个形成有功能元件(未图示)的电路区2,在各电路区2的周围形成由导电性材料构成的密封环(seal ring)3。夹在形成在彼此相邻的各个电路区2的密封环3间的区域,形成使各电路区2单片化时的切断区域即划片区4。
此外,如图23(b)所示,在半导体基板1的主表面上,交替层叠有第1层间绝缘膜6和第2层间绝缘膜7,在电路区2的第1层间绝缘膜6中形成由导电性材料构成的布线(未图示),在电路区2的第2层间绝缘膜7中形成由导电性材料构成的通孔(未图示)。另一方面,在划片区4的第1层间绝缘膜6中形成由导电性材料构成、均等配置的孤立图案(岛状图案)即伪图案30。像这样,通过在划片区4中形成均等配置的伪图案30,就能实现防止CMP工序中的洼曲。
此外,作为防止在切割工序中产生的破片的方法,在专利文献4中记载了一种在半导体晶片上的切割线的两侧设置间隔、照射激光照射光从而形成防膜剥离槽的工序。
专利文献1:JP特开2004-235357号公报
专利文献2:JP特开2006-41244号公报
专利文献3:JP特开2004-153015号公报
专利文献4:JP特开2007-48995号公报
发明内容
但是,在上述现有的半导体装置中,虽然分别提及到有关为了防止洼曲而形成伪图案及使用激光照射光形成防膜剥离槽的工序,但没有特别提及到有关在划片区形成的扩散层导电膜、布线伪图案的配置及激光开槽方法的关系。在使用激光开槽方法的情况下,一旦直至扩散层都透过激光,则在扩散层上设置的扩散层导电膜吸收激光,就会引起扩散层导电膜的溶解及体积的膨胀,并且会在扩散层导电膜之上的大范围内产生层间绝缘膜的膜剥离。此剥离不仅会产生在此阶段存在水分浸入芯片内部等的问题,还在激光开槽后的切割工序中成为破片(chipping)的起点,因此会担心品质及可靠性下降。
本发明鉴于上述现有的问题,目的在于,防止因使用激光开槽方法使半导体基板(晶片)单片化时的破片导致的不良的产生。
为了实现上述目的,本发明通过在划片区中在切割工序等中照射激光的区域不形成扩散层导电膜、或在划片区中存在扩散层导电膜的情况下,在层间绝缘膜上配置伪图案,不对扩散层照射激光,构成半导体装置。
具体地,本发明相关的第1半导体装置,以由半导体基板、设置在半导体基板上的扩散层导电膜、层叠在半导体基板之上的层间绝缘膜和设置在层间绝缘膜上的布线图案及通孔图案构成的半导体装置为对象;其特征在于,包括:在半导体基板上形成的多个电路区,和在电路区的周围形成的分离各电路区的划片区;在划片区中的至少照射激光的区域中没有形成扩散层导电膜。
根据本发明的第1半导体装置,由于没有在通过划片区的激光开槽工序照射激光的区域形成扩散导电膜,所以能够防止扩散层导电膜吸收激光时引起扩散层导电膜的溶解及体积的膨胀、发生层间绝缘膜的膜剥离。由此,能够防止由于照射激光引起的半导体装置的品质及可靠性的下降。
在本发明的第1半导体装置中,优选在整个划片区上都没有形成扩散层导电膜。
在本发明的第1半导体装置中,优选在划片区中没有形成布线图案及通孔图案。
如此这样,由于在照射激光的划片区不存在吸收激光的材料,由于能够通过激光实施均匀的层间绝缘膜的溶解,就能够防止层间绝缘膜的膜剥离的产生。
在本发明的第1半导体装置中,优选构成划片区,在除该划片区的中心线附近区域以外的区域上形成有布线图案或通孔图案,在划片区上形成的布线图案或通孔图案跨过中心线附近区域的距离,在层间绝缘膜中越是上层侧越大。
如此这样,由于在进行激光开槽工序时照射激光的划片区中,没有形成扩散层导电膜及布线图案及通孔图案等导电性部件,所以在划片区中就不存在吸收激光的材料。由此,由于能够通过激光实施均匀的层间绝缘膜的溶解,就能够防止层间绝缘膜的膜剥离的产生。此外,由于在除照射激光的划片区以外的区域中形成布线图案或通孔图案,所以能够防止在CMP工序中产生的洼曲。
本发明的第2半导体装置,以由半导体基板、设置在半导体基板上的扩散层导电膜、层叠在半导体基板上的多个层间绝缘膜和设置在层间绝缘膜上的布线图案及通孔图案构成的半导体装置为对象;其特征在于,包括:在半导体基板上形成的多个电路区,和在电路区的周围形成,分离各电路区的划片区;划片区在俯视下,划片区中的至少被照射激光的区域被在多个层间绝缘膜上形成的各个布线图案及通孔图案的任意一个所覆盖。
根据本发明的第2半导体装置,进行激光开槽工序时,首先布线图案或通孔图案会吸收激光,由于伴随布线图案或通孔图案吸收激光而产生热,所以引起层间绝缘膜的溶解。此情况,由于在层间绝缘膜层中的上层侧的位置发生溶解,升华去除溶解部,并顺序扩大,所以在划片区的大范围内,通过激光能够实施均匀的溶解即层间绝缘膜的去除。由此,即便在照射激光的划片区上形成扩散层导电膜,由于用在扩散层导电膜之上的层间绝缘膜上形成的布线图案或通孔图案遮蔽激光,也能够防止由于照射激光引起的半导体装置的品质及可靠性的下降。
在本发明的第2半导体装置中,优选地,划片区在俯视下,整个划片区被在多个层间绝缘膜上形成的各个布线图案或通孔图案所覆盖。
在本发明的第2半导体装置中,也可以在划片区中形成扩散层导电膜。
如此这样,在扩散层导电膜之上的层间绝缘膜上形成的布线图案或通孔图案吸收进行激光开槽工序时的激光,激光被布线图案或通孔图案遮蔽。由此,能够防止扩散层导电膜吸收激光而引起的扩散层导电膜的溶解及体积膨胀、引起的层间绝缘膜的膜剥离。因此,能够防止由于照射激光引起的半导体装置的品质及可靠性的下降。
在本发明的第2半导体装置中,优选地,在形成在划片区上的多个层间绝缘膜上配置的各个布线图案,在俯视下,至少布线图案的端部相互重叠。
如此这样,由于能够减少构成布线图案的导电性材料,由于在进行激光开槽工序时能够相对地减少激光的激光量,所以能够稳定运转。
此外,在本发明的第2半导体装置中,优选地,在形成在划片区上的多个层间绝缘膜上配置的各个布线图案,在俯视下,布线图案的端部相一致。
如此这样,由于能够进一步减少构成布线图案的导电性材料,由于在进行激光开槽工序时能够相对地减少激光的激光量,所以能够稳定运转。
此外,在本发明的第2半导体装置中,优选划片区上所形成的布线图案,在多个层间绝缘膜中自上层起形成在2层以上的层间绝缘膜上。
如此这样,由于能够减少构成布线图案的导电性材料,由于在进行激光开槽工序时能够相对地减少激光的激光量,所以能够稳定运转。在层间绝缘膜的下层侧由于没有发生导电性材料的溶解,所以在划片区的大范围内,能够通过激光实施均匀的溶解即层间绝缘膜层的去除。
在本发明的第2半导体装置中,优选划片区上所形成的布线图案,在多个层间绝缘膜中自下层起形成在2层以上的层间绝缘膜上。
如此这样,由于相比于在层间绝缘膜的上层侧形成布线图案能够形成更细的布线图案,所以能够通过激光更均匀地产生发热及溶解反应。因此,在划片区的大范围内,能够通过激光实施均匀的溶解即层间绝缘膜层的去除。
本发明的第3半导体装置,以由半导体基板、设置在半导体基板上的扩散层导电膜和层叠在半导体基板上的具有布线图案的层间绝缘膜构成的半导体装置为对象;其特征在于,包括:在半导体基板上形成的多个电路区,和在电路区的周围形成的分离各电路区的划片区;划片区在至少照射激光的区域中形成有平板状的上述布线图案。
根据本发明的第3半导体装置,用平板状的布线图案能够确实地吸收进行激光开槽工序时照射的激光。由于利用激光自层间绝缘膜层的上层侧推进溶解反应,顺序向下层侧推进,所以就会去除上层的层间绝缘膜。由此,在划片区的大范围内,能够通过激光实施均匀的溶解即层间绝缘膜层的去除。由此,即便在照射激光的划片区上形成扩散层导电膜,也由于用在扩散层导电膜之上的层间绝缘膜上形成的布线图案遮蔽激光,就能够防止由于照射激光引起的半导体装置的品质及可靠性的下降。
本发明的第4半导体装置,以由半导体基板、设置在半导体基板上的扩散层导电膜、层叠在半导体基板之上的层间绝缘膜和设置在层间绝缘膜上的布线图案及通孔图案构成的半导体装置为对象;其特征在于,包括:在半导体基板上形成的多个电路区,和在电路区的周围形成的分离各电路区的划片区;划片区在俯视下,划片区中的至少照射被激光的区域被在多个层间绝缘膜上形成的各个布线图案及通孔图案所覆盖。
根据本发明的第4半导体装置,进行激光开槽工序时,首先布线图案及通孔图案会吸收激光,由于伴随布线图案及通孔图案吸收激光而产生热,所以引起层间绝缘膜的溶解。此情况,由于在层间绝缘膜层中的上层侧的位置发生溶解,升华去除溶解部,并顺序扩大,所以在划片区的大范围内,能够通过激光实施均匀的溶解即层间绝缘膜的去除。由此,由于用在层间绝缘膜上形成的布线图案及通孔图案遮蔽激光,就能够防止由于照射激光引起的半导体装置的品质及可靠性的下降。
在本发明的第4半导体装置中,优选布线图案及通孔图案被形成在多个层间绝缘膜上,俯视下,覆盖着整个划片区。
在本发明的第4半导体装置中,优选在整个划片区上形成布线图案,仅在划片区的中心线附近区域的上层形成通孔图案。
如此这样,由于在膜厚厚的层间绝缘膜的上层形成布线图案及通孔图案,由于通过激光层间绝缘膜的溶解从上层侧向下层顺序扩大,所以就能够均匀地溶解、去除层间绝缘膜。
在本发明的第4半导体装置中,也可以在划片区中形成扩散层导电膜。
如此这样,在扩散层导电膜之上的层间绝缘膜上形成的布线图案及通孔图案吸收进行激光开槽工序时的激光,激光被布线图案及通孔图案遮蔽。由此,能够防止扩散层导电膜吸收激光而引起的扩散层导电膜的溶解及体积膨胀,引起的层间绝缘膜的膜剥离。因此,能够防止由于照射激光引起的半导体装置的品质及可靠性的下降。
在本发明的第4半导体装置中,优选布线图案及通孔图案相互连接。
发明效果
根据本发明相关的半导体装置,由于在使用激光开槽方法使半导体基板(晶片)单片化时能够通过激光实施均匀地去除层间绝缘膜,因此就能够防止因破片引起的不良的产生。
附图说明
图1是本发明的第1实施方式相关的晶片级的半导体装置的平面图。
图2是表示本发明第1实施方式相关的半导体装置的划片区的平面图。
图3是图2的III-III线的剖面图。
图4是对本发明的第1实施方式相关的半导体装置中的划片区实施了激光开槽处理的剖面图。
图5是表示本发明的第1实施方式相关的半导体装置的划片区的剖面图。
图6是表示本发明的第2实施方式相关的半导体装置中的划片区的平面图,(a)表示形成了第1伪图案的第1层间绝缘膜的平面图,(b)表示形成了第2伪图案的第1层间绝缘膜的平面图。
图7是图6的VI-VI线的剖面图。
图8是对本发明的第2实施方式相关的半导体装置中的划片区实施了激光开槽处理的剖面图。
图9是表示本发明的第2实施方式的第1变化例相关的半导体装置中的划片区的剖面图。
图10是表示本发明的第2实施方式的第2变化例相关的半导体装置中的划片区的剖面图。
图11是表示本发明的第2实施方式的第3变化例相关的半导体装置中的划片区的剖面图。
图12是表示本发明的第2实施方式的第4变化例相关的半导体装置中的划片区的剖面图。
图13是表示本发明的第2实施方式的第5变化例相关的半导体装置中的划片区的剖面图。
图14是表示本发明的第2实施方式的第6变化例相关的半导体装置中的划片区的剖面图。
图15是表示本发明的第2实施方式的第7变化例相关的半导体装置中的划片区的剖面图。
图16是表示本发明的第2实施方式的第7变化例相关的半导体装置中的划片区的剖面图。
图17是表示本发明的第2实施方式的第8变化例相关的半导体装置中的划片区的剖面图。
图18是表示本发明的第2实施方式的第8变化例相关的半导体装置中的划片区的剖面图。
图19是表示本发明的第3实施方式相关的半导体装置中的划片区的剖面图。
图20是表示本发明的第4实施方式相关的半导体装置中的划片区的剖面图。
图21是表示本发明的第4实施方式的第1变化例相关的半导体装置中的划片区的剖面图。
图22是表示本发明的第4实施方式的第2变化例相关的半导体装置中的划片区的剖面图。
图23(a)是表示现有例相关的半导体装置中的划片区的平面图,(b)是(a)的XVIb-XVIb线的剖面图。
符号说明
1   半导体基板                  2   电路区
3   密封环                      4   划片区
5   刀片切割区                  6   第1层间绝缘膜
7   第2层间绝缘膜               8a  第1保护膜
8b  第2保护膜                   9   埋置膜
10  树脂保护膜                  11  激光
12  第1伪图案                   13  第2伪图案
14  扩散层导电膜                15  第3伪图案
16  伪通孔                      17  伪布线
具体实施方式
(第1实施方式)
参照附图,说明本发明的第1实施方式。
图1示出了第1实施方式相关的晶片级的半导体装置的平面结构。
如图1所示,第1实施方式相关的半导体装置,在晶片状的半导体基板1上,彼此设置间隔、且以行列状形成具有通过布线和连接到该布线的通孔电连接的功能元件(未图示)的多个电路区2。各电路区2由含有1列以上的线通孔的密封环3分别包围其四周。在此,线通孔是指例如沿在第1层间绝缘膜上形成的线状的布线连接的线状的通孔。在第1实施方式中,形成有2列的线通孔。并且,在彼此相邻的电路区相互间,即密封环3的外周,形成成为由半导体装置1切出电路区2的单片化工序时的切割区的划片区4。
图2示出了局部放大设置在彼此相邻的电路区2相互之间的划片区4的平面结构,图3表示图2的III-III线的剖面结构。在图2中,示出了构成划片区4的多个第1层间绝缘中的1个层间绝缘膜的上表面。
如图2所示,划片区4形成在彼此相邻的电路区2的相互之间。即,在形成在各个电路区2的周围的密封环3的外周配置划片区4。在单片化工序中,会切断划片区4中的、配置在彼此相邻的电路区域2相互的中央部的刀片切割区5。
此外,如图3所示,第1实施方式相关的半导体装置具有在半导体基板1之上交替层叠第1层间绝缘膜6和第2层间绝缘膜7的叠层构造。图3所示的电路区2,仅示出其一部分,虽然未图示出,但电路区2的第1层间绝缘膜6含有布线及伪布线,电路区2的第2层间绝缘膜7含有通孔及伪通孔,形成由布线及通孔构成的布线图案,和由与布线图案相同的导电性材料构形成的伪布线及伪通孔构成的伪图案。在第1实施方式中,在划片区4未形成扩散层导电膜,并且,在划片区4的第1层间绝缘膜6及第2层间绝缘膜7上未形成由与布线图案相同的导电性材料制成的伪布线及伪通孔构成的伪图案。
此外,在由多个层组成的层间绝缘膜的最上层之上顺序层叠、形成分别由绝缘性材料构成的第1保护膜8a及第2保护膜8b。第1保护膜8a及第2保护膜8b在电路区2和划片区4之间被分开,在形成在电路区2上的第1保护膜8a的端部形成由导电性材料构成的埋置膜9。此外,在形成在电路区2上的第2保护膜8b之上,形成由绝缘性材料构成的树脂保护膜10。再有,虽然省略图示,但在第1层间绝缘膜6和第2层间绝缘膜7之间,也可以形成蚀刻阻止膜或盖膜等。
此外,如图3所示,在单片化工序中,进行激光开槽处理的激光11照射夹在彼此相邻的电路区2相互间的划片区4的中央部即刀片切割区5。
像这样,第1实施方式相关的半导体装置,在半导体基板1和层间绝缘膜之间未形成扩散层导电膜,此外,在划片区4也未形成布线及通孔。对没有形成这样的扩散层导电膜、布线及通孔等的导电性部件的第1实施方式相关的半导体装置的划片区4进行激光开槽处理、加以切断。
图4示出了对没有形成扩散层导电膜、布线及通孔等的划片区4实施了激光开槽处理的剖面结构。
如图4所示,由于在第1实施方式相关的划片区4中不存在由吸收激光11的材料形成的扩散层导电膜等的导电性部件,所以在划片区4的大范围内,能够通过激光11对多个第1层间绝缘膜6及第2层间绝缘膜7实施均匀的溶解。因此,能够防止层间绝缘膜的膜剥离的发生。此外,通过对划片区4照射适当长的时间的激光11,就能够在形成在半导体基板1上的划片区4的表面上形成沟槽。即,在刀片切割区5形成不存在层间绝缘膜的区域。如此这样,此后对刀片切割区5实施刀片切割时,由于去除了容易产生破片的第1层间绝缘膜6及第2层间绝缘膜7,由于仅切削单一材料的半导体基板1即可,所以就能使引起破片不良的可能性非常的低。因此,能够防止在从半导体基板1切出电路区2的单片化工序中产生的破片不良。
再有,在第1实施方式中,划片区4的宽度例如是60μm~150μm左右,位于其中央的刀片切割区5的宽度与切割刀片的宽度同等或大一些,例如为30μm~70μm左右。
此外,在由绝缘性材料构成的第1层间绝缘膜6及第2层间绝缘膜7中,通常能够使用TEOS(原硅酸四乙酯,Tetra Ethyl Ortho Silicate)或FSG(氟硅酸盐玻璃,Fluoro Silicate Glass)等。此外,第1层间绝缘膜6及第2层间绝缘膜7的材料,也可以使用碳氧化硅(SiOC)或多孔状膜等各种的低介电常数膜来代替TEOS或FSG等绝缘性材料。第1层间绝缘膜6及第2层间绝缘膜7既可以使用相同的材料,也可以使用不同的材料。
此外,在图3及图4中,虽然简化图示,按同等的膜厚表示第1层间绝缘膜6及第2层间绝缘膜7的所有的层,但第1层间绝缘膜6及第2层间绝缘膜7既可以是相同的膜厚,也可以是不同的膜厚。例如,可以在叠层构造的下层侧即接近半导体基板1的第1层间绝缘膜6及第2层间绝缘膜7中使用膜厚100nm~300nm左右的低介电常数膜,在接近上层侧的第1层间绝缘膜6及第2层间绝缘膜7中使用膜厚300nm~1500nm左右的由TEOS等形成的层间绝缘膜。此外,在中间部分可以使用膜厚200nm~500nm左右的由TEOS等形成的层间绝缘膜。
再有,在第1实施方式中,虽然划片区4中的层间绝缘膜由多层形成,但替代与此,也可以如图5所示,为形成第1层间绝缘膜6及第2层间绝缘膜7各1层的层间绝缘膜。
在电路区2中使用镶嵌法,在形成构成布线图案的布线及通孔的工序中,能够同时地形成构成在电路区2上形成的构成伪图案的伪布线及伪通孔。在此,能够分别由铜或铜合金等导电性材料形成布线及伪布线以及通孔及伪通孔。再有,也可以在第1层间绝缘膜6及第2层间绝缘膜7的各界面上,设置由氮化钛(TiN)等的薄膜形成的防扩散用阻挡膜(未图示)。
通常在最上层的第1层间绝缘膜6的上面形成的第1保护膜8a及第2保护膜8b,由在开口部具有由铝(Al)等导电性材料形成的焊盘部(未图示)的氮化硅(SiN)等构成。在此,虽然为由各保护膜8a、8b构成的2层结构,但也可以由1层或3层以上构成。此外,在形成在在电路区2上形成的第1保护膜8a的端部的、埋入第1保护膜8a及第2保护膜8b的空隙部分的埋置膜9可以由Al等导电性材料形成。例如,在形成焊盘部的工序中,能够与该焊盘部同时形成埋置膜9。通过此结构,能够降低单片化工序切削时产生的破片等损伤。
在第1实施方式中,在半导体基板1的电路区2的外周双重地形成密封环3,如上所述,交替层叠、形成线状的布线图案和线通孔。通过如此构成的密封环3,遮断电路区2和外部的结果,是能够防止电路区2被水和杂质等污染。在此,能够在与在电路区2上形成的布线图案相同的工序中、用相同的材料形成密封环3。此外,密封环3不一定双重地形成,也可以设计为单层或3重以上。
(第2实施方式)
参照附图,说明本发明的第2实施方式。在以上所示的实施例及变化例中,对于与第1实施方式相同的构成要素赋予相同的符号省略说明。第2实施方式是在划片区4上形成由伪布线或伪通孔构成的伪图案的结构。
图6是表示局部放大在彼此相邻的电路区2相互之间设置的划片区4的平面结构。图6(a)示出了多个第1层间绝缘膜6当中形成了由布线图案构成的第1伪图案12的第1层间绝缘膜6,图6(b)示出了多个第1层间绝缘膜6当中形成了由布线图案构成的第2伪图案13的第1层间绝缘膜6。此外,图7是图6(a)及图6(b)的VI-VI线的剖面结构。
如图6(a)、图6(b)及图7所示,在第1层间绝缘膜6上形成的第1伪图案12以格子状配置与布线图案相同的导电性材料,第2伪图案13,在使第1伪图案12反转的位置配置导电性材料。此时,俯视下,虽然划片区4、特别地刀片切割区5被配置成没有不配置伪图案的部分,但没有配置扩散层导电膜。像这样,通过配置第1伪图案12和第2伪图案13,使得激光开槽时的激光11被导电性材料遮蔽,由于这样配置,半导体基板1中的划片区4被导电性材料覆盖。再有,作为导电性材料,可使用铜、铝或钨等。
图8示出了在第2实施方式中,对划片区4实施了激光开槽处理的剖面结构。
如图8所示,通过对划片区4照射适当长的时间的激光11,来溶解第1层间绝缘膜6及第2层间绝缘膜7,并且能够在半导体基板1的表面上形成沟槽。
通过这样的结构,进行激光开槽工序时首先第1伪图案12或第2伪图案13会吸收激光11,由于伴随伪图案吸收激光11而产生热,所以引起层间绝缘膜的溶解。此情况,由于在第1层间绝缘膜6及第2层间绝缘膜7中的上层侧的位置发生溶解,升华去除溶解部,并顺序扩大,所以在划片区4的大范围内,能够通过激光11实施均匀的溶解即第1层间绝缘膜6及第2层间绝缘膜7的去除。像这样,由于能够执行防止层间绝缘膜的膜剥离的激光开槽,就能够防止层间绝缘膜的膜剥离的产生。
此后,与第1实施方式相同,对刀片切割区5实施刀片切割时,在划片区4内的刀片切割区5中,由于去除了容易产生破片的第1层间绝缘膜6及第2层间绝缘膜7,由于仅切削单一材料的半导体基板1即可,所以就能够使引起破片不良的可能性非常的低。因此,能够防止在从半导体基板1切出电路区2的单片化工序中产生的破片不良。
再有,在第2实施方式中,虽然由布线图案来形成第1伪图案12及第2伪图案13,但也可以由通孔图案来形成。
再有,构成在划片区4上形成的第1伪图案12及第2伪图案13的伪布线或伪通孔,能够与使用镶嵌工艺等在电路区2形成布线图案或通孔图案的工序同时使用相同的材料来形成。
此外,在第2实施方式中,虽然分别按行列状配置伪布线或伪通孔来形成第1伪图案12及第2伪图案13,但如果是覆盖划片区4形成的话,也可以不是行列状的配置。
此外,也可以组合2层以上的伪图案覆盖划片区4来形成。
此外,在第2实施方式中,虽然在仅第1层间绝缘膜6上形成伪图案,但也可以在第2层间绝缘膜7上形成伪图案。
(第2实施方式的第1变化例)
参照附图,说明本发明的第2实施方式的第1变化例。第2实施方式的第1变化例,特征在于,在半导体基板1和层间绝缘膜之间形成扩散层导电膜14。
图9示出了第2实施方式的第1变化例相关的半导体装置的剖面结构,与图3及图7相同示出了在电路区2相互间设置的划片区4。
如图9所示,第1变化例相关的半导体装置,除第2实施方式的结构外,还在划片区4中的半导体基板1和层间绝缘膜之间形成有扩散层导电膜14。在此,作为扩散层导电膜14的材料,能够使用多晶硅、钨或镍化合物等。
像这样,即便形成扩散层导电膜14,也由于为第1伪图案12和第2伪图案13覆盖半导体基板1中的划片区4的结构,所以在进行激光开槽工序时,首先第1伪图案12或第2伪图案13会吸收激光11,由于伴随伪图案吸收激光11而产生热,所以引起层间绝缘膜的溶解。此情况,与第2实施方式相同,由于在第1层间绝缘膜6及第2层间绝缘膜7中的上层侧的位置发生溶解,升华去除溶解部,并顺序扩大,所以在划片区4的大范围内,能够通过激光11实施均匀的溶解即第1层间绝缘膜6及第2层间绝缘膜7的去除。像这样,由于相比于对扩散层导电膜14照射激光11先引起层间绝缘膜的溶解及去除,所以层间绝缘膜不因扩散层导电膜14的溶解受影响,所以能够防止层间绝缘膜的膜剥离的产生。
此后,与第1实施方式相同,由于在对刀片切割区5实施刀片切割时,去除容易产生破片的第1层间绝缘膜6及第2层间绝缘膜7,由于仅切削单一材料的半导体基板1即可,所以就能够使引起破片不良的可能性非常的低。因此,能够防止在从半导体基板1切出电路区2的单片化工序中产生的破片不良。
(第2实施方式的第2变化例)
参照附图,说明本发明的第2实施方式的第2变化例。
图10示出了第2实施方式的第2变化例相关的半导体装置的剖面结构,示出了在电路区2相互间设置的划片区4。
如图10所示,第2变化例相关的半导体装置,虽然与第2实施方式相同在第1层间绝缘膜6上形成第1伪图案12及第2伪图案13,但却在形成了第1伪图案12的第1层间绝缘膜6和形成了第2层间绝缘膜13的第1层间绝缘膜6之间配置了未形成伪图案的第1层间绝缘膜6。即便是这样的结构,也用第1伪图案12和第2伪图案13覆盖半导体基板1中的划片区4,没有第1伪图案12及第2伪图案13的任何一个都未配置的部分。
通过这样的结构,在进行激光开槽工序时,首先第1伪图案12或第2伪图案13会吸收激光11,由于伴随伪图案吸收激光11而产生热,所以引起层间绝缘膜的溶解。此情况,由于在第1层间绝缘膜6及第2层间绝缘膜7中的上层侧的位置发生溶解,升华去除溶解部,并顺序扩大,所以在划片区4的大范围内,能够通过激光11实施均匀的溶解即第1层间绝缘膜6及第2层间绝缘膜7的去除。像这样,由于能够执行防止层间绝缘膜的膜剥离的激光开槽,就能够防止层间绝缘膜的膜剥离的产生。
再有,即便在半导体基板1和层间绝缘膜之间形成了扩散层导电膜,也与第2实施方式的第1变化例相同,由于相比于对扩散层导电膜14照射激光11先引起层间绝缘膜的溶解及去除,所以层间绝缘膜不因扩散层导电膜的溶解而受膜剥离等的影响。
此后,与第1实施方式相同,由于在对刀片切割区5实施刀片切割时,去除容易产生破片的第1层间绝缘膜6及第2层间绝缘膜7,由于仅切削单一材料的半导体基板1即可,所以就能够使引起破片不良的可能性非常的低。因此,能够防止在从半导体基板1切出电路区2的单片化工序中产生的破片不良。
再有,在第2变化例中,虽然图示了在形成了第1伪图案12的第1层间绝缘膜6和形成了第2层间绝缘膜13的第1层间绝缘膜6之间形成未形成伪图案的第1层间绝缘膜6的这样的结构,但并不限定为这样对结构。即,既可以通过组合2层以上的伪图案覆盖划片区4来形成,也可以包含在第2层间绝缘膜7上形成的伪图案覆盖划片区4来形成。
此外,形成伪图案的层间绝缘膜,可与在电路区2上形成的布线图案或通孔图案重叠,适当选择。
(第2实施方式的第3变化例)
参照附图,说明本发明的第2实施方式的第3变化例。
图11示出了第2实施方式的第3变化例相关的半导体装置的剖面结构,示出了在电路区2相互间设置的划片区4。
如图11所示,第3变化例相关的半导体装置,仅在边缘部分重叠在第1层间绝缘膜6上形成的第1伪图案12和第2伪图案13这样的形成,与第2实施方式相同,是含有未形成伪图案的第1层间绝缘膜6的结构。
通过这样的结构,俯视下,由于在用伪图案覆盖划片区4的同时,还能够减少在划片区4上形成的伪图案的总量,在进行激光开槽工序时,由于能够相对地减少激光11的激光光量,所以能够稳定运转。如此这样,在划片区4的大范围内,能够通过激光11实施均匀的溶解即第1层间绝缘膜6及第2层间绝缘膜7的去除。由此,就能够防止层间绝缘膜的膜剥离的产生。
再有,在第2实施方式的第3变化例中,虽然为仅在边缘部分重叠第1伪图案12和第2伪图案13的结构,但即便是边缘部分一致的结构,也能够得到相同的效果。
再有,即便在半导体基板1和层间绝缘膜之间形成了扩散层导电膜,也与第2实施方式的第1变化例相同,由于相比于对扩散层导电膜照射激光11先引起层间绝缘膜的溶解及去除,所以层间绝缘膜不因扩散层导电膜的溶解而受膜剥离等的影响。
此后,与第1实施方式相同,由于在对刀片切割区5实施刀片切割时,去除容易产生破片的第1层间绝缘膜6及第2层间绝缘膜7,由于仅切削单一材料的半导体基板1即可,所以就能够使引起破片不良的可能性非常的低。因此,能够防止在从半导体基板1切出电路区2的单片化工序中产生的破片不良。
再有,与第2实施方式相同,第1伪图案12及第2伪图案13可以使用不同的伪图案,如果是在形成伪图案时图案的边缘部相互重叠这样的配置并覆盖划片区4这样的形成的话,也可以组合2层以上的伪图案。此外,也可以在第2层间绝缘膜7上形成伪图案并与在第1层间绝缘膜6上形成的伪图案组合。
(第2实施方式的第4变化例)
参照附图,说明本发明的第2实施方式的第4变化例。
图12示出了第2实施方式的第4变化例相关的半导体装置的剖面结构,示出了在电路区2相互间设置的划片区4。
如图12所示,第4变化例相关的半导体装置,错开在第1层间绝缘膜6上形成的第1伪图案12和第2伪图案13边缘部分不重叠地形成,与第2实施方式相同,是含有未形成伪图案的第1层间绝缘膜6的结构。
通过这样的结构,俯视下,由于划片区4几乎被一对第1伪图案12和第2伪图案13覆盖,且使另一对第1伪图案12和第2伪图案13重叠,所以能够覆盖划片区。由此,由于能够减少在划片区4上形成的伪图案的总量,在进行激光开槽工序时,由于能够相对地减少激光11的激光光量,所以能够稳定运转。此外,即便是这样的结构,在划片区4的大范围内,也能够通过激光11实施均匀的溶解即第1层间绝缘膜6及第2层间绝缘膜7的去除。像这样,由于能够执行防止层间绝缘膜的膜剥离的激光开槽,就能够防止层间绝缘膜的膜剥离的产生。
再有,即便在半导体基板1和层间绝缘膜之间形成了扩散层导电膜,也与第2实施方式的第1变化例相同,由于相比于对扩散层导电膜照射激光11先引起层间绝缘膜的溶解及去除,所以层间绝缘膜不因扩散层导电膜的溶解而受膜剥离等的影响。
此后,与第1实施方式相同,由于在对刀片切割区5实施刀片切割时,去除容易产生破片的第1层间绝缘膜6及第2层间绝缘膜7,由于仅切削单一材料的半导体基板1即可,所以就能够使引起破片不良的可能性非常的低。因此,能够防止在从半导体基板1切出电路区2的单片化工序中产生的破片不良。
再有,不限定于图12所示的结构,对于此前说明的第2实施方式及其变化例是同样的。
(第2实施方式的第5变化例)
参照附图,说明本发明的第2实施方式的第5变化例。
图13示出了第2实施方式的第5变化例相关的半导体装置的剖面结构,示出了在电路区2相互间设置的划片区4。
如图13所示,第5变化例相关的半导体装置,其特征在于,在形成在半导体基板1之上的多个第1层间绝缘膜6当中、在上层的2层形成第1伪图案12及第2伪图案13。
通过这样的结构,即便进一步减少在划片区4上形成的伪图案的总量,但俯视下,由于能够用伪图案覆盖划片区4,由于在进行激光开槽工序时,能够相对地减少激光11的激光光量,所以能够稳定运转。此外,由于在形成在半导体基板1之上形成的第1层间绝缘膜6及第2层间绝缘膜7当中、在下层侧没有形成伪图案,所以不发生伪金属的溶解。因此,在划片区4的大范围内,能够通过激光11实施均匀的溶解即第1层间绝缘膜6及第2层间绝缘膜7的去除。像这样,由于能够执行防止层间绝缘膜的膜剥离的激光开槽,就能够防止层间绝缘膜的膜剥离的产生。
再有,即便在半导体基板1和层间绝缘膜之间形成了扩散层导电膜,也与第2实施方式的第1变化例相同,由于相比于对扩散层导电膜照射激光11先引起层间绝缘膜的溶解及去除,所以层间绝缘膜不因扩散层导电膜的溶解而受膜剥离等的影响。
此后,与第1实施方式相同对刀片切割区5实施刀片切割。在划片区4内的刀片切割区5中,由于去除容易产生破片的第1层间绝缘膜6及第2层间绝缘膜7,由于仅切削单一材料的半导体基板1即可,所以就能够使引起破片不良的可能性非常的低。因此,能够防止在从半导体基板1切出电路区2的单片化工序中产生的破片不良。
(第2实施方式的第6变化例)
参照附图,说明本发明的第2实施方式的第6变化例。
图14示出了第2实施方式的第6变化例相关的半导体装置的剖面结构,示出了在电路区2相互间设置的划片区4。
如图14所示,第6变化例相关的半导体装置,其特征在于,在形成在半导体基板1之上的多个第1层间绝缘膜6当中,在下层侧的第1层间绝缘膜6即用于常规电路形成中使用的精细层(fine layer)上形成有第1伪图案12及第2伪图案13。
通过这样的结构,由于相比于在上层侧形成第1伪图案12及第2伪图案13成为更细的配置,能够覆盖划片区4这样的形成,所以就能通过激光11更均匀地产生发热及溶解反应。由此,在划片区4的大范围内,能够通过激光11实施均匀的溶解即第1层间绝缘膜6及第2层间绝缘膜7的去除。像这样,由于能够执行防止层间绝缘膜的膜剥离的激光开槽,就能够防止层间绝缘膜的膜剥离的产生。
再有,即便在半导体基板1和层间绝缘膜之间形成了扩散层导电膜,也与第2实施方式的第1变化例相同,由于相比于对扩散层导电膜照射激光11先引起层间绝缘膜的溶解及去除,所以层间绝缘膜不因扩散层导电膜的溶解而受膜剥离等的影响。
此后,与第1实施方式相同对刀片切割区5实施刀片切割。在划片区4内的刀片切割区5中,由于去除容易产生破片的第1层间绝缘膜6及第2层间绝缘膜7,由于仅切削单一材料的半导体基板1即可,所以就能够使引起破片不良的可能性非常的低。因此,能够防止在从半导体基板1切出电路区2的单片化工序中产生的破片不良。
再有,在第2实施方式的第6变化例中,虽然在第1层间绝缘膜当中相当于精细层的下层侧的4层中形成第1伪图案12及第2伪图案13,但不限于此,也可以在仅下层侧的2层形成第1伪图案12及第2伪图案13,或者还可以在形成了第1伪图案12和第2伪图案13的第1层间绝缘膜6之间形成未形成伪图案的第1层间绝缘膜6。
(第2实施方式的第7变化例)
参照附图,说明本发明的第2实施方式的第7变化例。
图15示出了第2实施方式的第7变化例相关的半导体装置的剖面结构,示出了在电路区2相互间设置的划片区4。
如图15所示,第7变化例相关的半导体装置,其特征在于,是在形成在半导体基板1之上的多个第1层间绝缘膜6的划片区4中,在除了刀片切割区5之外接近密封环3的部分即夹着刀片切割区5的两侧形成了第1伪图案12及第2伪图案13的结构,没有形成包含刀片切割区5的伪图案的区域,越是上层侧的第1层间绝缘膜6越大。
通过这样的结构,在照射激光11的部分的第1层间绝缘膜6及第2层间绝缘膜7中几乎不存在吸收激光11的材料。此外,由于通过激光11的发热反应的释放方向是与半导体基板1相反的一侧,所以能够实现不损伤半导体基板1的激光开槽。
因此,在划片区4的大范围内,能够通过激光11实施均匀的溶解即第1层间绝缘膜6及第2层间绝缘膜7的去除。像这样,由于能够执行防止层间绝缘膜的膜剥离的激光开槽,就能够防止层间绝缘膜的膜剥离的产生。
此后,与第1实施方式相同对刀片切割区5实施刀片切割。在划片区4内的刀片切割区5中,由于去除了容易产生破片的第1层间绝缘膜6及第2层间绝缘膜7,由于仅切削单一材料的半导体基板1即可,所以就能够使引起破片不良的可能性非常的低。因此,能够防止在从半导体基板1切出电路区2的单片化工序中产生的破片不良。
再有,在第2实施方式的第7变化例中,虽然避开划片区4中的刀片切割区5形成第1伪图案12及第2伪图案13,但不限于此结构,也可以使用多个伪图案或平板状的伪图案来覆盖除刀片切割区5以外的划片区4。
此外,在第2实施方式的第7变化例中,虽然由多个层形成划片区4中的层间绝缘膜,但也可以替代于此,如图16所示,是形成第1层间绝缘膜6及第2层间绝缘膜7各1层的层间绝缘膜。
(第2实施方式的第8变化例)
参照附图,说明本发明的第2实施方式的第8变化例。
图17示出了第2实施方式的第8变化例相关的半导体装置的剖面结构,示出了在电路区2相互间设置的划片区4。
如图17所示,第8变化例相关的半导体装置,其特征在于,在形成在半导体基板1之上的多个第1层间绝缘膜6当中,在形成在上层侧的第1层间绝缘膜6上形成覆盖刀片切割区5的整体的第3伪图案15。
通过这样的结构,利用形成在第1层间绝缘膜6上的第3伪图案15能够确实地遮断在激光开槽工序中照射的激光11。由于利用激光11自第1层间绝缘膜6的上层侧推进第3伪图案15的溶解反应,顺序向下层侧推进,所以在激光11到达在半导体基板1和层间绝缘膜之间形成的扩散层导电膜时,就会去除上层的层间绝缘膜。由此,在划片区4的大范围内,能够通过激光11实施均匀的溶解即第1层间绝缘膜6及第2层间绝缘膜7的去除。像这样,由于能够执行防止层间绝缘膜的膜剥离的激光开槽,就能够防止层间绝缘膜的膜剥离的产生。
再有,即便在半导体基板1和层间绝缘膜之间形成了扩散层导电膜,也与第2实施方式的第1变化例相同,由于相比于对扩散层导电膜照射激光11先引起层间绝缘膜的溶解及去除,所以层间绝缘膜不因扩散层导电膜的溶解而受膜剥离等的影响。
此后,与第1实施方式相同对刀片切割区5实施刀片切割。在划片区4内的刀片切割区5中,由于去除了容易产生破片的第1层间绝缘膜6及第2层间绝缘膜7,由于仅切削单一材料的半导体基板1即可,所以就能够使引起破片不良的可能性非常的低。因此,能够防止在从半导体基板1切出电路区2的单片化工序中产生的破片不良。
再有,在第8变化例中,虽然在第1层间绝缘膜6的上层侧的5层中形成第3伪图案15,但不限于5层,此外也可以有在上层侧未形成第3伪图案15的第1层间绝缘膜,不在连续的层中形成。此外,也可以在第2层间绝缘膜7上形成。
此外,在第2实施方式的第8变化例中,虽然由多个层形成划片区4中的层间绝缘膜,但也可以替代于此,如图18所示,是形成第1层间绝缘膜6及第2层间绝缘膜7各1层的层间绝缘膜。
(第3实施方式)
参照附图说明本发明的第3实施方式。在以下所示的实施例中,对于与第1实施方式相同的构成要素赋予相同的符号省略说明。第3实施方式是在划片区4上形成由伪通孔16构成的伪图案的结构。
图19表示第3实施方式相关的半导体装置,示出了在彼此相邻的电路区2相互之间设置的划片区4的剖面结构。
如图19所示,第3实施方式相关的半导体装置,形成由在多个第1层间绝缘膜6上形成的多个伪通孔16构成的伪图案,俯视下,在划片区4特别地在刀片切割区5没有不形成伪通孔16的部分,像这样形成伪图案。
像这样,俯视下,如果覆盖划片区4形成伪通孔16的话,则由于用构成伪通孔16的导电性材料覆盖划片区4,所以激光开槽时的激光11被导电性材料遮蔽。因此,在进行激光开槽工序时,由多个层构成的伪图案就会吸收激光11,由于伴随伪图案吸收激光11而产生热,所以引起层间绝缘膜的溶解。再有,作为导电性材料,可使用铜、铝或钨等。
层间绝缘膜溶解的情况,与第2实施方式相同,由于在第1层间绝缘膜6及第2层间绝缘膜7中的上层侧的位置发生溶解,升华去除溶解部,并顺序扩大,所以在划片区4的大范围内,由于能够通过激光11实施均匀的溶解即第1层间绝缘膜6及第2层间绝缘膜7的去除,就能够防止层间绝缘膜的膜剥离的产生。
比较由伪通孔16形成伪图案和由布线图案形成伪图案的情形,由于相比于布线的厚度通孔的高度小,就能够更细地形成伪图案,因此能够提高图案的均匀性。由伪通孔16构成的伪图案,由于在激光照射时能够使热传导的均匀性提高,就能够高效地实施激光开槽工序。
此后,与第1实施方式相同,对刀片切割区5实施刀片切割时,在划片区4内的刀片切割区5中,由于去除了容易产生破片的第1层间绝缘膜6及第2层间绝缘膜7,由于仅切削单一材料的半导体基板1即可,所以就能够使引起破片不良的可能性非常的低。因此,能够防止在从半导体基板1切出电路区2的单片化工序中产生的破片不良。
再有,构成在划片区4上形成的伪图案的伪通孔16,能够与使用镶嵌工艺等在电路区2上形成通孔图案的工序同时使用相同的材料来形成。
此外,在第3实施方式中,虽然在仅第1层间绝缘膜6上形成伪通孔16,但也可以在第2层间绝缘膜7上形成伪通孔。
再有,如第2实施方式的第1变化例那样,虽然省略图示,但在半导体基板和层间绝缘膜之间形成扩散层导电膜也是可以的。由于相比于激光开槽时对扩散层导电膜照射激光11先引起层间绝缘膜的溶解及去除,所以层间绝缘膜不因扩散层导电膜的溶解而受影响。
(第4实施方式)
参照附图,说明本发明的第4实施方式。在以下所示的实施例中,对于与第1实施方式相同的构成要素赋予相同的符号省略说明。第4实施方式是在划片区4上形成由伪布线及伪通孔构成的伪图案的结构。
图20表示第4实施方式相关的半导体装置,示出了在彼此相邻的电路区2相互之间设置的划片区4的剖面结构。
如图20所示,第4实施方式相关的半导体装置,在多个在第1层间绝缘膜6及多个第2层间绝缘膜7上形成由伪布线17及伪通孔16构成的伪图案,通过伪通孔16伪布线17相互连接。此外,俯视下,在划片区4特别地在刀片切割区5没有未形成伪图案的部分,像这样形成伪布线17及伪通孔16。
像这样,俯视下,如果覆盖划片区4这样的形成伪布线17及伪通孔16的话,则由于用构成伪布线17及伪通孔16的导电性材料覆盖划片区4,所以激光开槽时的激光11被导电性材料遮蔽。因此,在进行激光开槽工序时,伪布线17及伪通孔16就会吸收激光11,由于伴随伪布线17及伪通孔16吸收激光11而产生热,就能够容易地引起层间绝缘膜的溶解。再有,作为导电性材料,可使用铜、铝或钨等。
层间绝缘膜溶解的情况与第2实施方式相同,由于在第1层间绝缘膜6及第2层间绝缘膜7中的上层侧的位置发生溶解,升华去除溶解部,并顺序扩大,所以在划片区4的大范围内,由于能够通过激光11实施均匀的溶解即第1层间绝缘膜6及第2层间绝缘膜7的去除,就能够防止层间绝缘膜的膜剥离的产生。
此外,由于是伪布线17和伪通孔16相连接的结构,所以热传导性好。由此,通过激光11提高层间绝缘膜的溶解性,能够实现溶解部的均质化。
此后,与第1实施方式相同,对刀片切割区5实施刀片切割时,在划片区4内的刀片切割区5中,由于去除了容易产生破片的第1层间绝缘膜6及第2层间绝缘膜7,由于仅切削单一材料的半导体基板1即可,所以就能够使引起破片不良的可能性非常的低。因此,能够防止在从半导体基板1切出电路区2的单片化工序中产生的破片不良。
再有,在划片区4上形成的伪布线17及伪通孔16,能够与使用镶嵌工艺等在电路区2形成布线图案及通孔图案的工序同时使用相同的材料来形成。
再有,如第2实施方式的第1变化例那样,虽然省略图示,在半导体基板和层间绝缘膜之间形成扩散层导电膜也是可以的。由于相比于激光开槽时对扩散层导电膜照射激光先引起层间绝缘膜的溶解及去除,所以层间绝缘膜不因扩散层导电膜的溶解而受影响。
(第4实施方式的第1变化例)
参照附图,说明本发明的第4实施方式的第1变化例。第4实施方式的第1变化例,特征在于,在划片区4之中特别是在刀片切割区5上形成由伪布线17及伪通孔16构成的伪图案。
图21示出了第4实施方式的第1变化例相关的半导体装置的剖面结构,示出了在彼此相邻的电路区2相互间设置的划片区4的剖面结构。
如图21所示,第4实施方式的第1变化例相关的半导体装置,是在整个划片区4上形成伪布线17,在划片区4中的刀片切割区5中通过伪通孔16伪布线17彼此连接,这样形成的结构。
通过这样的构成,利用激光11溶解的划片区4、特别是刀片切割区5,由于形成由导电性材料构成的伪布线17及伪通孔16,所以热传导性好。因此,由于通过激光11提高层间绝缘膜的溶解性,所以能够实现溶解部的均质化。此外,由于通过激光11能够实施均匀的层间绝缘膜的去除,就能够防止层间绝缘膜的膜剥离的产生。此外,通过在划片区上形成伪图案就能够抑制刀片切割时的影响。
此后,与第1实施方式相同,对刀片切割区5实施刀片切割时,在划片区4内的刀片切割区5中,由于去除了容易产生破片的第1层间绝缘膜6及第2层间绝缘膜7,由于仅切削单一材料的半导体基板1即可,所以就能够使引起破片不良的可能性非常的低。因此,能够防止在从半导体基板1切出电路区2的单片化工序中产生的破片不良。
再有,第4实施方式的第1变化例也如第2实施方式的第1变化例那样,虽然省略图示,但在半导体基板和层间绝缘膜之间形成扩散层导电膜也是可以的。由于相比于激光开槽时对扩散层导电膜照射激光先引起层间绝缘膜的溶解及去除,所以层间绝缘膜不因扩散层导电膜的溶解而受影响。
此外,在第4实施方式的第1变化例中,虽然是在整个划片区4上形成伪布线17,在刀片切割区5中通过伪通孔16伪布线17彼此连接,这样的形成,但也可以替代于此,在整个划片区4上形成伪通孔16,在刀片切割区5上形成伪布线17,用伪通孔16来连接。即,在刀片切割区5中形成伪布线17及伪通孔16,俯视下,如果为没有未形成伪布线17及伪通孔16的区域,且连接伪布线17和伪通孔16的话,就能够得到相同的效果。
(第4实施方式的第2变化例)
参照附图,说明本发明的第4实施方式的第2变化例。第4实施方式的第2变化例,特征在于,在划片区4之中特别是在刀片切割区5中的层间绝缘膜的上层形成由伪布线17及伪通孔16构成的伪图案。
图22示出了第4实施方式的第2变化例相关的半导体装置,示出了在彼此相邻的电路区2相互间设置的划片区4的剖面结构。
如图22所示,第4实施方式的第2变化例相关的半导体装置,是在整个划片区4上形成伪布线,在划片区4内的刀片切割区5中的层间绝缘膜的上层通过伪通孔16伪布线17彼此连接,像这样形成的结构。
通过这样的构成,在通过激光11溶解的划片区4、特别是在刀片切割区5中的层间绝缘膜的上层,由于形成由导电性材料构成的伪布线17及伪通孔16,所以热传导性好。虽然简化了图示,但由于通常越是上层,层间绝缘膜越是膜厚,所以如果在刀片切割区5中的上层形成伪布线17及伪通孔16的话,则由于通过激光11层间绝缘膜的溶解从上层向下层顺序扩大,所以在划片区4的大范围内,能够均匀地溶解层间绝缘膜。因此,由于通过激光11提高层间绝缘膜的溶解性,所以能够实现溶解部的均质化。此外,由于通过激光11能够实施均匀的层间绝缘膜的去除,就能够防止层间绝缘膜的膜剥离的产生。
此后,与第1实施方式相同,对刀片切割区5实施刀片切割时,在划片区4内的刀片切割区5中,由于去除了容易产生破片的第1层间绝缘膜6及第2层间绝缘膜7,由于仅切削单一材料的半导体基板1即可,所以就能够使引起破片不良的可能性非常的低。因此,能够防止在从半导体基板1切出电路区2的单片化工序中产生的破片不良。
再有,第4实施方式的第2变化例也如第2实施方式的第1变化例那样,虽然省略图示但在半导体基板和层间绝缘膜之间形成扩散层导电膜也是可以的。由于相比于激光开槽时对扩散层导电膜照射激光先引起层间绝缘膜的溶解及去除,所以层间绝缘膜不因扩散层导电膜的溶解而受影响。
此外,在第4实施方式的第2变化例中,虽然是在整个划片区4上形成伪布线17,在刀片切割区5中的层间绝缘膜的上层通过伪通孔16伪布线17彼此连接,这样的形成,但也可以替代于此,在整个划片区4上形成伪通孔16,在刀片切割区5中的层间绝缘膜的上层形成伪布线17,用伪通孔16来连接。即,在刀片切割区5的上层形成伪布线17及伪通孔16,俯视下,如果为没有未形成伪布线17及伪通孔16的区域,且连接伪布线17和伪通孔16的话,就能够得到相同的效果。
工业上的可利用性
本发明相关的半导体装置,在划片区的大范围内,能够通过激光开槽均匀的去除层间绝缘膜、防止层间绝缘膜的膜剥离、以及防止切割时的层间绝缘膜的膜剥离,在具有多层布线结构的半导体装置等中是有用的。

Claims (17)

1、一种半导体装置,由半导体基板、设置在上述半导体基板上的扩散层导电膜、层叠在上述半导体基板之上的层间绝缘膜和设置在上述层间绝缘膜上的布线图案及通孔图案构成,包括:
在上述半导体基板上形成的多个电路区,和
在上述电路区的周围形成,分离上述各电路区的划片区;
在上述划片区中的至少被照射激光的区域中没有形成上述扩散层导电膜。
2、根据权利要求1所述的半导体装置,其特征在于,在整个上述划片区上都没有形成上述扩散层导电膜。
3、根据权利要求1或2所述的半导体装置,其特征在于,在上述划片区中没有形成上述布线图案及通孔图案。
4、根据权利要求1或2所述的半导体装置,其特征在于,上述划片区,在除该划片区的中心线附近区域以外的区域上形成有上述布线图案或上述通孔图案,在上述划片区上形成的上述布线图案或上述通孔图案跨过上述中心线附近区域的距离,在上述层间绝缘膜中越是上层侧越大。
5、一种半导体装置,由半导体基板、设置在上述半导体基板上的扩散层导电膜、层叠在上述半导体基板上的多个层间绝缘膜和设置在上述层间绝缘膜上的布线图案及通孔图案构成,包括:
在上述半导体基板上形成的多个电路区,和
在上述电路区的周围形成,分离上述各电路区的划片区;
上述划片区在俯视下,上述划片区中的至少被照射激光的区域被在多个上述层间绝缘膜上形成的各个上述布线图案及上述通孔图案的任意一个所覆盖。
6、根据权利要求5所述的半导体装置,其特征在于,上述划片区在俯视下,整个上述划片区被在多个上述层间绝缘膜上形成的各个上述布线图案或上述通孔图案所覆盖。
7、根据权利要求5或6所述的半导体装置,其特征在于,在上述划片区中形成有上述扩散层导电膜。
8、根据权利要求5或6所述的半导体装置,其特征在于,在形成在上述划片区上的多个上述层间绝缘膜上配置的各个上述布线图案,在俯视下,至少上述布线图案的端部相互重叠。
9、根据权利要求5或6所述的半导体装置,其特征在于,在形成在上述划片区上的多个上述层间绝缘膜上配置的各个上述布线图案,在俯视下,上述布线图案的端部相一致。
10、根据权利要求5或6所述的半导体装置,其特征在于,上述划片区上所形成的上述布线图案,在多个上述层间绝缘膜中自上层起形成在2层以上的上述层间绝缘膜上。
11、根据权利要求5或6所述的半导体装置,其特征在于,上述划片区上所形成的上述布线图案,在多个上述层间绝缘膜中自下层起形成在2层以上的上述层间绝缘膜上。
12、一种半导体装置,由半导体基板、设置在上述半导体基板上的扩散层导电膜和层叠在上述半导体基板上的具有布线图案的层间绝缘膜构成,包括:
在上述半导体基板上形成的多个电路区,和
在上述电路区的周围形成,分离上述各电路区的划片区;
上述划片区,在至少被照射激光的区域中形成有平板状的上述布线图案。
13、一种半导体装置,由半导体基板、设置在上述半导体基板上的扩散层导电膜、层叠在上述半导体基板上的层间绝缘膜和设置在上述层间绝缘膜上的布线图案及通孔图案构成,包括:
在上述半导体基板上形成的多个电路区,和
在上述电路区的周围形成,分离上述各电路区的划片区;
上述划片区,在俯视下,上述划片区中的至少被照射激光的区域被在多个上述层间绝缘膜上形成的各个上述布线图案及通孔图案所覆盖。
14、根据权利要求13所述的半导体装置,其特征在于,上述布线图案及通孔图案被形成在多个上述层间绝缘膜上,在俯视下覆盖着整个上述划片区。
15、根据权利要求13所述的半导体装置,其特征在于,
上述布线图案形成在整个上述划片区上,
上述通孔图案仅形成在上述划片区的中心线附近区域中的上层。
16、根据权利要求13~15中任意一项所述的半导体装置,其特征在于,在上述划片区中形成有上述扩散层导电膜。
17、根据权利要求13~15中任意一项所述的半导体装置,其特征在于,上述布线图案及通孔图案相互连接。
CNA2008101710074A 2007-10-31 2008-10-31 半导体装置 Pending CN101425517A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007283733 2007-10-31
JP2007283733 2007-10-31
JP2008087906 2008-03-28

Publications (1)

Publication Number Publication Date
CN101425517A true CN101425517A (zh) 2009-05-06

Family

ID=40615997

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2008101710074A Pending CN101425517A (zh) 2007-10-31 2008-10-31 半导体装置

Country Status (2)

Country Link
JP (1) JP2009135397A (zh)
CN (1) CN101425517A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105280568A (zh) * 2014-06-11 2016-01-27 中芯国际集成电路制造(上海)有限公司 密封环结构及其制作方法
CN111048470A (zh) * 2018-10-15 2020-04-21 华邦电子股份有限公司 半导体芯片的制造方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009218504A (ja) * 2008-03-12 2009-09-24 Sanyo Electric Co Ltd 半導体装置
CN104471708B (zh) * 2012-02-08 2017-05-24 吉林克斯公司 具有多个插入件的堆叠裸片组件
JP2014033161A (ja) * 2012-08-06 2014-02-20 Disco Abrasive Syst Ltd ウエーハの加工方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105280568A (zh) * 2014-06-11 2016-01-27 中芯国际集成电路制造(上海)有限公司 密封环结构及其制作方法
CN111048470A (zh) * 2018-10-15 2020-04-21 华邦电子股份有限公司 半导体芯片的制造方法
CN111048470B (zh) * 2018-10-15 2023-05-16 华邦电子股份有限公司 半导体芯片的制造方法

Also Published As

Publication number Publication date
JP2009135397A (ja) 2009-06-18

Similar Documents

Publication Publication Date Title
JP3229248B2 (ja) エネルギー解放クラック・ストッパ、集積回路チップ及び電子装置
CN101026120B (zh) 半导体器件
US7772123B2 (en) Through substrate via semiconductor components
US8058151B2 (en) Methods of die sawing
CN1819159B (zh) 半导体晶片及半导体器件的制造方法以及半导体器件
US7998839B2 (en) Semiconductor device and method for manufacturing the same
CN100461408C (zh) 带有密封环拐角结构的集成电路器件
CN101339924B (zh) 半导体器件
US7812457B2 (en) Semiconductor device and semiconductor wafer and a method for manufacturing the same
JP4237931B2 (ja) 半導体素子のヒューズ部形成方法
US20010014509A1 (en) Method and structure for a semiconductor fuse
CN101425517A (zh) 半导体装置
KR20010014950A (ko) 반도체 장치에서의 스크라이브 스트리트 밀봉 및 제작 방법
US20050179213A1 (en) Non-repeated and non-uniform width seal ring structure
US6528885B2 (en) Anti-deciphering contacts
KR20030038728A (ko) 반도체 칩
JP2007067372A (ja) 半導体装置
CN1188908C (zh) 金属化系统
US20060017153A1 (en) Interconnections of semiconductor device and method of forming the same
JP3489088B2 (ja) 冗長手段を有する半導体装置及びその製造方法
US9082781B2 (en) Semiconductor article having a zig-zag guard ring and method of forming the same
KR100850115B1 (ko) 반도체 소자 접합 방법
JP2006019427A (ja) 半導体チップおよびその製造方法ならびに半導体装置
KR100854925B1 (ko) 반도체 소자 및 그 제조방법
US20240014089A1 (en) Semiconductor structure having heat dissipation structure

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20090506