CN101419777A - 输入输出接口电路及收发电路 - Google Patents
输入输出接口电路及收发电路 Download PDFInfo
- Publication number
- CN101419777A CN101419777A CNA2008102037753A CN200810203775A CN101419777A CN 101419777 A CN101419777 A CN 101419777A CN A2008102037753 A CNA2008102037753 A CN A2008102037753A CN 200810203775 A CN200810203775 A CN 200810203775A CN 101419777 A CN101419777 A CN 101419777A
- Authority
- CN
- China
- Prior art keywords
- circuit
- module
- data
- serial conversion
- parallel serial
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Dc Digital Transmission (AREA)
Abstract
本发明提供了一种输入输出接口电路及收发电路，所述输入输出接口电路包括选择控制模块、并串转换模块和收发模块，其中所述选择控制模块用于选择传输数据的模式；所述并串转换模块用于根据选择的传输数据的模式将接收到的并行数据转换为串行数据；所述收发模块用于将所述串行数据采用选择的传输数据的模式进行发送。该接口电路可以支持多种数据传输模式。
Description
技术领域
本发明涉及数字通信技术领域，特别涉及一种输入输出接口电路及收发电路。
背景技术
目前，在数据传输领域中，TTL(晶体管逻辑)、LVDS(Low VoltageDifferential Signaling，低电压差动信号)、RSDS(Reduced Swing DifferentialSignal，低摆幅差动信号)为常用的三种数据传输模式，例如上述三种数据传输模式常用于LCD(液晶显示器)、PDP(等离子显示器)等数字显示器中。
TTL是传统的数据传输技术，可以支持输入和输出功能。随着设备分辨率的提高，采用TTL接口进行模块间的数据传送将不可避免的产生信号的衰减和干扰。因此近些年LVDS和RSDS数据接口技术中广泛应用。
LVDS为一种常被用于数据传输系统中的技术，其电压峰对峰值(peak-to-peak Voltage)通常介于250mV和450mV之间，高速传输时具有低耗电的特性，其传输速率通常可达100Mbps(Mega-bits per second)以上，甚至到达2Gbps，另外还具有较高的抗噪声能力、低噪声、可用于低电压电源供电的环境，强健的传输信号能力以及易于集成到系统芯片中等优点，因此广泛的应用在数据传输系统中。
RSDS是一种应用于数据传输系统中的低耗电技术，通常差动信号的摆幅小于200mV。正因为具有低耗电、低电磁辐射、高信号/噪声比、及高数据传输速率等特性因此也广泛的应用在数据传输系统中。
但是在目前的传输系统的接口电路只能支持TTL、LVDS或RSDS中的一种数据传输模式，而不能同时支持TTL、LVDS和RSDS三种的数据传输模式，因为TTL、LVDS和RSDS对应的接口电路驱动能力不同，因此这样就造成接口电路的兼容性不好。
发明内容
为了解决以上问题，本发明提供了一种输入输出接口电路，可以支持多种数据传输模式。
本发明提供了一种输入输出接口电路，包括选择控制模块、并串转换模块和收发模块，其中
所述选择控制模块用于选择传输数据的模式；
所述并串转换模块用于根据选择的传输数据的模式将接收到的并行数据转换为串行数据；
所述收发模块用于将所述串行数据采用选择的传输数据的模式进行发送。
其中，所述收发模块还用于传输来自外部的数据。
其中，所述传输数据的模式包括LVDS、RSDS和TTL。
其中，所述并串转换模块包括第一并串转换模块和第二并串转换模块，所述第一并串转换模块用于实现LVDS模式下数据的并行串行转换；第二并串转换模块用于实现RSDS模式下数据的并行串行转换；
所述收发模块包括LVDS电路和RSDS电路。
其中，所述并串转换模块包括第一并串转换模块和传输模块，所述第一并串转换模块用于实现LVDS模式下数据的并行串行转换；传输模块用于在TTL模式下不进行并串转换直接传输所述并行数据；
所述收发模块包括LVDS电路和TTL电路。
其中，所述并串转换模块包括第二并串转换模块和传输模块，所述第二并串转换模块用于实现RSDS模式下数据的并行串行转换；传输模块用于在TTL模式下不进行并串转换直接传输所述并行数据；
所述收发模块包括RSDS电路和TTL电路。
其中，所述并串转换模块包括第一并串转换模块、第二并串转换模块和传输模块，所述第一并串转换模块用于实现LVDS模式下数据的并行串行转换；所述第二并串转换模块用于实现RSDS模式下数据的并行串行转换；传输模块用于在TTL模式下不进行并串转换直接传输所述并行数据；
所述收发模块包括LVDS电路、RSDS电路和TTL电路。
其中，还包括频率综合模块，用于为并串转换模块提供时钟。
其中，所述频率综合模块还用于对并串转换模块进行位相调整。
其中，所述选择控制模块包括：
并串率选择模块，用于选择并串转换的比率；
输入输出选择模块，用于选择用LVDS电路、RSDS电路或TTL电路进行输入或输出。
其中，所述选择控制模块还包括：时序控制模块，用于控制TTL电路输出的速率和电压。
相应的本发明还提供了，一种收发电路，包括LVDS电路、RSDS电路和TTL电路，所述收发电路能够根据传输数据的模式选择以LVDS、RSDS或TTL模式进行数据传输。
一种收发电路，包括LVDS电路和RSDS电路，所述收发电路能够根据传输数据的模式选择以LVDS或RSDS模式进行数据传输。
一种收发电路，包括LVDS电路和TTL电路，所述收发电路能够根据传输数据的模式选择以LVDS或TTL模式进行数据传输。
一种收发电路，包括RSDS电路和TTL电路，所述收发电路能够根据传输数据的模式选择以RSDS或TTL模式进行数据传输。
上述技术方案的优点为：
在本发明的输入输出接口电路中集成了提供不同数据传输模式的多种电路，因此可以支持多种数据传输模式。
在本发明的一个技术方案中，集成了TTL、LVDS和RSDS三种电路，因此可以实现TTL、LVDS和RSDS三种数据传输模式。因为把三种数据传输模式对应的接口电路集中在一个模块中，从而节省了输入输出管脚，而且在LVDS和RSDS模式下可以通过配置电阻的阻值来实现调节输出电压；在RSDS模式下可以通过调整位相来保证建立时间和保持时间满足要求，从而保证数据的正确传输；在TTL模式下可以通过调整传输速率和驱动能力降低噪声，并且降低了成本。
附图说明
图1为本发明的输入输出接口电路第一实施例的结构示意图；
图2为本发明的输入输出接口电路第一实施例中收发模块的示意图；
图3为本发明的输入输出接口电路第二实施例的结构示意图；
图4本发明的输入输出接口电路第二实施例中收发模块的示意图；
图5为本发明的输入输出接口电路第三实施例的结构示意图；
图6本发明的输入输出接口电路第三实施例中收发模块的示意图；
图7为本发明的输入输出接口电路第四实施例的结构示意图；
图8为本发明的输入输出接口电路第四实施例中收发模块的示意图。
具体实施模式
下面结合附图对本发明的具体实施模式做详细的说明。
TTL、LVDS和RSDS为常用的三种数据传输模式，由于各有优缺点，因此使用都比较广泛，在现有技术中，接口电路中只使用其中的一种，因此接口电路只能提供TTL、LVDS和RSDS的一种数据传输模式，而不能同时支持TTL、LVDS和RSDS三种的数据传输模式，因为TTL、LVDS和RSDS的驱动能力不同，而且LVDS数据传输模式对应的接口电路通常输出并行的7位数据，RSDS数据传输模式对应的接口电路输出2位并行数据，而TTL数据传输模式对应的接口电路输出1位数据，因此TTL、LVDS和RSDS三种数据传输模式对应的接口电路的管脚也不同，因此这样就造成接口电路的兼容性不好。
而且在现有技术中，由于LVDS模式对应的接口电路和RSDS模式对应的接口电路输出通常为多位的并行输出，因此需要Pin(管脚)数目较多，浪费了芯片面积。并且因为单一的接口电路不能支持多种数据传输模式，因此如果需要多种数据传输模式，则需要多个接口电路，例如支持LVDS数据传输模式的接口电路和支持RSDS数据传输模式的接口电路，这样就增加了芯片面积，并且增加了Pin的数目。
因此本发明提供了一种输入输出接口电路，包括选择控制模块、并串转换模块和收发模块，其中
所述选择控制模块用于选择传输数据的模式；
所述并串转换模块用于根据选择的传输数据的模式将接收到的并行数据转换为串行数据；
所述收发模块用于将所述串行数据采用选择的传输数据的模式进行发送。
其中，所述收发模块还用于传输来自外部的数据。
其中，所述传输数据的模式包括LVDS、RSDS和TTL。
其中，所述并串转换模块包括第一并串转换模块和第二并串转换模块，所述第一并串转换模块用于实现LVDS模式下数据的并行串行转换；第二并串转换模块用于实现RSDS模式下数据的并行串行转换；
所述收发模块包括LVDS电路和RSDS电路。
其中，所述并串转换模块包括第一并串转换模块和传输模块，所述第一并串转换模块用于实现LVDS模式下数据的并行串行转换；传输模块用于在TTL模式下不进行并串转换直接传输所述并行数据；
所述收发模块包括LVDS电路和TTL电路。
其中，所述并串转换模块包括第二并串转换模块和传输模块，所述第二并串转换模块用于实现RSDS模式下数据的并行串行转换；传输模块用于在TTL模式下不进行并串转换直接传输所述并行数据；
所述收发模块包括RSDS电路和TTL电路。
其中，所述并串转换模块包括第一并串转换模块、第二并串转换模块和传输模块，所述第一并串转换模块用于实现LVDS模式下数据的并行串行转换；所述第二并串转换模块用于实现RSDS模式下数据的并行串行转换；传输模块用于在TTL模式下不进行并串转换直接传输所述并行数据；
所述收发模块包括LVDS电路、RSDS电路和TTL电路。
其中，还包括频率综合模块，用于为并串转换模块提供时钟。
其中，所述频率综合模块还用于对并串转换模块进行位相调整。
其中，所述选择控制模块包括：
并串率选择模块，用于选择并串转换的比率；
输入输出选择模块，用于选择用LVDS电路、RSDS电路或TTL电路进行输入或输出。
其中，所述选择控制模块还包括：时序控制模块，用于控制TTL电路输出的速率和电压。
下面结合附图对本发明的实施例进行详细描述。
实施例一
如图1所示，输入输出接口电路包括选择控制模块110、并串转换模块120和收发模块130，另外在本实施例中还包括频率综合模块140。
选择控制模块110用于选择传输数据的模式，包括LVDS、RSDS和TTL，除此之外，还可以包括本领域技术人员熟知的其它数据传输模式。该选择控制模块110可以通过预先设置来进行选择传输模式，或者根据读取数据总线的输入信息来进行选择。在本实施例中，选择控制模块110具体包括：
并串率选择模块1102，用于选择并串转换的比率，例如选择将7为并行数据转换为1位串行数据，或者将2位并行数据转换为1位串行数据，或者将1位串行数据转换为7位并行数据等。并串率选择模块1102可以为本领域技术人员熟知的电路，例如多路开关或者译码器。
输入输出选择模块1104，用于选择用LVDS电路、RSDS电路或TTL电路进行输入或输出，除此之外，还可以用于选择本领域技术人员熟知的其它数据传输模式对应的电路进行输入或者输出。输入输出选择模块1104可以为本领域技术人员熟知的电路，例如多路开关或者译码器。
时序控制模块1106和TTL电路相连，用于控制TTL电路输出的速率和电压。具体时序控制模块1106可以通过预先设置来向TTL电路输出控制信号，或者通过读取数据总线的输入信息来向TTL电路输出控制信号。因为传输的速率越大，产生的噪声越大，同时负载越大就需要较强的驱动能力，而驱动能力越大则功耗越大，本发明根据需求调整传输速率和驱动能力，例如在外接电路允许的情况下降低传输速率，在负载较小时降低驱动能力等，这样使得噪声和功耗都减到最小。时序控制模块1106可以为译码器或多路开关，可以将输入的信号转换为特定的输出信号用来控制TTL电路的输出。
并串转换模块120通过数据总线与外部电路相连，例如DATA[7bit]，用于根据选择的传输数据的模式将输入的并行数据转换为串行输出。在本实施例中，并串转换模块120包括第一并串转换模块1202、第二并串转换模块1204和传输模块1206。
其中，第一并串转换模块1202接收到并串率选择模块1102输出的选择信号，然后实现将7位并行数据转换为1位串行数据，例如可以将7位并行的70Mb/s的数据转换为1位490Mb/s的数据，该模块可以用本领域技术人员熟知的方法得到，因此不再赘述。
第二并串转换模块1204接收到并串率选择模块1102输出的选择信号，实现将2位并行数据转换为1位串行数据，该模块可以用本领域技术人员熟知的方法得到，因此不再赘述。
传输模块1206接收到并串率选择模块1102输出的选择信号，实现将1位数据转换为1位数据，也就是不进行转换，例如传输模块1206可以为一根1位导线，之间连接传输模块1206的输入和输出。
在本实施例中，收发模块130如图2所示，包括LVDS电路210、RSDS电路220、和两个TTL电路230，因此输入输出接口模块可以提供LVDS、RSDS和TTL三种传输数据的模式。因为TTL电路可以进行输入和输出，因此收发模块130还用于接收外部电路的输入数据。收发模块130通过数据总线与外部电路相连，例如DATA[2bit]。
具体可以为：LVDS电路210控制一个开关212，LVDS电路210可以是输出为单端的电路或者输出为高速差分信号的电路，该开关212可以输出正向和负向的电流，在输出正向电流端和输出负向电流端各并连一个电阻Rs1和电阻Rs2，因此将该开关输出的正向和负向电流转换为正向电压V0+输出和负向电压V0-输出，从而输出差分电压信号V0+和V0-，通过并联的电阻Rs1和Rs2的大小可以调整输出电压。输出端最大数据传输率可以达到784Mb/s，输出震荡电压为340mV，输出电流为4mA。。
RSDS电路220与外部的连接方式和LVDS电路210相同。RSDS电路220可以是输出为单端的电路或者输出为高速差分信号的电路。开关输出端最大的数据传输率可以达到224Mbs，输出电流为2mA，输出震荡电压为200mV。在该模式下，因为输出的震荡电压为200mV小于LVDS模式下340mV，而且，最大的数据传输率224Mbs小于LVDS模式下784Mb/s，因此RSDS的电磁干扰(EMI Interference)较小。
TTL电路230可以是典型的TTL电路或者改进的TTL电路，该TTL电路为单端输出，输出电流带动外部电容负载，输出电压为3.3V。因为TTL电路可以作为输入接口，因此当通过TTL模式进行数据输入时，收发模块130接收数据总线DATA[2bit]输入的数据，传输给并串转换模块120，并串转换模块将其通过数据总线DATA[7bit]输出。2个TTL电路可以完全相同并且输入输出也相同。
其中LVDS电路210、RSDS电路220和TTL电路230为独立可选电路，内部接口共同与一个由输入输出选择模块1104控制的多路开关240相连，LVDS电路210、RSDS电路220的正向电压输出端V0+与一个TTL电路的输出端V0+共同连接到外部输出引脚V0+，LVDS电路210、RSDS电路220的负向电压输出端V0+与另一个TTL电路的输出端V0-共同连接到外部输出引脚V0-。在一个状态输入输出选择模块1104会选择导通其中的一种电路，例如LVDS电路210、RSDS电路220或2个TTL电路230，而使其它电路不工作。因为LVDS电210路、RSDS电路220和TTL电路230为本领域技术人员熟知的电路，其在收发模块中与其他电路的连接方式可以采用为本领域技术人员熟知的方法，因此不再赘述。
在本实施例中，输入输出接口电路还包括频率综合模块140，用于为并串转换模块120提供时钟，例如频率综合模块140将输入的基准时钟倍频或者分频为并串转换模块120的工作时钟。所述频率综合模块140还可以用于对并串转换模块120进行位相调整，例如因为RSDS模式下存在时钟延时的问题，本发明利用频率综合模块1002对并串转换模块120进行位相调整，调整提供给并串转换模块120的时钟信号，使数据的建立时间和保持时间满足要求。
下面对该接口电路的工作方式进行说明。
在本实施例中，该接口电路用于显示器中图像处理单元的数据发送给显示单元进行显示，图像处理单元与该输入输出接口电路通过7位数据总线DATA[7bit]相连，显示单元与输入输出接口电路通过2位数据总线DATA[2bit]相连。
当选择控制模块110读取数据总线DATA[7bit]的信息时，在获取利用LVDS模式传输的信息后，发送LVDS模式选择命令，然后并串选择模块1102发出选择信号选择第一并串转换模块1202工作；频率综合模块140将基准时钟转换为输入数据采样所需的时钟，送给第一并串转换模块1202；第一并串转换模块1202将输入的70Mb/s数据转换为1位490Mb/s的数据串行输出；输入输出选择模块1104发出选择信号，选通LVDS电路；收发模块130的LVDS电路接收到串行输出的数据并通过数据总线DATA[2bit]输出给显示模块。
当选择控制模块110读取数据总线DATA[7bit]的信息时，在获取利用RSDS模式传输的信息后，发送RSDS模式选择命令，然后并串选择模块1102发出选择信号选择第二并串转换模块1204工作；频率综合模块140将基准时钟转换为输入数据采样所需的时钟，送给第二并串转换模块1204；第二并串转换模块1204将7位数据总线的最低2位输入的并行数据转换为1位的串行数据输出；输入输出选择模块1104发出选择信号，选通RSDS电路；收发模块130的RSDS电路接收到串行输出的数据，并通过数据总线DATA[2bit]输出给显示模块。
当选择控制模块110读取数据总线DATA[7bit]的信息时，在获取利用TTL模式传输的信息后，发送TTL模式选择命令，然后并串选择模块1102发出选择信号选择传输模块1206工作；频率综合模块140将基准时钟转换为输入数据采样所需的时钟，送给传输模块1206；传输模块1206将7位数据总线的最低1位输入的数据输出给收发模块130；输入输出选择模块1104发出选择信号，选通2个TTL电路，2个TTL电路可以完全相同并且输入输出也相同，但一个TTL电路的输出接数据总线DATA[2bit]的最低位DATA[0]，另一个TTL电路的输出接数据总线DATA[2bit]的次低位DATA[1]；收发模块130的TTL电路接收到串行输出的数据，并将其发送给显示单元。并且还可以通过时序控制模块1106读取数据总线的信息，从而控制TTL电路输出的速率和电压。另外也可以通过预先配置选择控制模块110使其发送TTL模式选择命令，从而使TTL电路作为输入端从数据总线DATA[2bit]进行数据输入，再经过传输模块1206后从数据总线DATA[7bit]的最低位进行数据输出。
并且在上述工作中，都可以通过预先设置选择控制模块110，使其选择LVDS、RSDS或TTL模式进行传输。
本发明的输入输出接口电路因为集成了LVDS、RSDS和TTL三种电路，因此可以提供上述三种数据传输模式，并且不限于上述三种数据传输模式，本领域技术人员通过简单变换或者增减得到的方案都在本发明保护的范围内。该发明可以应用于数据通信领域内，例如数字显示器中。
从上述实施例可以看出本发明的输入输出接口电路输出数据端为2bit，而现有的LVDS对应的接口电路输出数据端为7bit、RSDS对应的接口电路输出数据端为2bit，因此在传输数据速率相同的情况下，本发明节省了管脚数，因此节省了成本，简化了电路。
实施例二
如图3所示，输入输出接口电路包括选择控制模块110、并串转换模块120和收发模块130，另外在本实施例中还包括频率综合模块140。
选择控制模块110用于选择传输数据的模式，包括LVDS和RSDS，在本实施例中，选择控制模块110具体包括：
并串率选择模块1102，用于选择并串转换的比率，例如并串率选择模块1102可以为译码器或多路开关。
输入输出选择模块1104，用于选择用LVDS电路或RSDS电路进行输入或输出，例如，输入输出选择模块1104可以为译码器或多路开关。
并串转换模块120用于根据选择的传输数据的模式将输入的并行数据转换为串行输出。在本实施例中，并串转换模块120包括第一并串转换模块1202和第二并串转换模块1204。
第一并串转换模块1202接收到并串率选择模块1102输出的选择信号，实现将7位并行数据转换为1位串行数据。
第二并串转换模块1204接收到并串率选择模块1102输出的选择信号，实现将2位并行数据转换为1位串行数据。
收发模块130如图4所示，包括LVDS电路和RSDS电路，因此输入输出接口模块可以提供LVDS和RSDS二种传输数据的模式。具体可以为：LVDS电路210控制一个开关212，该开关212可以输出正向和负向的电流，在输出正向电流端和输出负向电流端各并连一个电阻Rs1和Rs2，因此将该开关输出的正向和负向电流转换为正向电压V0+输出和负向电压V0-输出，从而输出差分电压信号。
RSDS电路220与外部电路的连接方式和LVDS电路210相同。
其中LVDS电路210和RSDS电路220为二个独立可选电路，共同与一个由输入输出选择模块1104控制的多路开关240相连，也就是在一个状态输入输出选择模块1104会选择导通其中的一个，而使另外一个不工作。
在本实施例中，输入输出接口电路还包括频率综合模块140，用于为并串转换模块120提供时钟，例如频率综合模块140将输入的基准时钟倍频或者分频为并串转换模块120的工作时钟。所述频率综合模块140还用于对并串转换模块120进行位相调整，例如可以调整提供给并串转换模块120的时钟信号，使数据的建立时间和保持时间满足要求。
实施例三
如图5所示，输入输出接口电路包括选择控制模块110、并串转换模块120和收发模块130，另外在本实施例中还包括频率综合模块140。
选择控制模块110用于选择传输数据的模式，包括LVDS和TTL，在本实施例中，选择控制模块110具体包括：
并串率选择模块1102，用于选择并串转换的比率。
输入输出选择模块1104，用于选择用LVDS电路或TTL电路进行输入或输出，例如，输入输出选择模块1104可以为译码器或多路开关。
时序控制模块1106，用于控制TTL电路输出的速率和电压，例如时序控制模块1106可以为译码器将输入的信号转换为特定的输出信号用来控制TTL电路的输出。
并串转换模块120用于根据选择的传输数据的模式将输入的并行数据转换为串行输出。在本实施例中，并串转换模块120包括第一并串转换模块1202和传输模块1206。
第一并串转换模块1202接收到并串率选择模块1102输出的选择信号，实现将7位并行数据转换为1位串行数据。
传输模块1206接收到并串率选择模块1102输出的选择信号，实现将1位数据转换为1位数据，例如传输模块1206可以为一根1位导线，之间连接传输模块1206的输入和输出。
收发模块130如图6所示包括LVDS电路210和TTL电路230，因此输入输出接口模块可以提供LVDS和TTL二种传输数据的模式，因为TTL电路230可以进行输入和输出，因此收发模块130还用于接收输入数据。具体可以为：LVDS电路210控制一个开关212，该开关212可以输出正向和负向的电流，在输出正向电流端和输出负向电流端各并连一个电阻，因此将该开关输出的正向和负向电流转换为正向电压V0+输出和负向电压V0-输出，从而输出差分电压信号。
TTL电路230可以是典型的TTL电路或者改进的TTL电路，该TTL电路为单端输出，输出电流带动外部电容负载，输出电压为3.3V。
其中LVDS电路和TTL电路为二个独立可选电路，共同与一个由输入输出选择模块1104控制的多路开关240相连，也就是在一个状态输入输出选择模块1104会选择导通其中的一个，而使另外一个不工作。
在本实施例中，输入输出接口电路还包括频率综合模块140，用于为并串转换模块120提供时钟，例如频率综合模块140将输入的基准时钟倍频或者分频为并串转换模块120的工作时钟。所述频率综合模块140还用于对并串转换模块120进行位相调整，例如可以调整提供给并串转换模块120的时钟信号，使数据的建立时间和保持时间满足要求。
实施例四
如图7所示，输入输出接口电路包括选择控制模块110、并串转换模块120和收发模块130，另外在本实施例中还包括频率综合模块140。
选择控制模块110用于选择传输数据的模式，包括RSDS和TTL，在本实施例中，选择控制模块110具体包括：
并串率选择模块1102，用于选择并串转换的比率，例如并串率选择模块1102可以为多路开关。
输入输出选择模块1104，用于选择用RSDS电路或TTL电路进行输入或输出，例如，输入输出选择模块1104可以为多路开关。
时序控制模块1106，用于控制TTL电路输出的速率和电压，例如时序控制模块1106可以为译码器将输入的信号转换为特定的输出信号用来控制TTL电路的输出。
并串转换模块120用于根据选择的传输数据的模式将输入的并行数据转换为串行输出。在本实施例中，并串转换模块120包括第二并串转换模块1204和传输模块1206。
第二并串转换模块1204接收到并串率选择模块1102输出的选择信号，实现将2位并行数据转换为1位串行数据，例如第一并串转换模块1202可以为多路开关。
传输模块1206接收到并串率选择模块1102输出的选择信号，实现将1位数据转换为1位数据，例如传输模块1206可以为一根1位导线，之间连接传输模块1206的输入和输出。
收发模块130包括RSDS电路220和TTL电路230，因此输入输出接口模块可以提供RSDS和TTL二种传输数据的模式，因为TTL电路230可以进行输入和输出，因此收发模块130还用于接收输入数据。具体可以为：RSDS电路230控制一个开关212，该开关212可以输出正向和负向的电流，在输出正向电流端和输出负向电流端各并连一个电阻Rs1和Rs2，因此将该开关输出的正向和负向电流转换为正向电压V0+输出和负向电压V0-输出，从而输出差分电压信号。RSDS电路220可以是输出为单端的电路或者输出为高速差分信号的电路，输出震荡电压为200mV。
TTL电路230可以是典型的TTL电路或者改进的TTL电路，该TTL电路为单端输出，输出电流带动外部电容负载，输出电压为3.3V。
其中RSDS电路220和TTL电路230为二个独立可选电路，共同与一个由输入输出选择模块1104控制的多路开关240相连，也就是在一个状态输入输出选择模块1104会选择导通其中的一个，而使另外一个不工作。
在本实施例中，输入输出接口电路还包括频率综合模块140，用于为并串转换模块120提供时钟，例如频率综合模块140将输入的基准时钟倍频或者分频为并串转换模块120的工作时钟。所述频率综合模块140还用于对并串转换模块120进行位相调整，例如可以调整提供给并串转换模块120的时钟信号，使数据的建立时间和保持时间满足要求。
在上述实施例中的收发模块中LVDS电路、RSDS电路以及TTL电路的连接方式为举例说明，除此之外在收发模块中也可以具有多个LVDS电路、RSDS电路或TTL电路，具体数目可以根据应用灵活选取。
本发明虽然以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以做出可能的变动和修改，因此本发明的保护范围应当以本发明权利要求所界定的范围为准。
Claims (15)
1、一种输入输出接口电路，其特征在于，包括选择控制模块、并串转换模块和收发模块，其中
所述选择控制模块用于选择传输数据的模式；
所述并串转换模块用于根据选择的传输数据的模式将接收到的并行数据转换为串行数据；
所述收发模块用于将所述串行数据采用选择的传输数据的模式进行发送。
2、根据权利要求1所述的输入输出接口电路，其特征在于，所述收发模块还用于传输来自外部的数据。
3、根据权利要求2所述的输入输出接口电路，其特征在于，所述传输数据的模式包括LVDS、RSDS和TTL。
4、根据权利要求1所述的输入输出接口电路，其特征在于，所述并串转换模块包括第一并串转换模块和第二并串转换模块，所述第一并串转换模块用于实现LVDS模式下数据的并行串行转换；第二并串转换模块用于实现RSDS模式下数据的并行串行转换；
所述收发模块包括LVDS电路和RSDS电路。
5、根据权利要求1所述的输入输出接口电路，其特征在于，所述并串转换模块包括第一并串转换模块和传输模块，所述第一并串转换模块用于实现LVDS模式下数据的并行串行转换；传输模块用于在TTL模式下不进行并串转换直接传输所述并行数据；
所述收发模块包括LVDS电路和TTL电路。
6、根据权利要求1所述的输入输出接口电路，其特征在于，所述并串转换模块包括第二并串转换模块和传输模块，所述第二并串转换模块用于实现RSDS模式下数据的并行串行转换；传输模块用于在TTL模式下不进行并串转换直接传输所述并行数据；
所述收发模块包括RSDS电路和TTL电路。
7、根据权利要求3所述的输入输出接口电路，其特征在于，所述并串转换模块包括第一并串转换模块、第二并串转换模块和传输模块，所述第一并串转换模块用于实现LVDS模式下数据的并行串行转换；所述第二并串转换模块用于实现RSDS模式下数据的并行串行转换；传输模块用于在TTL模式下不进行并串转换直接传输所述并行数据；
所述收发模块包括LVDS电路、RSDS电路和TTL电路。
8、根据权利要求4至7任意一项所述的输入输出接口电路，其特征在于，还包括频率综合模块，用于为并串转换模块提供时钟。
9、根据权利要求8所述的输入输出接口电路，其特征在于，所述频率综合模块还用于对并串转换模块进行位相调整。
10、根据权利要求3所述的输入输出接口电路，其特征在于，所述选择控制模块包括：
并串率选择模块，用于选择并串转换的比率；
输入输出选择模块，用于选择用LVDS电路、RSDS电路或TTL电路进行输入或输出。
11、根据权利要求10所述的输入输出接口电路，其特征在于，所述选择控制模块还包括：时序控制模块，用于控制TTL电路输出的速率和电压。
12、一种收发电路，其特征在于，包括LVDS电路、RSDS电路和TTL电路，所述收发电路能够根据传输数据的模式选择以LVDS、RSDS或TTL模式进行数据传输。
13、一种收发电路，其特征在于，包括LVDS电路和RSDS电路，所述收发电路能够根据传输数据的模式选择以LVDS或RSDS模式进行数据传输。
14、一种收发电路，其特征在于，包括LVDS电路和TTL电路，所述收发电路能够根据传输数据的模式选择以LVDS或TTL模式进行数据传输。
15、一种收发电路，其特征在于，包括RSDS电路和TTL电路，所述收发电路能够根据传输数据的模式选择以RSDS或TTL模式进行数据传输。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2008102037753A CN101419777B (zh) | 2008-11-27 | 2008-11-27 | 输入输出接口电路及收发电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2008102037753A CN101419777B (zh) | 2008-11-27 | 2008-11-27 | 输入输出接口电路及收发电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101419777A true CN101419777A (zh) | 2009-04-29 |
| CN101419777B CN101419777B (zh) | 2010-12-01 |
Family
ID=40630547
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2008102037753A Active CN101419777B (zh) | 2008-11-27 | 2008-11-27 | 输入输出接口电路及收发电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101419777B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102122480A (zh) * | 2010-01-12 | 2011-07-13 | 瑞鼎科技股份有限公司 | 数据传输方法与数据传输结构 |
| CN102194431A (zh) * | 2011-05-19 | 2011-09-21 | 华映光电股份有限公司 | 液晶显示器的驱动系统 |
| WO2022183322A1 (zh) * | 2021-03-01 | 2022-09-09 | 华为技术有限公司 | 接口电路、电子设备、数据传输装置和数据传输系统 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7274361B2 (en) * | 2003-09-26 | 2007-09-25 | Mstar Semiconductor, Inc. | Display control device with multipurpose output driver |
| CN101295491A (zh) * | 2007-04-27 | 2008-10-29 | 奇景光电股份有限公司 | 多重接口视频处理电路 |
-
2008
- 2008-11-27 CN CN2008102037753A patent/CN101419777B/zh active Active
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102122480A (zh) * | 2010-01-12 | 2011-07-13 | 瑞鼎科技股份有限公司 | 数据传输方法与数据传输结构 |
| CN102194431A (zh) * | 2011-05-19 | 2011-09-21 | 华映光电股份有限公司 | 液晶显示器的驱动系统 |
| WO2022183322A1 (zh) * | 2021-03-01 | 2022-09-09 | 华为技术有限公司 | 接口电路、电子设备、数据传输装置和数据传输系统 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101419777B (zh) | 2010-12-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP2868047B1 (en) | N-phase polarity output pin mode multiplexer | |
| US7598950B2 (en) | Display control device with multipurpose output driver | |
| KR100814543B1 (ko) | Ｌｃｄ 패널용 시간제어기, 소스 드라이버, 제어 회로 및 제어 방법 | |
| KR101548891B1 (ko) | 데이터 전송 회로, 데이터 전송 방법, 표시 장치, 호스트측 장치 및 전자 기기 | |
| CN1913507B (zh) | 预加重装置、包含其的低压差分信令发射器和预加重方法 | |
| KR100971216B1 (ko) | 디스플레이 | |
| CN101419777B (zh) | 输入输出接口电路及收发电路 | |
| US6229845B1 (en) | Bus driver with data dependent drive strength control logic | |
| CN1205090A (zh) | 用于外业设备的数据总线通讯技术 | |
| US20080231578A1 (en) | LVDS display system | |
| US8780093B2 (en) | Method for transmitting image data through RSDS transmission interfaces | |
| CN220043437U (zh) | 多路arinc-429总线控制系统 | |
| CN111881080A (zh) | 带有片内串行总线的集成电路芯片 | |
| CN113688079B (zh) | 一种实现通信流控的多电平切换电路 | |
| CN100388332C (zh) | 应用于平面显示器的降低电磁干扰的方法与装置 | |
| KR101101595B1 (ko) | 신호 인터페이스 방식 변환 송신 장치, 신호 인터페이스 방식 변환 수신 장치 및 신호 인터페이스 방식 변환 송수신 장치 | |
| CN107766278B (zh) | 一种兼容直流/交流耦合的高速串行接口接收机前端电路 | |
| CN203243323U (zh) | 用于远距离传输usb信号的装置 | |
| Kim et al. | A high resolution Serializer and Deserializer architecture for mobile image sensor module | |
| CN2753063Y (zh) | 无线数据通信仿真功能子卡 | |
| US20110025697A1 (en) | Method for transmitting image data through rsds transmission interfaces | |
| Lee et al. | A 3Gbps/Lane MIPI D-PHY Transmission Buffer Chip | |
| KR20240059182A (ko) | 테스트 동작을 수행하는 인터페이스 | |
| CN103209068A (zh) | 一种全双工信号传输电路、信号传输方法 | |
| CN116781203A (zh) | 数据传输方法和相关设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: SHANGHAI SHUNJIU ELECTRONIC TECHNOLOGY CO., LTD. Free format text: FORMER OWNER: HUAYA MICROELECTRONICS (SHANGHAI) CO., LTD. Effective date: 20120823 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20120823 Address after: 201203, Shanghai 690 Zhangjiang Road, Pudong No. 5 Building No. 2 floor Patentee after: HUAYA MICROELECTRONICS (SHANGHAI) CO.,LTD. Address before: 201203 Shanghai city Pudong New Area Songtao Road No. 696 building 4F Lenovo Patentee before: Huaya Microelectronics (Shanghai) Co., Ltd. |