CN101409263A - 像素结构、显示面板以及光电装置的制造方法 - Google Patents
像素结构、显示面板以及光电装置的制造方法 Download PDFInfo
- Publication number
- CN101409263A CN101409263A CNA2008101786957A CN200810178695A CN101409263A CN 101409263 A CN101409263 A CN 101409263A CN A2008101786957 A CNA2008101786957 A CN A2008101786957A CN 200810178695 A CN200810178695 A CN 200810178695A CN 101409263 A CN101409263 A CN 101409263A
- Authority
- CN
- China
- Prior art keywords
- layer
- protective layer
- opening
- electrode
- contact mat
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明提供像素结构、显示面板以及光电装置的制造方法。该像素结构的制造方法包括:首先,提供一基板,且其上具有晶体管区、电容区与像素区。接着形成薄膜晶体管与电容电极于基板上,其中电容电极被介电层所覆盖。继之,于薄膜晶体管以及电容电极上形成彩色滤光层,并于彩色滤光层上形成保护层。之后,形成不同厚度的图案化光致抗蚀剂层于保护层上,再依序移除部分保护层与部分图案化光致抗蚀剂层,以暴露出薄膜晶体管的部分源/漏极与部分保护层。接着,于保护层上共形地覆盖导电层,再移除部分图案化光致抗蚀剂层,以定义出像素电极。本发明可以降低制作成本,缩短工艺时间且增加产能,像素结构中存储电容的电容值也可获得有效地提升。
Description
技术领域
本发明涉及一种像素结构、显示面板以及光电装置的制造方法,且特别涉及一种可减少光掩模数的像素结构的制造方法及具有上述像素结构的显示面板与光电装置的制造方法。
背景技术
液晶显示器具有高画质、体积小、重量轻、低电压驱动、低消耗功率及应用范围广等优点,因此已取代阴极射线管(Cathode Ray Tube,CRT)成为新一代显示器的主流。目前市场对于薄膜晶体管液晶显示器(TFT-LCD)皆朝向高对比(contrast ratio)、无灰阶反转(gray scale inversion)、高亮度(brightness)、高色饱和度(color saturation)、快速反应(response)以及广视角(viewing angle)等方向发展。目前常见的广视角技术包括:扭转向列型液晶(TN)加上广视角膜(wide viewing film)、共平面切换式(In-Plane Switching,IPS)液晶显示器、边际场切换式(Fringe Field Switching,FFS)液晶显示器与多域垂直配向(Multi-domain Vertical Alignment,MVA)液晶显示器。
传统的液晶显示面板是由一具有彩色滤光层的彩色滤光基板、一薄膜晶体管阵列基板(TFT Array Substrate)以及一配置于此两基板间的液晶层所构成。为了提升面板的解析度与像素的开口率,并且避免彩色滤光基板与薄膜晶体管阵列基板接合时的对位误差,现今更提出了将彩色滤光层直接整合于薄膜晶体管阵列基板(Color Filter on Array,COA)上的技术。
在公知技术中,将彩色滤光层制作于薄膜晶体管阵列上的制作方法至少需通过七道光掩模工艺来进行制作,其中彩色滤光图案需经由三道光掩模工艺来进行制作,因此步骤繁复而需花费较高的生产成本。此外,上述需要至少七道光掩模工艺来进行制作的像素结构需采用多个具有不同图案的光掩模(mask),由于光掩模的造价十分昂贵,因此像素结构的制造成本将无法降低,且由于光掩模数较多,使得产能无法地有效提升。
发明内容
本发明提供一种像素结构的制造方法,其可减少光掩模数以有效地提升产能。
本发明提供一种显示面板的制造方法,以制作出具有上述的像素结构的显示面板。
本发明提供一种光电装置的制造方法,以制作出具有上述的像素结构的光电装置。
本发明提出一种像素结构的制造方法,其包括下列步骤。(a)提供一基板,基板上具有至少一晶体管区、至少一电容区与至少一像素区。(b)分别形成至少一晶体管于晶体管区上与至少一电容电极于电容区上,其中电容电极被一介电层所覆盖。(c)形成一彩色滤光层于晶体管区上、像素区上及电容区上,并覆盖晶体管及部分电容电极。彩色滤光层具有至少一第一开口及至少一第二开口,第一开口对应于晶体管的一源/漏极,而第二开口对应于电容电极。(d)共形地形成一保护层于彩色滤光层的表面上。(e)形成一图案化光致抗蚀剂层于保护层上,且图案化光致抗蚀剂层具有一第一部分、一第二部分以及一第三部分。第一部分的厚度小于第二部分的厚度,且第二部分的厚度小于第三部分的厚度,其中第一部分覆盖第一开口底部的保护层上,第三部分覆盖部分晶体管上方的保护层上,第二部分覆盖于像素区上方的保护层上、于另一部分晶体管上方的保护层上及于部分电容区上方的保护层上。(f)移除第一开口底部的第一部分及第一开口底部下方的保护层,以暴露出有源元件的部分源/漏极。(g)移除图案化光致抗蚀剂层的第二部分及部分第三部分,以使得位于部分晶体管上方的第三部分成为较第三部分厚度较薄的一第四部分,并暴露出像素区上的保护层、部分晶体管区上方的保护层、第二开口处的保护层及电容区上方的保护层。(h)共形地覆盖一导电层于该第四部分上、该第一开口、该第二开口、该像素区上方的该保护层上及部分该电容区上方的该保护层上。(i)移除图案化光致抗蚀剂层的第四部分及位于第四部分上方的该导电层以定义出一像素电极,其中像素电极于第二开口处与电容电极构成一存储电容,且导电层与暴露出的源/漏极连接。
在本发明的一实施例中,上述的方法于步骤(a)时,基板还包含至少一接触垫区。于步骤(b)时,还包含形成至少一接触垫于接触垫区上,其中接触垫被介电层所覆盖。于步骤(d)时,保护层还覆盖于接触垫上。于步骤(e)时,图案化光致抗蚀剂层还具有至少一暴露出接触垫上方的部分保护层的第一开口,且图案化光致抗蚀剂层的第三部分覆盖接触垫周围上方的保护层。于该步骤(f)时,还移除被暴露出接触垫上方的保护层与介电层,以暴露接触垫。于步骤(g)时,位于部分接触垫周围上方的第三部分还成为较第三部分厚度较薄的第四部分。于步骤(h)时,导电层还形成于部分接触垫周围上方的第四部分上。于步骤(i),还移除位于接触垫周围上方的第四部分及位于第四部分上方的导电层,以定义出一接触电极。
在本发明的一实施例中,上述的第二部分还覆盖于第一开口的侧边上、该第二开口的侧边上与第二开口的底部上。
在本发明的一实施例中,上述的第一部分还覆盖于第二开口的底部上,且第二部分还覆盖于第二开口的侧边上及第一开口的侧边上。
在本发明的一实施例中,上述的制造方法于步骤(f)时,还移除第二开口底部的第一部分及第二开口底部下方的该保护层,以暴露出第二开口下方的介电层。
在本发明的一实施例中,上述的图案化光致抗蚀剂层还包含多个突出部位于像素区上方的第二部分上,且通过第二部分连接。
在本发明的一实施例中,上述的制造方法于步骤(g)时,突出部形成底部不相连的岛状部。于步骤(h)时,导电层还共形地覆盖于像素区上方的岛状部上。于步骤(i)时,还移除岛状部及岛状部上方的导电层,以便于像素电极中定义出多个狭缝。
本发明提出一种光电装置的制造方法,包含如上述所述的显示面板的制造方法。
本发明提出一种光电装置,包含如上述所述的显示面板。
本发明的像素结构因采用上述的制造方法,其形成不同厚度的图案化光致抗蚀剂层于保护层上,并整合剥离(lift-off)的技术。因此当上述的像素结构制造方法整合于像素阵列基板的制造时,相较于公知的像素结构制作方法可减少光掩模的数目以降低制作成本,并可以缩短工艺时间且增加产能。另外,像素结构中存储电容的电容值也可获得有效地提升。
为让本发明的上述特征和优点能更明显易懂,下文特举实施例,并配合附图,作详细说明如下。
附图说明
图1A至图1J为本发明的一实施例的一种像素结构的制造方法的剖面示意图。
图2A至图2J为本发明的另一实施例的一种像素结构的制造方法的剖面示意图。
图3A至图3J为本发明的另一实施例的一种像素结构的制造方法的剖面示意图。
图3F’与图3F”为覆盖有图案化光致抗蚀剂层的接触开口的放大示意图。
图4A至图4H为本发明的一实施例的一种接垫结构的制造方法的剖面示意图。
图5为本发明的一实施例的一种显示面板的示意图。
图6为本发明的一实施例的一种光电装置的示意图。
上述附图中的附图标记说明如下:
100、100b、100c:像素结构
100d:接垫结构
120、320、330:基板
200:栅极
220:电容电极
240:接触垫
300:介电层
310:显示面板
330a:透明电极
340:显示介质
400:有源层
410:光电装置
420:欧姆接触层
430:电子元件
500:源极
520:漏极
600、800:保护层
700:彩色滤光层
900、900b:图案化光致抗蚀剂层
920:第一部分
940、940b:第二部分
960:第三部分
960a:第四部分
980:导电层
980a、980b、980c:像素电极
980d:接触电极
T:晶体管
H1、H2、H3:接触开口
At:晶体管区
Ap:像素区
Ac:电容区
Ad:接垫区
t1、t2、t3:厚度
P:突出部
P’:岛状部
S:狭缝
Cst、Cst’:存储电容
具体实施方式
图1A至图1J为本发明的一实施例的一种像素结构的制造方法的剖面示意图,其中图1A~图1J是以一个像素结构为代表作说明。首先,请参照图1A,提供基板120,基板120具有晶体管区At、电容区Ac与像素区Ap。本发明晶体管区At、电容区Ac与像素区Ap分别以一个为范例说明,但不限于此。于其它实施例,可依设计的需要,例如:不同可视区、电容量增加、不同的控制能力等等,可将晶体管区At、电容区Ac与像素区Ap上述其中至少一个,可为至少一个以上。接着,于基板120的晶体管区At中形成栅极200并且在基板的电容区Ac中形成电容电极220。
基板120的材料可以是包含无机透明材料(如:玻璃、石英、或其它合适材料、或上述的组合)、有机透明材料(如:聚烯类、聚酼类、聚醇类、聚酯类、橡胶、热塑性聚合物、热固性聚合物、聚芳香烃类、聚甲基丙酰酸甲酯类、聚碳酸酯类、或其它合适材料、或上述的衍生物、或上述的组合)、无机不透明材料(如:硅片、陶瓷、或其它合适材料、或上述的组合)、或上述的组合。
此外,形成于基板120上的栅极200以及电容电极220,可分别为单层或多层结构,且其材料较佳的是采用可进行湿式蚀刻的金属材料或干式蚀刻的金属材料,其例如是钼或是钼-铝叠层或是钼-铝-钼叠层。然而,本发明不限于此。在其他的实施例中,栅极200以及电容电极220的材料可以是由金、银、铜、锡、铅、铪、钨、钼、钕、钛、钽、铝、锌等金属、上述合金、上述金属氧化物、上述金属氮化物、或上述的组合。本发明栅极200以及电容电极220分别以一个为范例说明,但不限于此。于其它实施例,可依设计的需要,例如:电容量增加、电传输稳定性增加等等,可将栅极200以及电容电极220上述其中至少一个,可为至少一个以上。
接着,请参照图1B,在基板120上形成介电层300以覆盖栅极200以及电容电极220,并于栅极200上方的介电层300上形成有源层400。在本实施例中,介电层300可为单层或多层结构,且其材料例如是无机材料(如:氧化硅、氮化硅、氮氧化硅、碳化硅、氧化铪、氧化铝、或其它材料、或上述的组合)、有机材料(如:光致抗蚀剂、苯并环丁烯(enzocyclobutane,BCB)、环烯类、聚酰亚胺类、聚酰胺类、聚酯类、聚醇类、聚环氧乙烷类、聚苯类、树脂类、聚醚类、聚酮类、或其它合适材料、或上述的组合)、或上述的组合。
详细而言,在本实施例中,有源层400的材料可以是非晶硅、单晶硅、微晶硅、多晶硅、或上述晶格的N型掺杂硅化物、或上述晶格的P型掺杂硅化物、或上述晶格的硅化锗、或其它材料、或上述的组合,而有源层400的结构可以是单层结构或者是多层结构。举例而言,有源层400可以是由非晶硅(a-Si)和/或N型重掺杂非晶硅所组成的单层结构,也可以是由非晶硅(a-Si)以及N型重掺杂非晶硅所组成的双层结构,其上述的结构排列,可为水平排列和/或垂直排列。在本实施例中,有源层400是以非晶硅(a-Si)的通道层440以及N型重掺杂非晶硅的欧姆接触层420所组成的双层结构为实施范例,但不以此为限。通道层440的材料为非晶硅(amorphous silicon),而欧姆接触层420的材料多为N型重掺杂的非晶硅(N type heavily-dopeda-Si),用以减少通道层440与源极之间以及通道层440与漏极之间的接触阻抗,其形成方法通常是利用离子掺杂(ion doping)的方式于非晶硅的表面进行N型掺杂。
之后,请参照图1C,于通道层440的部分区域以及介电层300的部分区域上方形成源极500以及漏极520。一般而言,源极500以及漏极520可分别为单层或多层结构,且其材料较佳的是采用可进行湿式蚀刻的金属材料,其例如是钼或是钼-铝叠层或是钼-铝-钼叠层。然而,本发明不限于此,也可采用干式蚀刻的金属材料。在其他的实施例中,源极500以及漏极520的材料可以是由金、银、铜、锡、铅、铪、钨、钼、钕、钛、钽、铝、锌等金属、上述合金、上述金属氧化物、上述金属氮化物、或上述的组合。
请继续参照图1C,源极500与漏极520分别由通道层440的两侧延伸至介电层300上为范例,并使通道层440的部分区域暴露,其中栅极200、有源层400、源极500与漏极520构成薄膜晶体管T。于其它实施例中,源极500与漏极520也不会由通道层440的两侧延伸至介电层300上,而仅覆盖于该通道层440的两侧,可以增加开口率。另外,本发明是以一个薄膜晶体管T形成于一个晶体管区At为范例说明,但不限于此。于其它实施例中,可依设计需求,例如:增加控制能力或不同的控制能力等等,而可将至少一个薄膜晶体管T形成一个晶体管区At上;或者是,若晶体管区At有多个时,可将一个薄膜晶体管T形成于每个晶体管区At上;或者是若晶体管区At有多个时,每个晶体管区At上形成的薄膜晶体管T的数目为至少一个。上述的状态会使得栅极200、有源层400、源极500与漏极520的数目就会加以变动且易于知晓,在此不再赘言。
接着,请参照图1D,于基板120上覆盖保护层(或称为介电层)600,其中,保护层(或称为介电层)600覆盖基板120上的元件或膜层,例如是覆盖薄膜晶体管T上及介电层300上,并于保护层(或称为介电层)600上方形成彩色滤光层700,且彩色光致抗蚀剂层700具有接触开口H1与接触开口H2。接触开口H1实质上位于彩色滤光层700所对应薄膜晶体管T的部分漏极520的上方,而接触开口H2实质上位于彩色滤光层700所对应部分电容电极220的上方。本发明接触开口H1与接触开口H2分别以一个范例说明,但不限于此。于其它实施例,为了让电性稳定和/或电传输量较佳,接触开口H1与接触开口H2上述至少一个,可为至少一个以上。
彩色滤光层700例如是红色滤光层、绿色滤光层、蓝色滤光层或是其它合适的色彩。彩色滤光层700的形成方法例如可通过旋转涂布工艺(spincoating)、烘烤工艺以及曝光显影工艺等步骤来形成。另外,在形成彩色滤光层700之前或之后,还可包括形成遮光图案层。详细而言,以形成红色光致抗蚀剂层(未示出)、绿色光致抗蚀剂层(未示出)以及蓝色光致抗蚀剂层(未示出)为范例,可先在不同的子像素区内形成图案化的红色光致抗蚀剂层(未示出)、绿色光致抗蚀剂层(未示出)以及蓝色光致抗蚀剂层(未示出)之后,再形成遮光图案,或者是先形成遮光图案之后再分别形成红、绿、蓝色光致抗蚀剂层。当然,在其他实施例中,可通过喷墨法、网版印刷法、或其他适用的工艺来制作彩色滤光层700。此外,彩色滤光层700的色彩除了上述三原色(RGB)之外,尚可依设计的要求而采用色坐标上的色彩,例如:白、黄、橘、青、洋红、橘红、紫、棕、靛、橙等等。
接着,请参照图1E,在彩色滤光层700的表面上共形地形成一保护层800,其中保护层800覆盖薄膜晶体管T、电容电极220以及保护层600,并且覆盖接触开口H1、H2的侧壁表面以及底部表面而未将接触开口H1、H2给填满。在本实施例中,保护层800可为单层或多层结构,且其材料为有机材料(例如:光致抗蚀剂、苯并环丁烯、环烯类、聚酰亚胺类、聚酰胺类、聚酯类、聚醇类、聚环氧乙烷类、聚苯类、树脂类、聚醚类、聚酮类、或其它材料、或上述的组合)、无机材料(例如是氧化硅、氮化硅、氮氧化硅、其他适合的材料或上述的组合)、或上述的组合。较佳地,保护层800的材料可选用无机材料,以防止彩色滤光层700产生湿润现象,而导致彩色滤光层700变形或者是被腐蚀。
之后,请参照图1F,形成一图案化光致抗蚀剂层900于保护层800上,且图案化光致抗蚀剂层900具有多个厚度不相同的部分。详细而言,图案化光致抗蚀剂层900是以一灰阶光掩模(multi-tone mask,MTM,未示出)对一光致抗蚀剂层(未示出)进行一曝光程序所形成,其中灰阶光掩模是使用不同明暗度的光掩模,使有光致抗蚀剂层受到不同照度的曝光,经显影工艺之后可得到不同深浅度的形状,即形成图案化光致抗蚀剂层900的第一部分920、第二部分940与第三部分960。这种灰阶光掩模或称为多阶光掩模,与一般的半调光掩模(half-tone mask)是不同且无法等同视之的。因为,半调光掩模,仅可具有全透光区域(即100%透光度的区域)、不透光区域(即0%透光度的区域)及仅有一个半透光区域(即50%透光度的区域)。但是,多阶光掩模可具有全透光区域(即100%透光度的区域)、不透光区域(即0%透光度的区域)及至少二种透光区域,其中至少二种的透光区域的透光度约为0%~100%之间,可依靠设计、流程或精准度的需求,而做出不同的要求。所以,多阶光掩模较半调光掩模精准度高,可以设计出变化多样性等等的优点存在。
图1F’与图1F”分别为图1F中对应接触开口H1、H2处的放大示意图。请同时参照图1F、1F’与1F”,图案化光致抗蚀剂层900的第一部分920覆盖接触开口H1底部的保护层800上,而第三部分960覆盖部分晶体管T上方的保护层800上。第二部分940覆盖于像素区Ap上方的800保护层上、于另一部分晶体管T上方的保护层800上及于部分电容区Ac上方的保护层800上。特别是,第一部分920的厚度t1小于第二部分940的厚度t2,且第二部分940的厚度t2小于第三部分960的厚度t3,也即是厚度由大至小排列依序为t3>t2>t1,第三部分960的厚度t3最厚,而第一部分920的厚度t1最薄。另外,在本实施例中,优选地,第二部分940还覆盖于接触开口H1、H2的侧边上与接触开口H2的底部上,但不限于此。于其它实施例中,覆盖于接触开口H1、H2的侧边上与接触开口H2的底部上的光致抗蚀剂,可为除了第二部分940的厚度外,尚可使用实质上大于第一部分920的厚度并实质上小于第三部分960的厚度。
继之,请参照图1G,移除覆盖接触开口H1底部的图案化光致抗蚀剂层的第一部分920,并且移除接触开口H1底部下方的保护层800及保护层(或称为介电层)600,以暴露出晶体管T的部分漏极520。较佳地,移除覆盖接触开口H1底部的图案化光致抗蚀剂层的第一部分920的工艺可使用灰化程序来进行。
详细而言,在本实施例中,在移除位于图案化光致抗蚀剂层900的第一部分920之后,底下被暴露出的保护层800及保护层(或称为介电层)600,优选地可采用原位程序(in-situ process)来移除。也就是说,移除被暴露出的保护层800及保护层(或称为介电层)600时,优选地可以在相同的反应室中以不同的蚀刻物来依序蚀刻保护层800及保护层(或称为介电层)600,但不限于此。其中,蚀刻物可为干式蚀刻物、湿刻物或上述二者物质之组合使用。
接着,请参照图1H,对图案化光致抗蚀剂层900进行一灰化程序,并控制灰化工艺中图案化光致抗蚀剂层900被移除的厚度,以移除图案化光致抗蚀剂层的第二部分940及部分第三部分960,使得位于部分晶体管T上方的第三部分960成为较原始第三部分960厚度较薄的一第四部分960a,并暴露出像素区Ap上的保护层800、部分晶体管区At上方的保护层800、接触开口H2处的保护层800及电容区Ac上方的保护层800。
在本发明中,由于移除接触开口H1底部的图案化光致抗蚀剂层的第一部分920及接触开口H1底部下方的保护层800及保护层(或称为介电层)600是利用同一光致抗蚀剂层作为蚀刻掩模,并较佳地可采用原位程序的方式依序,因此相较于公知液晶显示器的像素结构的制造方法而言,本实施例可减少至少一次黄光工艺,以减少光掩模使用数,并可缩短像素结构的工艺时间以降低生产成本。
之后,请参照图1I,共形地覆盖一导电层980于图案化光致抗蚀剂层的第四部分960a上、接触开口H1与H2、像素区Ap上方的保护层800上及部分电容区Ac上方的保护层800上,且导电层980通过接触开口H1与暴露出的漏极520电性连接。详言之,形成导电层980的方法例如是以物理气相沉积(Physical Vapor Deposition,PVD)法的溅镀(sputtering)工艺所形成,或是通过溅镀、蒸镀(evaporation)、喷墨法、网版印刷法、旋转涂布法以及其他薄膜沉积技术所形成。
接着,请参照图1J,移除图案化光致抗蚀剂层的第四部分960a及同时剥除位于第四部分960a上方的导电层980以定义出一像素电极980a,此步骤又可称为利用剥离方式(lift-off)。在本实施例中,像素电极980a可以是反射式电极、穿透式电极或是上述的组合。反射式电极的材料可以是铝、铝合金、银或是其他具有高反射率的金属,其可为单层或多层结构。穿透式电极可以为单层或多层结构,且其材料可以是由透明导电材料制成例如是铟锡氧化物、铟锌氧化物、铟锡锌氧化物、氧化铪、氧化锌、氧化铝、铝锡氧化物、铝锌氧化物、镉锡氧化物、镉锌氧化物或上述的组合。
此外,像素电极980a于接触开口H2处会与电容电极220构成金属层/绝缘层/铟锡氧化物层(Metal-Insulator-ITO,MII)形态的存储电容Cst,用以稳定像素结构中的数据电压。在其他的实施例中,其也可以是金属层/绝缘层/金属层(Metal-Insulator-Metal,MIM)形态的存储电容Cst。
至此,将彩色滤光层直接整合于薄膜晶体管阵列基板上的像素结构已大致完成。上述的薄膜晶体管T与存储电容Cst的形态以及各层的材料可以有多种变化,而本实施例所示出的结构设计与制造方法仅是用以举例说明,以让此领域具有通常知识者能够据以实施本发明,然其并非用以限定本发明所欲涵盖的范畴。
图2A至图2J为本发明的另一实施例的一种像素结构的制造方法的剖面示意图。本实施例的像素结构100b的制造方法与上述实施例的像素结构100的制造方法相似。
图2A至图2E工艺步骤与图1A至图1E的步骤相似,其包括提供了具有至少一晶体管区At、至少一电容区Ac与至少一像素区Ap的基板120,且分别形成至少一薄膜晶体管T于晶体管区At上并且形成至少一电容电极220于电容区Ac上,其中电容电极220被介电层300所覆盖。之后,形成彩色滤光层700于晶体管区At上、像素区Ap上及电容区Ac上,并覆盖晶体管T及部分电容电极220,其中,彩色滤光层700具有至少两接触开口H1、H2,且接触开口H1实质上对应于晶体管T的部分漏极520,而接触开口H2实质上对应于部分电容电极220。接着,再共形地形成保护层800于彩色滤光层700的表面上。
继之,请参照图2F,形成一图案化光致抗蚀剂层900b于保护层800上,且图案化光致抗蚀剂层900b具有多个厚度不相同的部分。特别是,本实施例的图案化光致抗蚀剂层900b除了具有第一部分920、第二部分940与第三部分960之外,还包含多个突出部P位于像素区Ap上方的第二部分940b上,且通过第二部分940b连接,以便于在后续工艺中可在像素电极定义出多个狭缝。
接着,请参照图2G,移除接触开口H1底部的图案化光致抗蚀剂层的第一部分920及接触开口H1底部下方的保护层800及保护层(或称为介电层)600,以暴露出晶体管T的部分漏极520。优选地,移除覆盖接触开口H1底部的图案化光致抗蚀剂层的第一部分920的工艺可使用灰化程序来进行。
类似地,请参照图2H,对图案化光致抗蚀剂层900b进行一灰化程序,并控制灰化工艺中图案化光致抗蚀剂层900b被移除的厚度,以移除图案化光致抗蚀剂层的第二部分940b及部分第三部分960。本实施例与上述实施例的最大不同点在于,由于图案化光致抗蚀剂层900b还包含多个突出部P于像素区Ap上方的第二部分940b上,因此在灰化程序结束后,多个突出部P形成底部不相连的岛状部P’。
之后,请参照图2I,类似于上述实施例图1I的步骤,形成导电层980,导电层980除了共形地覆盖于图案化光致抗蚀剂层的第四部分960a上、接触开口H1与H2、像素区Ap上方的保护层800上及部分电容区Ac上方的保护层800上之外,导电层980还共形地覆盖于像素区Ap上方的岛状部分P’上。
继之,请参照图2J,移除图案化光致抗蚀剂层的第四部分960a并且移除位于第四部分960a上方的导电层980以定义出像素电极980b之外,更同时移除岛状部分P’及岛状部分P’上方的导电层980,以在像素电极980b中定义出多个狭缝S。
至此,将彩色滤光层直接整合于薄膜晶体管阵列基板上的像素结构已大致完成。类似地,本实施例同样可减少至少一次黄光工艺,以减少光掩模使用数,并可缩短像素结构的工艺时间以降低生产成本,且本实施例之像素结构制造方法更可于像素电极980b中同时定义出多个狭缝S。
图3A至图3J为本发明的另一实施例的一种像素结构的制造方法的剖面示意图。图3F’与图3F”为图3F的局部放大图,其分别对应覆盖有图案化光致抗蚀剂层900c的接触开口H1、H2之处的放大示意图。本实施例的像素结构100c的制造方法与上述实施例的像素结构100的制造方法类似,换言之图3A至图3E的步骤与上述图1A至图1E的步骤相同或相似,在此便不再赘述。因此,接下来请直接参照图3F、3F’及3F”。
由图3F、3F’及3F”可知,形成图案化光致抗蚀剂层900c于保护层800上时,图案化光致抗蚀剂层900c具有多个厚度不相同的部分。特别是,本实施例的图案化光致抗蚀剂层900c的第一部分920还覆盖于接触开口H2的底部上,且第二部分940优选地也覆盖于接触开口H1、H2的侧边上,如图3F’及3F”所示。于其它实施例中,覆盖于接触开口H1、H2的侧边上的光致抗蚀剂,可为除了第二部分940的厚度外,尚可使用实质上大于第一部分920的厚度并实质上小于第三部分960的厚度。
接着,请参照图3G,于移除接触开口H1底部的图案化光致抗蚀剂层的第一部分920及接触开口H1底部下方的保护层800及保护层(或称为介电层)600时,更同时移除接触开口H2底部的第一部分920及接触开口H2底部下方的保护层800及保护层(或称为介电层)600,以使晶体管T的部分漏极520以及接触开口H2下方的介电层300皆暴露出来。优选地,移除覆盖接触开口H1、H2底部的图案化光致抗蚀剂层的第一部分920的工艺可使用灰化程序来进行。
请参照图3H,接着,对图案化光致抗蚀剂层900c进行一灰化程序,并控制灰化工艺中图案化光致抗蚀剂层900c被蚀刻的厚度。继之,请参照图3I,共形地覆盖导电层980于图案化光致抗蚀剂层的第四部分960a上、接触开口H1与H2、像素区Ap上方的保护层800上及部分电容区Ac上方的保护层800上,且导电层980分别通过接触开口H1、H2与暴露出的漏极520连接以及介电层300接触。之后,请参照图3J,移除图案化光致抗蚀剂层的第四部分960a并且移除位于第四部分960a上方的导电层980以定义出像素电极980c。
因此,像素电极980c于接触开口H2处会与电容电极220构成金属层/绝缘层/导电层形态的存储电容Cst’。本实施例的存储电容Cst’与上述实施例的存储电容Cst皆可用以稳定像素结构中的数据电压,而两者最大的不同点在于,图3J的存储电容Cst’的绝缘层仅包含介电层300的厚度,而图1J以及图2J的存储电容Cst的绝缘层包含了介电层300、保护层(或称为介电层)600及保护层800。
至此,将彩色滤光层直接整合于薄膜晶体管阵列基板上的像素结构已大致完成。类似地,本实施例同样可减少至少一次黄光工艺,以减少光掩模使用数,并可缩短像素结构的工艺时间以降低生产成本,且本实施例的像素结构制造方法还可提供一个具有较大存储电容值的像素结构。
另外,值得一提的是,在图3A至图3J所描述的实施例中,其也可以加入图2A至图2J的实施例中于像素电极中形成配向狭缝的特征。换言之,如果在图3G的图案化光致抗蚀剂层900c的第二部分940上另外形成突起部,那么后续于图3J的步骤时,于移除图案化光致抗蚀剂层900c的过程中,将可同时在像素电极980c中定义出配向狭缝。
上述各实施例描述像素结构的制造流程,而上述各实施例在接垫区的制造流程将以图4A至图4H来说明。也就说,优选地,可同时考虑像素结构与接垫区的制造流程,但也可仅考虑像素结构的制造流程。首先,请参照图4A,基板120具有至少一接触垫区Ad,并且于基板120的至少一接触垫区Ad上形成至少一接触垫240。之后,在接触垫240上形成介电层300,如图4B所示。本发明,以接触垫区Ad及接触垫240分别以一个为范例说明,但不限于此。于其它实施例中,,可依设计需求,例如:增加电传稳定性、增加接触面积或运用于不同的功能区等等,而可将至少一个接触垫240形成一个接触垫区Ad上;或者是,若接触垫区Ad有多个时,可将一个接触垫240形成于每个接触垫区Ad上;或者是,若接触垫区Ad有多个时,每个接触垫区Ad上形成的接触垫240的数目为至少一个。
继之,请参照图4C,于上述各实施例中于薄膜晶体管T上方形成保护层800及保护层(或称为介电层)600时,保护层800及保护层(或称为介电层)600也同时覆盖于接触垫240上。
之后,请参照图4D,于上述各实施例中于形成图案化光致抗蚀剂层900(或900b或900c)之时,图案化光致抗蚀剂层的第三部分960还覆盖于接触垫区Ad的保护层800上,也即是于接触垫区Ad的图案化光致抗蚀剂层900之厚度为t3。特别是,图案化光致抗蚀剂层的第三部分960覆盖接触垫240周围上方的保护层800,且其具有一接触开口H3,用以暴露出接触垫240上方的部分保护层800。本发明接触开口H3以一个范例说明,但不限于此。于其它实施例,为了让电性稳定和/或电传输量较佳,接触开口H3可为至少一个以上。
接着,请参照图4E,于上述各实施例中于移除图案化光致抗蚀剂层的第一部分920之后,移除接触垫区Ad中被暴露出的保护层800及保护层(或称为介电层)600与介电层300,以暴露接触垫240。也就是说,移除该第一开口底部的该第一部分920及其下方的该保护层等膜层时,也移除接触垫区Ad上方的各膜层。
之后,请参照图4F,对图案化光致抗蚀剂层900进行一灰化程序,并控制灰化工艺中图案化光致抗蚀剂层900被移除的厚度,以移除图案化光致抗蚀剂层的第三部分960,使得位于接垫区Ad的第三部分960成为较第三部分960厚度较薄的第四部分960a。
继之,请参照图4G,共形地覆盖导电层980于图案化光致抗蚀剂层的第四部分960a上、接触开口H3及接触垫区Ad上方的保护层800上,且导电层980通过接触开口H3与暴露出的接触垫240接触。
最后,请参照图4H,利用移除图案化光致抗蚀剂层的第四部分960a并且移除位于图案化光致抗蚀剂层的第四部分960a上的导电层980,以定义出一接触电极980d。
至此,将彩色滤光层直接整合于薄膜晶体管阵列基板上的接垫结构已大致完成,且本实施例的接垫结构的制造方法可与上述任一实施例的像素结构的制造方法结合,于制作薄膜晶体管阵列基板上的像素结构的同时,一并将其对应的接垫结构制作完成。
图5为本发明的一实施例的一种显示面板的示意图。请参照图5,本实施例的显示面板310的成品包括至少一像素阵列基板320、相对于此像素阵列基板320的另一基板330及一设置于像素阵列基板320与另一基板330之间的显示介质340,其中像素阵列基板320具有上述如图1J、图2J或图3J所示的像素结构100、100b或100c以及如图4H所示的接垫结构100d,且另一基板330选择性地具有一透明电极330a或其它功能的层,如配向层等,其中显示介质340的材料包含液晶材料。显示面板310的制造方法包含如上所述的像素结构100、100b或100c的制造方法,再依照各种显示面板310的制造程序并组装,以获得显示面板310。
此外,显示面板310可为半穿透半反射式显示面板、反射型显示面板、彩色滤光片于有源层上(color filter on array)的显示面板、垂直配向型(VA)显示面板、水平切换型(IPS)显示面板、多域垂直配向型(MVA)显示面板、扭曲向列型(TN)显示面板、超扭曲向列型(STN)显示面板、图案垂直配向型(PVA)显示面板、超级图案垂直配向型(S-PVA)显示面板、先进大视角型(ASV)显示面板、边缘电场切换型(FFS)显示面板、连续焰火状排列型(CPA)显示面板、轴对称排列微胞型(ASM)显示面板、光学补偿弯曲排列型(OCB)显示面板、超级水平切换型(S-IPS)显示面板、先进超级水平切换型(AS-IPS)显示面板、极端边缘电场切换型(UFFS)显示面板、高分子稳定配向型显示面板、双视角型(dual-view)显示面板、三视角型(triple-view)显示面板、三维显示面板(three-dimensional)或其它型面板。
图6为本发明的一实施例的一种光电装置的示意图。请参考图6,由上述实施例所述的显示面板310可以跟电子元件430电连接而组合成一光电装置410,而光电装置410的制造方法,包含如上所述的显示面板310的制造方法,再依照各种光电装置410的制造程序并组装所得显示器,以获得光电装置410。由于,在本实施例中,显示面板310的像素阵列基板320是采用上述的像素结构100、100b或100c,因此采用上述的显示面板310的光电装置410除了可降低工艺时间增加产率外,同时还可降低生产成本。
另外,电子元件430包括如:控制元件、操作元件、处理元件、输入元件、记忆元件、驱动元件、发光元件、保护元件、感测元件、侦测元件、或其它功能元件、或前述的组合。而光电装置410的类型包括便携式产品(如手机、摄影机、照相机、笔记本电脑、游戏机、手表、音乐播放器、电子信件收发器、地图导航器、数字相片、或类似的产品)、音像产品(如音像放映器或类似的产品)、荧幕、电视、看板、投影机内的面板等。
综上所述,本发明提供多种像素结构与接垫结构的制造方法,可简化工艺步骤并减少光掩模的制作成本。在部分实施例中,像素结构的制造方法可于像素电极中定义出多个狭缝,以使液晶分子可达到多域配向的效果。在其他实施例中,像素结构的制造方法可提供具有较大存储电容值的像素结构,用以稳定像素结构中的数据电压。
另外,接垫结构的制造方法可与多个实施例的像素结构的制造方法结合,于制作像素结构的同时,一并将其对应的接垫结构制作完成。
虽然本发明已以实施例公开如上,然其并非用以限定本发明,任何所属技术领域中的普通技术人员,在不脱离本发明的精神和范围内,当可作些许的更动与润饰,因此本发明的保护范围当视所附的权利要求所界定的范围为准。
Claims (9)
1.一种像素结构的制造方法,包含:
(a)提供一基板,且其上具有至少一晶体管区、至少一电容区与至少一像素区;
(b)分别形成至少一晶体管于该晶体管区上与至少一电容电极于该电容区上,其中该电容电极被一介电层所覆盖;
(c)形成一彩色滤光层于该晶体管区上、该像素区上及该电容区上,并覆盖该晶体管及部分该电容电极,其中,该彩色滤光层具有至少一第一开口及至少一第二开口,该第一开口对应于该晶体管的一源/漏极,该第二开口对应于该电容电极;
(d)共形地形成一保护层于该彩色滤光层的表面上;
(e)形成一图案化光致抗蚀剂层于该保护层上,且该图案化光致抗蚀剂层具有一第一部分、一第二部分以及一第三部分,该第一部分的厚度小于第二部分的厚度,且该第二部分的厚度小于第三部分的厚度,其中该第一部分覆盖该第一开口底部的该保护层上,该第三部分覆盖部分该晶体管上方的该保护层上,该第二部分覆盖于该像素区上方的该保护层上、于另一部分该晶体管上方的该保护层上及于部分该电容区上方的该保护层上;
(f)移除该第一开口底部的该第一部分及该第一开口底部下方的该保护层,以暴露出该有源元件的部分该源/漏极;
(g)移除该图案化光致抗蚀剂层的该第二部分及部分该第三部分,以使得位于部分该晶体管上方的该第三部分成为较第三部分厚度较薄的一第四部分,并暴露出像素区上的该保护层、部分晶体管区上方的该保护层、该第二开口处的该保护层及该电容区上方的该保护层;
(h)共形地覆盖一导电层于该第四部分上、该第一开口、该第二开口、该像素区上方的该保护层上及部分该电容区上方的该保护层上;
(i)移除该图案化光致抗蚀剂层的该第四部分及位于该第四部分上方的该导电层以定义出一像素电极,其中该像素电极于该第二开口处与该电容电极构成一存储电容,且该导电层与暴露出的该源/漏极连接。
2.如权利要求1所述的制造方法,其中,
于该步骤(a)时,该基板还包含至少一接触垫区;
于该步骤(b)时,还包含形成至少一接触垫于该接触垫区上,其中该接触垫被该介电层所覆盖;
于该步骤(d)时,该保护层还覆盖于该接触垫上;
于该步骤(e)时,该图案化光致抗蚀剂层还具有至少一暴露出该接触垫上方的部分该保护层的第一开口,且该图案化光致抗蚀剂层的该第三部分覆盖该接触垫周围上方的该保护层,
于该步骤(f)时,还移除该被暴露出该接触垫上方的该保护层与该介电层,以暴露该接触垫;
于该步骤(g)时,位于部分该接触垫周围上方的该第三部分更成为较第三部分厚度较薄的该第四部分;
于该步骤(h)时,该导电层更形成于部分该接触垫周围上方的该第四部分上;
于该步骤(i),还移除位于该接触垫周围上方的该第四部分及位于该第四部分上方的该导电层,以定义出一接触电极。
3.如权利要求1所述的制造方法,其中,该第二部分还覆盖于该第一开口的侧边上、该第二开口的侧边上与该第二开口的底部上。
4.如权利要求1所述的制造方法,其中,第一部分还覆盖于该第二开口的底部上,且该第二部分还覆盖于该第二开口的侧边上及该第一开口的侧边上。
5.如权利要求4所述的制造方法,其中,
于该步骤(f)时,还移除该第二开口底部的该第一部分及该第二开口底部下方的该保护层,以暴露出该第二开口下方的该介电层。
6.如权利要求1所述的制造方法,其中,该图案化光致抗蚀剂层还包含多个突出部位于该像素区上方的该第二部分上,且通过该第二部分连接。
7.如权利要求6所述的制造方法,其中,
于该步骤(g)时,所述突出部形成底部不相连的岛状部;
于该步骤(h)时,该导电层还共形地覆盖于该像素区上方的该岛状部上;以及
于该步骤(i)时,还移除该岛状部及该岛状部上方的该导电层,以便于该像素电极中定义出多个狭缝。
8.一种显示面板的制造方法,包含如权利要求1所述的像素结构的制造方法。
9.一种光电装置的制造方法,包含如权利要求8所述的显示面板的制造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2008101786957A CN101409263B (zh) | 2008-12-02 | 2008-12-02 | 像素结构、显示面板以及光电装置的制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2008101786957A CN101409263B (zh) | 2008-12-02 | 2008-12-02 | 像素结构、显示面板以及光电装置的制造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101409263A true CN101409263A (zh) | 2009-04-15 |
CN101409263B CN101409263B (zh) | 2010-06-30 |
Family
ID=40572182
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2008101786957A Active CN101409263B (zh) | 2008-12-02 | 2008-12-02 | 像素结构、显示面板以及光电装置的制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101409263B (zh) |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102508376A (zh) * | 2011-12-15 | 2012-06-20 | 深圳市华星光电技术有限公司 | 液晶显示面板以及其制造方式 |
CN103123911A (zh) * | 2012-10-23 | 2013-05-29 | 友达光电股份有限公司 | 像素结构及其制作方法 |
CN103325732A (zh) * | 2013-06-28 | 2013-09-25 | 京东方科技集团股份有限公司 | 一种coa基板及其制造方法、显示装置 |
CN105869827A (zh) * | 2016-04-15 | 2016-08-17 | 无锡中微晶园电子有限公司 | 一种包含有金属、聚酰亚胺及阻挡层结构的器件单元体及制作方法 |
WO2016155040A1 (zh) * | 2015-04-01 | 2016-10-06 | 深圳市华星光电技术有限公司 | 一种阵列基板的制作方法、阵列基板及显示面板 |
WO2018120647A1 (zh) * | 2016-12-30 | 2018-07-05 | 惠科股份有限公司 | 显示面板及显示装置的制造方法 |
CN109917597A (zh) * | 2019-04-09 | 2019-06-21 | 惠科股份有限公司 | 像素结构及显示面板 |
CN109932838A (zh) * | 2019-04-10 | 2019-06-25 | 惠科股份有限公司 | 主动开关阵列基板及显示面板 |
CN112331141A (zh) * | 2020-11-03 | 2021-02-05 | Tcl华星光电技术有限公司 | Oled显示面板和显示装置 |
US20210343747A1 (en) * | 2017-10-11 | 2021-11-04 | Ordos Yuansheng Optoelectronics Co., Ltd. | Array substrate, manufacturing method thereof, and display device |
-
2008
- 2008-12-02 CN CN2008101786957A patent/CN101409263B/zh active Active
Cited By (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2013086746A1 (zh) * | 2011-12-15 | 2013-06-20 | 深圳市华星光电技术有限公司 | 液晶显示面板以及其制造方式 |
CN102508376B (zh) * | 2011-12-15 | 2014-07-16 | 深圳市华星光电技术有限公司 | 液晶显示面板以及其制造方式 |
CN102508376A (zh) * | 2011-12-15 | 2012-06-20 | 深圳市华星光电技术有限公司 | 液晶显示面板以及其制造方式 |
CN103123911A (zh) * | 2012-10-23 | 2013-05-29 | 友达光电股份有限公司 | 像素结构及其制作方法 |
CN103123911B (zh) * | 2012-10-23 | 2015-01-07 | 友达光电股份有限公司 | 像素结构及其制作方法 |
CN103325732A (zh) * | 2013-06-28 | 2013-09-25 | 京东方科技集团股份有限公司 | 一种coa基板及其制造方法、显示装置 |
US9274368B2 (en) | 2013-06-28 | 2016-03-01 | Boe Technology Group Co., Ltd | COA substrate, method for fabricating the same and display device |
CN103325732B (zh) * | 2013-06-28 | 2016-03-30 | 京东方科技集团股份有限公司 | 一种coa基板及其制造方法、显示装置 |
WO2016155040A1 (zh) * | 2015-04-01 | 2016-10-06 | 深圳市华星光电技术有限公司 | 一种阵列基板的制作方法、阵列基板及显示面板 |
CN105869827B (zh) * | 2016-04-15 | 2018-02-23 | 无锡中微晶园电子有限公司 | 一种包含有金属、聚酰亚胺及阻挡层结构的器件单元体及制作方法 |
CN105869827A (zh) * | 2016-04-15 | 2016-08-17 | 无锡中微晶园电子有限公司 | 一种包含有金属、聚酰亚胺及阻挡层结构的器件单元体及制作方法 |
WO2018120647A1 (zh) * | 2016-12-30 | 2018-07-05 | 惠科股份有限公司 | 显示面板及显示装置的制造方法 |
US10365518B2 (en) | 2016-12-30 | 2019-07-30 | HKC Corporation Limited | Methods for manufacturing display panel and display apparatus |
US20210343747A1 (en) * | 2017-10-11 | 2021-11-04 | Ordos Yuansheng Optoelectronics Co., Ltd. | Array substrate, manufacturing method thereof, and display device |
US11710747B2 (en) * | 2017-10-11 | 2023-07-25 | Ordos Yuansheng Optoelectronics Co., Ltd. | Array substrate, manufacturing method thereof, and display device |
CN109917597A (zh) * | 2019-04-09 | 2019-06-21 | 惠科股份有限公司 | 像素结构及显示面板 |
CN109917597B (zh) * | 2019-04-09 | 2021-01-08 | 惠科股份有限公司 | 像素结构及显示面板 |
CN109932838A (zh) * | 2019-04-10 | 2019-06-25 | 惠科股份有限公司 | 主动开关阵列基板及显示面板 |
CN109932838B (zh) * | 2019-04-10 | 2021-01-08 | 惠科股份有限公司 | 主动开关阵列基板及显示面板 |
CN112331141A (zh) * | 2020-11-03 | 2021-02-05 | Tcl华星光电技术有限公司 | Oled显示面板和显示装置 |
Also Published As
Publication number | Publication date |
---|---|
CN101409263B (zh) | 2010-06-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101409263B (zh) | 像素结构、显示面板以及光电装置的制造方法 | |
CN100444013C (zh) | 液晶显示器件及其制造方法 | |
US10608052B2 (en) | Display substrate and method of manufacturing the same | |
US5923390A (en) | Liquid crystal display with high aperture ratio and method for manufacturing the same | |
CN100444004C (zh) | 薄膜晶体管阵列面板及包括该面板的液晶显示器 | |
JP4919644B2 (ja) | 液晶表示装置 | |
KR101321218B1 (ko) | Tft 기판 및 그 제조방법 | |
JP2001125134A (ja) | アクティブマトリクス基板及びその製造方法 | |
WO2013135073A1 (zh) | 半透半反液晶显示阵列基板及其制造方法、显示装置 | |
CN108732840A (zh) | 阵列基板及其制作方法 | |
JP2011081385A (ja) | Ffsモード液晶表示装置及びその製造方法 | |
US9281325B2 (en) | Array substrate, manufacturing method thereof and display device | |
CN101236976B (zh) | 有源元件阵列基板、光电装置及其制造方法 | |
US7745243B2 (en) | Method for forming pixel structure of transflective liquid crystal display | |
US20080055504A1 (en) | Making dual side displays | |
CN107908054B (zh) | 显示装置、半透半反的阵列基板及其制造方法 | |
JP2007218999A (ja) | 表示装置の製造方法 | |
US20070153170A1 (en) | Method of fabricating pixel structure | |
US6452210B2 (en) | Thin film transistor substrate and fabricating method thereof | |
CN101236933B (zh) | 显示面板及其方法 | |
WO2023272503A1 (zh) | 薄膜晶体管及其制备方法、显示基板、显示装置 | |
TWI673552B (zh) | 顯示面板及其製作方法 | |
KR100511353B1 (ko) | 액정표시소자의 제조방법 및 이 방법에 의한 액정표시소자 | |
TWI396024B (zh) | 畫素結構、顯示面板以及光電裝置的製造方法 | |
US7929070B2 (en) | Pixel structures and fabricating methods thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |