CN101401204A - 制造微电子封装的方法 - Google Patents
制造微电子封装的方法 Download PDFInfo
- Publication number
- CN101401204A CN101401204A CN200780009043.4A CN200780009043A CN101401204A CN 101401204 A CN101401204 A CN 101401204A CN 200780009043 A CN200780009043 A CN 200780009043A CN 101401204 A CN101401204 A CN 101401204A
- Authority
- CN
- China
- Prior art keywords
- flexible foils
- micro
- foils
- electronics
- conductive trace
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
- B81B7/0032—Packages or encapsulation
- B81B7/007—Interconnections between the MEMS and external electrical signals
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
- B81C1/00222—Integrating an electronic processing unit with a micromechanical structure
- B81C1/00238—Joining a substrate with an electronic processing unit and a substrate with a micromechanical structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5387—Flexible insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/146—Mixed devices
- H01L2924/1461—MEMS
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Structure Of Printed Boards (AREA)
- Micromachines (AREA)
- Wire Bonding (AREA)
- Electrostatic, Electromagnetic, Magneto- Strictive, And Variable-Resistance Transducers (AREA)
Abstract
本发明涉及一种封装电子微系统(200)的方法以及用这种方法封装的器件。利用这种方法,可以用柔性箔(80)制造封装电子微系统(200),在所述柔性箔的至少一侧具有导电迹线(100)。电子微系统(200)和柔性箔(80)以一种能够实现密封甚至气密性封装的方式排布,同时电子微系统的接触焊盘(210)与导电迹线(100)相连,所述迹线在这样的方式折叠柔性箔(80),使其能够延伸至封装器件的外表面。在柔性箔(80)上不需要通孔或者贯通孔。
Description
技术领域
本发明涉及一种制造包括电子微系统的微电子封装的方法,所述电子微系统可以是微机电系统(MEMS)、微流体器件、集成电路(IC)或者至少两种这些器件的结合。此外,本发明涉及包括所述电子微系统的封装。
背景技术
电子微系统通常配置为单独的预封装单元。每个电子微系统都安装在封装中,依次安装在诸如印制电路板之类的电路板上,并且封装使电子微系统的触点与电路板上的导线电接触。通常通孔连接用于以导电的形式连接电子微系统的触点与封装的导电迹线。这些通孔键合是从一个电气接触点延伸到另一个电气接触点的诸如金之类的小金属丝,大部分穿过空气引入不必要的寄生效应。
从US2005/0233496可知不带通孔键合的封装实例。在一个实施例中,堆叠微电子组件包括柔性片,所述柔性片具有正面和反面以及包括至少第一板和第二板。第二板和第一板彼此相邻,第二板包括在反面上的终端,用于安装外部电路。第一板包括其上安装的非模制微电子元件。微电子元件具有前表面和后表面,其中前表面与第一板的反面相对。在制造过程中,折叠柔性片形成堆叠微电子组件,第一微电子装配的后表面与第二板的正面相对且充分连接。这样导致在随后安装外电路的过程中第二板保持平整。柔性片包括金属层和电介质层,电介质层包括贯穿孔或者通孔。这些贯通孔或者通孔是在电介质层上刻蚀或者冲压而成,填充有导电材料用于电接触微电子元件的触点和金属层的导线,以实现连接微电子元件触点和诸如印制电路板(PCB)之类电路板的目的。贯通孔或者通孔的需要增加了柔性片加工的复杂程度,导致了更高的成本。
发明内容
本发明的一个目标就是为电子微系统提供封装使之坚固、降低成本、易于制造。这一目标通过一种微电子封装的制造方法实现,所述微电子封装包括具有电子接触焊盘的电子微系统和至少一个柔性箔,所述柔性箔由隔离层和在所述隔离层的至少一侧上的至少一个导电层组成,所述制造方法包括以下步骤:
将所述柔性箔划分为至少5个部分;
构建所述至少一个导电层使得存在至少一个导电迹线;
在所述柔性箔的一部分上放置所述电子微系统;
折叠所述柔性箔,使得所述柔性箔覆盖所述电子微系统至少三个侧面的至少一部分,并且所述柔性箔的至少两部分彼此面对;
以导电方式使得所述电子微系统的至少一个接触焊盘和所述柔性箔导电层的所述至少一个导电迹线中的至少一个接触,其中与所述至少一个接触焊盘接触的至少一个导电迹线延伸至微电子封装表面,使得延伸至所述微电子封装表面的所述至少一个导电迹线能够与所述电子微系统和柔性箔未包括的其他导电结构连接。优选地,所述柔性箔沿其中一个维度的尺寸比另一个长,形成一种带状结构。在随后分割中的划分是垂直于柔性箔最长边且适合电子微系统的尺寸。导电层的构建可以利用光致抗蚀剂通过导电层的光学构图实现,随后是适合柔性箔材料以及导电层材料的刻蚀步骤。然后,构建可以通过2005年9月9日归档的欧洲专利申请05108280.8“A method of manufacturing a microsystem,such amicrosystem,a stack of foils comprising such a microsystem,an electronicdevice comprising such a microsystem and use of the electronic device”中详细描述的激光磨削(laser abrasion)的方法实现。折叠过程是基于柔性箔的划分。柔性箔的每一部分最后都是折叠柔性箔的一侧。所折叠的柔性箔的每一部分与柔性箔的前一部分和/或后一部分成大约90°的角。通常如果柔性箔的两部分位于彼此的上方,则假定存在箔的互联部分。位于彼此上方的两部分之间的该互联部分与前一部分和后一部分成大约90°的角。该互联部分的宽度可以近似为零,该宽度取决于柔性箔和/或垫片的厚度,所述垫片在堆叠在彼此上方的柔性箔部分之间,以便释放柔性箔的应力。在这种情况下,位于彼此上方的两部分似乎成大约180°的角。柔性箔和微系统可以通过使用胶粘剂粘接在一起。胶粘剂也可以用于相互折叠的柔性箔部分。另外一种可能是使用用作柔性箔隔离层的材料,所述材料通过诸如加热和加压等特殊的物理条件激活,使微系统与自己粘接一起。由于导电迹线延伸至封装的外表面,因此柔性箔不需要其他通孔或者贯通孔就可以建立从外界到导电迹线以及微系统接触焊盘的直接连接。从而,这种特殊封装提供了一种简单、成本低廉的方法以连接电子微系统的电气接触焊盘与印制电路板或其他衬底上的电气接触焊盘,所述印制电路板或其他衬底用于装配以及电接触一个电子系统的不同子单元。这样简化了封装的制造,降低了成本,提高了封装电子微系统的可靠性。此外,如果替代地使用柔性箔上的一个或多个导电迹线,则不需要通过键合使微系统不同接触焊盘之间彼此连接。可以建立电子微系统不同部件之间成本低廉、可靠的连接。
在本发明的一个实施例中,柔性箔具有5个连续的部分,第一部分、第二部分、第三部分、第四部分和第五部分以及至少一个导电迹线,所述迹线连接电子微系统接触焊盘并且延伸至微电子封装的表面,所述微电子封装可以与不包括电子微系统和柔性箔在内的其他导电结构连接,位于柔性箔的第二面上,延伸至柔性箔的第五部分,至少至第四部分。电子微系统置于柔性箔第一部分的第一侧。柔性箔以一种方式折叠,使得柔性箔第一部分覆盖电子微系统的一侧,所述侧面与带有接触焊盘的微系统一侧相对。柔性箔的第二部分覆盖电子微系统的一侧,并实际垂直于被柔性箔第一部分覆盖的微系统一侧。柔性箔的第三部分进一步折叠,使得封装电子微系统的顶面通过柔性箔的第五部分与带有接触焊盘的电子微系统一侧分离。折叠在柔性箔第三部分下面的柔性箔第五部分的第二侧面与电子微系统的接触焊盘相对,以实现电子微系统接触焊盘与柔性箔第二侧面上至少一个导电迹线之间的电接触。与电子微系统接触焊盘接触的至少一个导电迹线延伸至柔性箔的第四部分,这里没有被柔性箔的其中一部分或者电子微系统的侧面覆盖。如果柔性箔第四部分的尺寸不足以接触诸如印制电路板之类的导电迹线,则进一步延伸至柔性箔的第三部分或者甚至是柔性箔的第二或第一部分。
在本发明的一个实施例中,柔性箔具有5个连续的部分,第一部分、第二部分、第三部分、第四部分和第五部分以及至少一个导电迹线,所述迹线连接电子微系统接触焊盘并且延伸至微电子封装的表面,所述微电子封装可以与所述电子微系统和柔性箔未包括在内的其他导电结构连接,位于柔性箔的第一面上,最迟从柔性箔第三部分开始延伸,至少延伸至柔性箔的第四部分。电子微系统置于柔性箔第一部分的第一侧。柔性箔以这样方式折叠,使得柔性箔第一部分覆盖电子微系统的一侧,所述侧面与带有接触焊盘的微系统一侧相对,其中仅在一侧具有接触焊盘微系统的限制仅仅为了描述的清楚。柔性箔的第二部分覆盖电子微系统的一侧,并实际垂直于被柔性箔第一部分覆盖的微系统一侧。柔性箔的第三部分进一步折叠,使得柔性箔第三部分的第一侧面与电子微系统带有接触焊盘的一侧相对。柔性箔的第五部分和第三部分实际与柔性箔的第四部分成大约90°的角,而柔性箔第三部分的第二侧面与柔性箔第五部分的第二侧面相对。在柔性箔第三部分第一侧面上实际与电子微系统的接触焊盘接触的至少一个导电迹线延伸至柔性箔第四部分,这里它没有被柔性箔的一部分或者电子微系统的侧面覆盖。如果柔性箔第四部分的尺寸不足以接触诸如印制电路板之类的导电迹线,则进一步延伸至柔性箔的第五部分。在本实施例的其他结构中,导电迹线可以从柔性箔第一部分的第一侧面延伸至至少柔性箔的第四部分,以实现与电子微系统一侧上接触焊盘的电接触,所述侧面与柔性箔第一部分的第一侧面相对。此外,没有延伸至微电子封装表面,可以与不包括电子微系统和柔性箔在内的其他导电结构接触的其他导电迹线可以位于柔性箔第一侧面上,从柔性箔第一部分延伸至柔性箔第三部分以接触电子微系统底面上的接触焊盘,所述底面与柔性箔第一部分的第一侧面相对,而电子微系统顶面上的接触焊盘与柔性箔第三部分的第一侧面相对。
在本发明另一个实施例中,柔性箔具有至少7个部分,带有两层导电层,分别在柔性箔隔离层的两侧,包括以下附加的步骤:构建柔性箔第二导电层,使得在放置电子微系统和折叠柔性箔之后,在至少两个导电迹线之间有至少一个重叠接触区域,第一导电迹线在柔性箔隔离层第一侧面上,第二导电迹线在第二侧面上,通过至少一个重叠接触区域以导电方式使至少两个导电迹线接触。例如这种方法可以用于使位于电子微系统一侧例如底面上的接触焊盘与另一侧例如电子微系统顶面上的其他接触焊盘连接,并且使封装器件的功能触点在没有柔性箔隔离层通孔或者贯通孔的情况下延伸至封装外侧。此外,可以堆叠多于一个电子微系统,位于彼此的顶部,且中间有柔性箔以及可以在没有通孔或者贯通孔的情况下使不同电子微系统彼此互连。
电子微系统包括来自MEMS器件、微流体器件或者IC组中的至少一种。特别是,如果MEMS器件与IC组合封装或者微流体器件与IC的组合封装或者三种器件组合封装,在柔性箔上的导电迹线可以用于互连不同器件的电气接触焊盘。不需要附加的通孔连接,一方面降低了寄生效应,另一方面降低了成本。此外,由于避免了敏感的通孔连接,提高了可靠性。
在另一个实施例中,电子微系统包括由相同种类的柔性箔组成的MEMS器件或者微流体器件,用于微电子封装。MEMS器件或者微流体器件包括结构箔和堆叠箔,如2005年9月9日递交的欧洲专利申请05108280.8“A method of manufacturing a microsystem,such a microsystem,a stack of foils comprising such a microsystem,an electronic devicecomprising such a microsystem and use of the electronic device”中的描述。在该专利申请中描述了大量通过结构箔和堆叠箔实现的MEMS器件和微流体器件。将上述专利申请中详细描述的同类箔用于本发明的好处是微电子器件可以和封装在同一工艺中完成。用于封装的柔性箔与用于微电子器件的结构箔堆叠在一起。在另一步加工步骤中,用与上述方法相同的方式折叠用于封装的箔,同时建立了用于封装的箔和用于MEMS或者微流体器件的箔上导电迹线之间的导电连接。用于建立导电连接的一种选择是使用结构导电胶粘剂。此外,粘接层可以粘接MEMS或者微流体器件与用于封装的箔以密封封装。可以通过垫片降低用于封装的箔的机械应力,所述垫片由用于封装的箔上各层箔的堆叠形成。如果需要IC读取或者驱动MEMS或者微流体器件的信号,则它可以与MEMS器件或者微流体器件一起集成在多层箔结构中形成的凹槽里。然后用于封装的箔和结构导电层可以提供MEMS器件或者微流体器件与IC之间的导电互连。
如果MEMS器件、微流体器件、IC或者IC与MEMS器件或者微流体器件的组合由兼容材料组成,则可以通过加热和加压建立柔性箔与MEMS器件、微流体器件、IC或者IC与MEMS器件或者微流体器件的组合之间的永久导电接触(在导电迹线位于彼此上方的情况下)。特别是,如果使用上述用于封装的同类柔性箔和结构装配,封装过程可以在低成本集成过程中完成。在该实施例中,如果加热或者加压,柔性箔或者更精确的是柔性箔的隔离层既与另一柔性箔的另一隔离层,又与另一柔性箔的结构导电层紧密粘接。通过加热所要达到的温度取决于柔性箔的材料,特别是柔性箔隔离层的材料。此外,温度还需要适合用于微电子器件接触焊盘与用于封装柔性箔结构导电层的导电迹线电连接的材料(例如焊接材料)。最高温度取决于柔性箔的熔点。压力垂直施加于柔性箔平面。压力选择依赖于柔性箔使用的材料,特别是柔性箔隔离层的材料,压力很高以至于可以形成可靠的永久性接触。关于加热和加压的所需更多细节请见上面引用的专利申请。
前面章节中描述的方法可以通过构建至少一个柔性箔导电层实际用于生成密封或者气密性封装,在与柔性箔接触的微系统至少一个表面上,构建至少一个区域以气密方式与结构柔性箔相连以及安排至少一个区域作为环绕与柔性箔接触的微系统至少一个表面上所有其他区域的密封圈,其中柔性箔、至少一个结构导电层以及微系统以非气密方式相连。一个柔性箔的隔离层与另一个柔性箔的隔离层之间的直接接触或者一个柔性箔的隔离层与另一个柔性箔的导电层之间的直接接触导致两个柔性箔之间的紧密接触。利用这一特性,在诸如两个导电层之类的其他区域周围环绕的密封圈彼此相对(足够导电接触但不是气密的),阻止接触湿气以提高封装器件的可靠性或者在MEMS器件活动部件周围实现真空或者保护性气体。如果电子微系统表面不一定是柔性箔但是在与柔性箔粘接方面却具有与柔性箔相同的特性,则可以利用相同的原理。
优选地,根据本发明所述方法的特征在于所述导电层的材料包括来自由铝、铂、银、金、铜和氧化铟锡组成的组中。从这组材料中进行选择实际上由导电性和/或可靠性方面(腐蚀)的要求决定的。
优选地,根据本发明所述方法的特征在于用于所述柔性箔的隔离层的材料包括来自由聚苯硫醚(PPS)和聚对苯二甲酸乙二酯(PET)组成的组中的物质。
优选地,根据本发明所述方法的特征在于箔的厚度在1μm至100μm之间。如果柔性箔用于封装单片电子微系统,则箔的厚度在20μm至100μm之间可以提高可靠性,这就意味着电子微系统用与封装不同的工艺组装。如果MEMS器件包括上述构图箔和堆叠箔,则优选地柔性箔厚度为1μm至5μm之间,因为柔性箔的厚度确定了与由所述柔性箔构建的平面垂直的可用分辨率,所述柔性箔用于构建MEMS或微流体器件的结构。
本发明还涉及微电子封装所述微电子封装包括带有电子接触焊盘的电子微系统和至少一个柔性箔,所述柔性箔包括隔离层和所述隔离层的至少一侧上的至少一个导电层。其中:
柔性箔至少具有5部分;
导电层包括至少一个导电迹线;
所折叠的柔性箔覆盖所述电子微系统三个侧面的至少一部分,柔性箔至少两部分彼此面对;
以导电方式使得所述电子微系统的至少一个接触焊盘与柔性箔导电层的至少一个导电迹线接触,其中与所述至少一个接触焊盘接触的至少一个导电迹线延伸至微电子封装的表面,使得延伸至所述微电子封装表面的至少一个导电迹线能够与所述电子微系统和柔性箔未包括的其他导电结构接触。
附图说明
将参考附图详细描述本发明,其中相似的部件用相似的参考数字表示:
图1a和图1b示出了带有5个不同部分的柔性箔的第一和第二侧面;
图2示出了封装微系统一个实施例的截面;
图3a和图3b示出了另一个带有5个不同部分的柔性箔的第一和第二侧面;
图4示出了封装微系统第二实施例的截面;
图5示出了带有7部分和导电迹线的柔性箔的第二侧面;
图6示出了封装微系统第三实施例的截面;
图7a和图7b示出了另一个带有7个不同部分的柔性箔的第一和第二侧面;
图8示出了封装微系统第四实施例的截面;
图9示出了在与柔性箔微系统折叠之前的本发明实施例;
图10示出了柔性箔微系统的部分封装步骤。
具体实施方式
图1a和图1b示出了柔性箔80的两个侧面,所述柔性箔带有用于封装电子微系统的5个部分10、20、30、40和50。图1a所示的柔性箔80的第一面在本实施例中没有导电层或者构图导电迹线,但这只是为了清晰起见,不是原则上的限制。图1b所示的第二面带有诸如构图铜层等的导电迹线100和120。导电迹线100从柔性箔80的部分30延伸至部分50。导电迹线100只位于柔性箔80的部分30上。
图2示出了电子微系统200的侧视图,所述系统与图1a和图1b所示的带有5部分的柔性箔80一起封装。电子微系统位于柔性箔80第一部分10的第一面上。然后折叠柔性箔80,使得第二部分20覆盖电子微系统200一个侧面的至少一部分,所述微系统没有位于柔性箔80的第一部分10上。继续折叠柔性箔80,使得如图1b所示的柔性箔80第二侧面上的导电迹线100可以与电子微系统80的电子接触焊盘210接触以及柔性箔80第五部分50的第一侧面置于柔性箔80第三部分30的第一侧面上方并与之接触。定义为尺寸的柔性箔80第四部分40的长度,如图2所示,取决于柔性箔80或者一个或两个垫片(未示出)的厚度,所述垫片位于第三部分30的第一侧面或第五部分50的第一侧面或柔性箔80的第三部分30和第五部分50的第一侧面上。垫片可以是一个或者两个具有一定厚度的矩形块,例如由塑料制成。将结合图9和图10讨论一种特殊的垫片300。柔性箔80第二侧面上的导电迹线100从柔性箔80的第五部分50延伸至柔性箔80的第四部分40,但是它或它们也可以如图1b所示那样延伸至第三部分30甚至更远,以便实现与位于印制电路板上外部接触焊盘的导电连接。为了简单起见没有在图2所示的侧视图中示出的一个或多个导电迹线120可以用于互连电子微系统200的不同接触焊盘210。当电子微系统200包括不同部件时可以使用这种方法,例如MEMS器件和IC需要互连以获得所需功能。在这种情况下,和键合线相比导电迹线120是较好的选择,因为后者容易制造且不那么敏感。导电焊盘210和导电迹线100、120之间的接触例如可以通过焊接实现,焊料球置于电子微系统200的接触焊盘或者导电胶粘剂及其他类似材料上。电子微系统200和柔性箔80之间的可靠接触以及置于彼此上方的部分柔性箔可以通过粘接层的方式实现,或者如果电子微系统200的表面与柔性箔80接触,而柔性箔80的隔离层由那些通过加压和加热可以互相粘接的材料组成。将结合图9和图10讨论这种实施例的实施。
图3a、图3b和图4示出了本发明的另一个实施例。图3a示出了带有5部分10、20、30、40和50的柔性箔80的第一面。导电迹线110从柔性箔80的第一部分10延伸至第五部分50以及从柔性箔80的第三部分30延伸至第五部分50。另一个导电迹线130从柔性箔80的第一部分10延伸至第三部分30。如图3b所示的柔性箔80第二面没有导电迹线。如图4所示,在本实施例中电子微系统200的接触焊盘210位于底面和顶面。电子微系统200位于柔性箔80第一面上的第一部分10上。然后折叠柔性箔80,使得部分20覆盖至少电子微系统200一侧的一部分,所述侧面没有位于如下图80第一部分10上方。进一步折叠柔性箔80,使得柔性箔第三部分30的第一面靠近电子微系统200以及第五部分50的第二面位于柔性箔80第三部分30的第二面上且与之接触。在柔性箔80第一面上的导电迹线与在电子微系统200底面和/或顶面上的接触焊盘210接触,延伸至柔性箔80的第五部分50,在柔性箔80隔离层上没有通孔或者贯通孔的情况下实现与诸如印制电路板之类上方的外部接触焊盘的导电连接。图4中未示出的导电迹线130可以用于互连电子微系统200底面上的接触焊盘210以及电子微系统200顶面上的接触焊盘210。电子微系统200可以包括位于彼此上方的两种不同器件,例如MEMS器件和IC。
图5和图6示出了本发明的另一个实施例。柔性箔80具有7个部分。图5示出了柔性箔80的第二面,其上有导电迹线100。导电迹线100从第五部分50延伸至第七部分70。如图6所示,电子微系统200位于柔性箔80第一部分10的第二面上。与图2所示的实施例比较,柔性箔折叠一次,第一部分10的第一面置于柔性箔80第三部分30的第一面上并且与之接触。第四部分40覆盖电子微系统200一个侧面的至少一部分,所述微系统没有位于柔性箔80的第一部分10上。折叠第五部分50和第七部分70并置于彼此上方,使得第七部分70的第一面置于第五部分50第一面的上方并与之接触,位于柔性箔80第二面上的导电迹线100可以直接与电子微系统200的接触焊盘210接触并从第七部分70延伸至柔性箔第五部分50,在柔性箔80隔离层上没有通孔或者贯通孔的情况下与印制电路板等上的外部接触焊盘实现导电连接。
图7a、图7b和图8一起示出了另一个实施例。图7示出了带有7部分的柔性箔80的第一面,图7b示出了柔性箔80的第二面。在柔性箔80的第一面上有导电迹线110。导电迹线可以通过构图诸如沉积在柔性箔80第一面上的铜之类的导电层实现,并且从柔性箔80的第一部分10延伸至第三部分30。位于柔性箔80第二面上的导电迹线100从柔性箔80的第四部分40延伸至第七部分70。图6示出了电子微系统200位于柔性箔80第一部分10的第一面上方,使得电子微系统200的至少一个接触焊盘210以导电的形式与至少一个导电迹线110相连。折叠柔性箔80,使得第二部分20覆盖电子微系统200一侧的至少一部分,所示电子微系统没有位于柔性箔80第一部分10的上方。进一步折叠柔性箔80,使得第七部分70夹在柔性箔80第三部分30与第五部分50之间,柔性箔80第五部分50第二面的一部分与电子微系统200的一侧接触,并实际上与电子微系统200的这一侧平行,所述电子微系统位于柔性箔80第一部分10第一面的上方。在柔性箔80第七部分70第二面上的导电迹线100有重叠区域,而且可以通过焊接或者粘接等导电方式与导电胶粘剂相连。以所述方式与导电迹线110接触的导电迹线100从柔性箔80第七部分70的第二面延伸至第四部分50的第二面,以便在柔性箔上没有通孔或者贯通孔的情况下与置于印制电路板上的外部接触焊盘实现导电接触。此外,本实施例中描述的封装方法可以用于使如图6所示的电子微系统200底面上的其他接触焊盘210与图6中未示出的电子微系统200顶面上的接触焊盘相接触。如果电子微系统200包括位于彼此上方的诸如MEMS器件和IC的组合或者需要导电互联的置于彼此上方的其他电子器件组合,则这种方法具有优势。
图9和图10示出了本发明的另一个实施例。两个图示出了与图2类似的柔性箔和电子系统的侧视图。柔性箔包括隔离层和导电层,利用薄铜层实现的所述导电层可以通过诸如刻蚀工艺进行构图,是的只是一个导电迹线延伸贯穿柔性箔80的全部5个部分10、20、30、40和50。在柔性箔第一部分10上,延伸贯穿全部5个部分的其他箔彼此堆叠,所述箔与柔性箔所用的材料相同。这些堆叠箔会在隔离层的一侧甚至双侧都具有导电层。箔本身和导电层均被构图和堆叠,使得按照2005年9月9日归档的欧洲专利申请05108280.8“A method of manufacturing amicrosystem,such a microsystem,a stack of foils comprising such amicrosystem,an electronic device comprising such a microsystem and use ofthe electronic device”中详细描述的方法构建MEMS器件220。此外,在该实施例中存在凹槽240,其中放有IC 230。由构图箔堆叠构建的凹槽240和IC 230是可选的。在由箔堆叠构建的第三部分30和第五部分50上有垫片300。在垫片300和构建电子系统200的箔堆叠之间存在空隙310和320,只有柔性箔存在才能实现柔性箔80的折叠。垫片300的高度和箔堆叠的高度,所述箔堆叠构建了包括MEMS器件220、凹槽240和IC 230的电子系统,实际上决定了柔性箔第二部分20和第四部分40的长度,从图10可以更为详细地看出。图10还示出了与图2所示相同的方法折叠柔性箔80。垫片300置于彼此上方,使得导电迹线100可以通过焊接与MEMS器件或者IC的接触焊盘210直接接触,柔性箔第五部分50的第一面在封装器件内部,柔性箔第四部分40和第三部分30的第一面在封装器件的外表面,因此在这种情况下从柔性箔第五部分50延伸至部分10的导电迹线100可以与印制电路板上的接触焊盘接触。这种导电迹线延伸至柔性箔第一部分10的延伸方式仅仅作为一个示例,只要可以实现封装器件与外部电路直接的可靠接触,从第五部分50至部分40、30、20或者10的任何一种方式的延伸都是可以的。此外,与图1b所示的导电迹线120相比,一个或者多个导电迹线(图9和图10未示出)可以使MEMS器件的一个或者多个接触焊盘与IC的一个或者多个接触焊盘直接接触。与电子微系统分离的部分10以及与垫片300分离的部分30和50在折叠步骤之后通过加压和加热彼此连接,如图10所示。依赖于箔材料的选择和金属化,封装步骤会产生密封或者气密性封装。在折叠和键合步骤中应用真空或者保护性气体可以实现气密性封装。
从本发明公开的示例中可以看出,本发明可以用于以一种低廉的方式制造诸如MEMS器件和微流体器件之类的封装微系统。所列举的实施例绝非详尽无遗的。利用根据本发明所述的方法制得的产品既可以用于消费电子产品,也可以用于医疗应用,其中电子系统和环境之间的协作是必不可少的。这些产品的成本很低以至于可以用作一次性产品。下面列举出许多本发明的具体应用:
MEMS麦克风,用于移动电话和PDA
微量泵和液体疗法,用于化学分析系统;以及
压力传感器,用于轮胎。
至于箔材料的选择,许多材料都可以选用,例如聚氯乙烯(PVC)、聚酰亚胺(PI)、聚对苯二甲酸乙二酯(PET)、聚萘二甲酸乙二醇酯
(PEN)、聚苯乙烯(PS)、聚甲基丙烯酸甲酯(PMMA)、聚丙烯、聚
乙烯、聚亚安酯、玻璃纸、聚酯、聚对二甲苯等。实际上相当于任何符
合许多标准的材料都可以选用。需要注意:
箔的厚度决定了垂直分辨率;
箔,作为基体材料,必须易于处理,优选地在卷轴上;
箔能够金属化;
金属化的箔可以预处理,优选地利用激光处理;
箔可以在堆叠之后键合,优选地利用加热和加压的方法;
材料可以在“低”温(小于300度)下熔化;以及
箔堆叠,在堆叠和键合之后,具有微系统所需要的特性。
这个方面重要的一点是箔的键合优选地发生在刚好低于箔材料熔点的温度下。例如,如果聚对苯二甲酸乙二酯(PET)用作箔材料(熔点为255℃),将使用220℃这个温度。
更特别的是,箔材料必须基于应用问题所需要的特性进行选择,即温度稳定性、成型稳定性、抗压能力、光学和化学特性。
最后,可以使用无机绝缘箔,例如云母。
可以根据具体实施例以及参考某一附图描述本发明,但是本发明不限于于此,而仅限于权利要求。权利要求中的任何参考数字都不能被认为是对范围的限制。附图仅为示意图且为非限制的。在附图中,为了说明的目的,可能夸大了一些元件的尺寸,没有按照比例绘制。在本发明描述和权利要求中出现的术语“包括”,不排除其他元件或步骤。当提及单数名词时使用了非限定性或限定性冠词,例如“a”或者“an”、“the”,除非特殊说明,都包括该名词的复数。
此外,在描述和权利要求中第一、第二、第三或者类似的术语用于区分类似元件,并非描述一种前后顺序或者时间顺序。应该理解,这样使用的术语在适当的情况下可以相互替换,而且这里描述的本发明实施例可以通过与描述或说明不同的顺序实现。
还有,在描述和权利要求中顶部、底部、第一、第二或者类似的术语用于描述的目的,并非描述相对位置。应该理解,这样使用的术语在适当的情况下可以相互替换,而且这里描述的本发明实施例可以通过与描述或说明不同的顺序实现。
Claims (14)
1.一种制造微电子封装的方法,所述微电子封装包括具有电子接触焊盘(210)的电子微系统(200)以及至少一个柔性箔(80),所述柔性箔由隔离层以及在所述隔离层的至少一侧上的至少一个导电层组成,所述方法包括以下步骤:
将所述柔性箔划分为至少5个部分(10、20、30、40、50);
构建所述至少一个导电层使得存在至少一个导电迹线(100);
在所述柔性箔(80)的一部分上放置所述电子微系统(200);
折叠所述柔性箔(80),使得所述柔性箔(80)覆盖所述电子微系统(200)至少三个侧面的至少一部分,并且所述柔性箔(80)的至少两部分(30、50)彼此面对;
以导电方式使得所述电子微系统(200)的至少一个接触焊盘(210)和所述柔性箔(80)导电层的所述至少一个导电迹线(100)中的至少一个接触,其中与所述至少一个接触焊盘(210)接触的至少一个导电迹线(100)延伸至微电子封装表面,使得延伸至所述微电子封装表面的所述至少一个导电迹线(100)能够与所述电子微系统(200)和柔性箔(80)未包括的其他导电结构接触。
2.根据权利要求1中所述的方法,所述方法包括以下步骤:
将所述柔性箔(80)划分为5个连续的部分,第一部分、第二部分、第三部分、第四部分和第五部分
在所述柔性箔(80)的第二侧面上构建至少一个导电迹线(100),使得所述至少一个导电迹线(100)从所述柔性箔(80)的第五部分至少延伸至所述柔性箔(80)的第四部分;以及
将所述电子微系统(200)放置于所述柔性箔(80)第一部分的第一侧面上。
3.根据权利要求1中所述的方法,所述方法包括以下步骤:
将所述柔性箔(80)划分为5个连续的部分,第一部分、第二部分、第三部分、第四部分和第五部分;
在所述柔性箔(80)的第一侧面上构建至少一个导电迹线(100),使得所述至少一个导电迹线(100)从柔性箔(80)的第三部分至少延伸至柔性箔(80)的第四部分;以及
将电子微系统(200)放置于柔性箔(80)第一部分的第一面上。
4.根据权利要求1中所述的方法,其中所述柔性箔(80)包括具有两个导电层的至少7个部分(10、20、30、40、50、60、70),在所述柔性箔隔离层的两侧上各有一个导电层,所述方法包括以下附加步骤:
构建所述柔性箔的第二导电层,使得在放置所述电子微系统(200)和折叠所述柔性箔(80)之后,在至少两个导电迹线(100、110)之间存在至少一个重叠接触区域,第一导电迹线(100)和第二导电迹线(110)分别在所述柔性箔(80)隔离层的第一和第二侧面上;
通过所述至少一个重叠接触区域,按照导电的方式接触所述至少两个导电迹线(100、110)。
5.根据权利要求1、2、3或4中所述的方法,其中所述电子微系统(200)包括来自微机电系统(MEMS)、微流体器件和集成电路(IC)组中的至少一个。
6.根据权利要求1、2、3或4中所述的方法,所述方法还包括以下附加步骤:通过堆叠用于微电子封装的柔性箔来制造所述电子微系统(200),从而所述电子微系统(200)包括至少一种MEMS器件(220)或者微流体器件。
7.根据权利要求6中所述的方法,所述方法包括以下附加步骤:
在构建所述电子微系统(200)的箔的叠层中构建凹槽(240);以及
在所述电子微系统(200)中形成的所述凹槽(240)中放置至少一个IC(230)。
8.根据前述任一权利要求中所述的方法,所述方法包括以下附加步骤:在升高的温度下施加压力以使所述电子微系统(200)和所述柔性箔(80)结合,并在所述导电迹线(100、110、120)和所述接触焊盘(210)之间建立导电接触。
9.根据权利要求8中所述的方法,所述方法包括以下附加步骤:构建所述柔性箔(80)的所述至少一个导电层,使得在与所述柔性箔(80)接触的所述微系统(200)至少一个表面上构建至少一个区域,所述区域可以气密的方式与所述柔性箔(80)相连,以及将所述至少一个区域配置作为环绕与所述柔性箔(80)接触的所述微系统(200)至少一个表面上所有其他区域的密封圈,其中具有至少一个所构建的导电层的柔性箔(80)以及微系统(200)以非气密方式相连。
10.根据前述任一权利要求中所述的方法,其中所述导电层材料是从由铝、铂、银、金、铜和氧化铟锡组成的组中选择的。
11.根据前述任一权利要求中所述的方法,其中所述柔性箔(80)的隔离层是从由聚苯硫醚(PPS)和聚对苯二甲酸乙二酯(PET)组成的组中选择的。
12.根据前述任一权利要求中所述的方法,其中所述柔性箔(80)的厚度在1μm至100μm之间。
13.根据权利要求5至10中任一权利要求所述的方法,其中所述柔性箔(80)的厚度在1μm至5μm之间。
14.一种微电子封装,包括具有电子接触焊盘(210)的电子微系统(200)和至少一个柔性箔(80),所述柔性箔由隔离层以及在所述隔离层的至少一侧上的至少一个导电层组成,其中:
所述柔性箔(80)具有至少5个部分(10、20、30、40、50);
所述导电层包括至少一个导电迹线(100);
所折叠的柔性箔(80)覆盖所述电子微系统(200)至少三个侧面的至少一部分,并且所述柔性箔(80)的至少两部分(30、50)彼此面对;
以导电方式使得所述电子微系统(200)的至少一个接触焊盘(210)与所述柔性箔(80)导电层的所述至少一个导电迹线(100)中的至少一个接触,其中与所述至少一个接触焊盘(210)接触的至少一个导电迹线(100)延伸至微电子封装的表面,使得延伸至所述微电子封装表面的所述至少一个导电迹线(100)能够与所述电子微系统(200)和柔性箔(80)未包括的其他导电结构接触。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP06111124.1 | 2006-03-14 | ||
EP06111124 | 2006-03-14 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN101401204A true CN101401204A (zh) | 2009-04-01 |
Family
ID=38461194
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN200780009043.4A Pending CN101401204A (zh) | 2006-03-14 | 2007-03-09 | 制造微电子封装的方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US20090045494A1 (zh) |
EP (1) | EP1997141A2 (zh) |
JP (1) | JP2009530805A (zh) |
CN (1) | CN101401204A (zh) |
WO (1) | WO2007105158A2 (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104039686A (zh) * | 2011-11-11 | 2014-09-10 | 高通股份有限公司 | 用于mems器件的晶片级焊料密闭密封包封的方法和设备 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20130320465A1 (en) * | 2012-05-30 | 2013-12-05 | Merry Electronics Co., Ltd. | Thin mems microphone module |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4231154A (en) * | 1979-01-10 | 1980-11-04 | International Business Machines Corporation | Electronic package assembly method |
DE69226492T2 (de) * | 1991-05-15 | 1999-01-21 | Idemitsu Kosan Co. Ltd., Tokio/Tokyo | Flüssigkristallmodul |
US5386339A (en) * | 1993-07-29 | 1995-01-31 | Hughes Aircraft Company | Monolithic microelectronic circuit package including low-temperature-cofired-ceramic (LTCC) tape dielectric structure and in-situ heat sink |
JP2664878B2 (ja) * | 1994-01-31 | 1997-10-22 | インターナショナル・ビジネス・マシーンズ・コーポレイション | 半導体チップパッケージおよびその製造方法 |
US6940158B2 (en) * | 2003-05-30 | 2005-09-06 | Tessera, Inc. | Assemblies having stacked semiconductor chips and methods of making same |
US7408253B2 (en) * | 2005-03-30 | 2008-08-05 | Lin Paul T | Chip-embedded support-frame board wrapped by folded flexible circuit for multiplying packing density |
-
2007
- 2007-03-09 EP EP07713230A patent/EP1997141A2/en not_active Withdrawn
- 2007-03-09 CN CN200780009043.4A patent/CN101401204A/zh active Pending
- 2007-03-09 WO PCT/IB2007/050790 patent/WO2007105158A2/en active Application Filing
- 2007-03-09 US US12/282,481 patent/US20090045494A1/en not_active Abandoned
- 2007-03-09 JP JP2008558962A patent/JP2009530805A/ja not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104039686A (zh) * | 2011-11-11 | 2014-09-10 | 高通股份有限公司 | 用于mems器件的晶片级焊料密闭密封包封的方法和设备 |
Also Published As
Publication number | Publication date |
---|---|
JP2009530805A (ja) | 2009-08-27 |
WO2007105158A3 (en) | 2007-12-13 |
EP1997141A2 (en) | 2008-12-03 |
WO2007105158A2 (en) | 2007-09-20 |
US20090045494A1 (en) | 2009-02-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101285907B1 (ko) | 전자식 인터페이스 장치 및 그 제조 방법과 시스템 | |
US7843021B2 (en) | Double-side mountable MEMS package | |
CN101436571B (zh) | 电器件和方法 | |
JP4716038B2 (ja) | 電子部品及びその製造方法 | |
CN101341593B (zh) | 多晶片集成电路封装及形成其的方法 | |
WO2006027981A1 (ja) | 立体的電子回路装置とそれを用いた電子機器およびその製造方法 | |
US20100232119A1 (en) | Method for producing an electronic module | |
JP4361567B2 (ja) | 液晶高分子を使用したmemsデバイスの封止 | |
TWI236759B (en) | Semiconductor device, and laminated semiconductor device | |
CN103052011B (zh) | 微机械功能装置、尤其扬声器装置、以及相应的制造方法 | |
JP2015503850A5 (zh) | ||
CN103130176A (zh) | 微机械功能装置、尤其扬声器装置、以及相应的制造方法 | |
CN102867786A (zh) | 芯片层叠的半导体封装件 | |
CN109638149A (zh) | 半导体封装设备 | |
JP4285339B2 (ja) | 回路モジュールおよび回路モジュールの製造方法 | |
CN101401204A (zh) | 制造微电子封装的方法 | |
EP2333831B1 (en) | Method for packaging an electronic device | |
JP2008113894A (ja) | 半導体装置及び、電子装置 | |
US10903160B2 (en) | Housing for an electronic component, in particular a semiconductor chip | |
EP3339243B1 (en) | Interconnected layer stack with vertically aligned mems and assigned chip | |
CN101421177A (zh) | 用于箔mems技术的层间连接 | |
JP2009081264A (ja) | 半導体装置およびその製造方法 | |
KR101015709B1 (ko) | 세라믹 적층체 모듈 및 그 제조방법 | |
KR101221869B1 (ko) | 반도체 패키지 및 그 제조 방법 | |
JP6605971B2 (ja) | センサ用パッケージおよびセンサ装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Open date: 20090401 |