CN101399005A - 像素电路 - Google Patents

像素电路 Download PDF

Info

Publication number
CN101399005A
CN101399005A CNA2007101622562A CN200710162256A CN101399005A CN 101399005 A CN101399005 A CN 101399005A CN A2007101622562 A CNA2007101622562 A CN A2007101622562A CN 200710162256 A CN200710162256 A CN 200710162256A CN 101399005 A CN101399005 A CN 101399005A
Authority
CN
China
Prior art keywords
switch
source
drain
driving transistors
image element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2007101622562A
Other languages
English (en)
Inventor
邱郁文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Himax Technologies Ltd
Original Assignee
Himax Technologies Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Himax Technologies Ltd filed Critical Himax Technologies Ltd
Priority to CNA2007101622562A priority Critical patent/CN101399005A/zh
Publication of CN101399005A publication Critical patent/CN101399005A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B20/00—Energy efficient lighting technologies, e.g. halogen lamps or gas discharge lamps
    • Y02B20/30—Semiconductor lamps, e.g. solid state lamps [SSL] light emitting diodes [LED] or organic LED [OLED]

Landscapes

  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

一种像素电路，包括发光二极管、第一开关、驱动晶体管、电容与第二开关。第一开关的第一端耦合至发光二极管，其中，第一开关由第一扫描信号控制。驱动晶体管的源极/漏极分别耦合至第一电源端与第一开关的第二端。电容耦合在驱动晶体管的栅极与第二电源端之间。当第二扫描信号为有效时，第二开关分别耦合连接第一开关的第二端与电容，以及耦合连接驱动晶体管的栅极与源极/漏极。

Description

像素电路
技术领域
本发明涉及一种像素电路，且特别是涉及一种发光二极管(LightEmitting Display，LED)电压类型补偿像素电路。
背景技术
图1示出了现有有机发光二极管像素电路。此像素电路是一种电压类型补偿像素电路。像素电路中包含有有机发光二极管(OLED)180、第一晶体管170、驱动晶体管130、电容150以及第二晶体管110。第一晶体管170的第一源极/漏极176耦合发光二极管180，其中第一晶体管170由第一扫描信号控制。驱动晶体管130具有源极/漏极132与136。源极/漏极132经由晶体管160耦合至电源端140，且源极/漏极136耦合至第一晶体管170的源极/漏极172。电容150耦合至驱动晶体管130的栅极134与电源端140。当第二扫描信号为有效(asserted)时，第二晶体管110分别耦合连接第一晶体管170的源极/漏极172与电容150，以及耦合连接驱动晶体管130的栅极134与源极/漏极136。
再者，当第二扫描信号为有效时，晶体管160是关闭的；当第二扫描信号为无效(de-asserted)时，晶体管160是导通的。此像素电路也具有一由第二扫描信号控制的第三晶体管190耦合一数据线120与驱动晶体管130的源极/漏极132。
传统像素电路的缺点在于其必须使用五个晶体管(晶体管110、130、160、170和190)。这些晶体管会降低像素电路的开口率。
发明内容
依据本发明的一实施例，像素电路有一发光二极管、一第一开关、一驱动晶体管、一电容和一第二开关。第一开关的第一端耦合至发光二极管，其中，第一开关由第一扫描信号控制。驱动晶体管的源极/漏极分别耦合至第一电源端与第一开关的第二端。电容耦合驱动晶体管的栅极与第二电源端。当第二扫描信号为有效时，第二开关分别耦合连接第一开关的第二端与电容，以及耦合连接驱动晶体管的栅极与源极/漏极。
依据本发明的另一种实施例，像素电路有一驱动晶体管、一发光二极管和一电容。发光二极管有一阴极耦合至第一电源端。电容耦合在驱动晶体管的栅极与第二电源端之间。在预先充电阶段，驱动晶体管的第一源极/漏极耦合发光二极管的阳极，且驱动晶体管的第二源极/漏极耦合接收一数据信号。在程序规划阶段，驱动晶体管的第一源极/漏极移除与发光二极管的阳极间的耦合，且驱动晶体管的第二源极/漏极耦合接收一数据信号。在显示阶段，驱动晶体管的第一源极/漏极耦合发光二极管的阳极，且驱动晶体管的第二源极/漏极耦合第一电源端。
依据本发明的另一种实施例，像素电路有一有机发光二极管、一第一开关、一驱动晶体管、一电容和一开关元件单元。第一开关的第一端耦合至发光二极管，其中第一开关由第一扫描信号控制。驱动晶体管的第一源极/漏极耦合至第一开关的第二端。电容耦合在驱动晶体管的栅极与一电源端之间。当第二扫描信号为有效时，开关元件单元分别耦合连接第一开关的第二端与电容，耦合连接驱动晶体管的栅极与源极/漏极，以及耦合连接驱动晶体管的源极/漏极与电源端。
附图说明
为让本发明的上述和其它目的、特征、优点与实施例能更明显易懂，附图的详细说明如下：
图1示出了一种现有的有机发光二极管像素电路图。
图2A示出了依照本发明一实施例的一种有机发光二极管像素电路图。
图2B示出了依照本发明图2A所示实施例的信号波形图。
图3A示出了依照本发明一实施例的一种有机发光二极管像素电路图于其预先充电阶段。
图3B示出了依照本发明一实施例的一种有机发光二极管像素电路图于其程序规划阶段。
图3C示出了依照本发明一实施例的一种有机发光二极管像素电路图于其显示阶段。
图4示出了依照本发明另一较佳实施例的一种有机发光二极管像素电路图。
附图符号说明
110：第二晶体管        120：数据线
130：驱动晶体管        132：130的源极/漏极
134：130的栅极         136：130的源极/漏极
140：电源端            150：电容
160：晶体管            170：第一晶体管
172：170的源极/漏极    176：170的源极/漏极
180：有机发光二极管    190：第三晶体管
210：第二开关          220：数据线
230：驱动晶体管        232：230的源极/漏极
234：230的栅极         236：230的源极/漏极
240：第一电源端        250：电容
260：第二电源端        270：第一开关
272：第一开关的第二端  276：第一开关的第一端
280：有机发光二极管    290：第三开关
320：数据线            330：驱动晶体管
332：330的源极/漏极    334：330的栅极
336：330的源极/漏极    340：第一电源端
350：电容              360：第二电源端
380：有机发光二极管    390：开关
400：栅极驱动器        440：电源开关
460：电源端。
具体实施方式
请参照图2A，其绘示依照本发明一实施例的一有机发光二极管像素电路。像素电路为一电压类型补偿像素电路。像素电路具有一有机发光二极管(OLED)280、第一开关270、驱动晶体管230、电容250和第二开关210。第一开关270的第一端276耦合至发光二极管280，其中第一开关270由第一扫描信号(SCAN1)控制。驱动晶体管230的源极/漏极232和236分别耦合至第一电源端240和第一开关270的第二端272。电容250耦合驱动晶体管230的栅极234与第二电源端260。当第二扫描信号(SCAN2)为有效时，第二开关210分别耦合连接第一开关270的第二端272与电容250，以及耦合连接驱动晶体管230的栅极234与源极/漏极236。
像素电路有一由第二扫描信号控制的第三开关290对数据线220与驱动晶体管230的源极/漏极232之间做耦合。因此，当第二扫描信号为有效时，来自数据线220的数据信号传送至像素电路。
图2B示出了依照本发明图2A所示实施例的信号波形。第一电源端240和第二电源端260的电压由一栅极驱动器提供。在预先充电阶段和显示阶段，第一扫描信号开启第一开关270，而在程序规划阶段关闭第一开关270。在预先充电阶段和程序规划阶段，第二扫描信号导通第二开关210，而在显示阶段关闭第二开关210。
当第三开关导通时(例如在预先充电和规划阶段)，第一电源端240为浮接的(高阻抗)，而第二电源端260的电压为固定电压。在预先充电阶段和程序规划阶段，较容易将数据信号写入像素电路。再者，此像素电路不需额外的重置信号，使得数据信号的写入较容易。
第一开关270、第二开关210和第三开关290可用晶体管实现。如图2A所示的实施例，第一开关270、第二开关210和第三开关290使用P型MOS晶体管。如果开关270、210和290要使用N型MOS晶体管，则必须反相上述控制信号。
与图1所示的现有像素电路比较，此实施例的晶体管数目减少至四个(开关270、210、290和驱动晶体管230)，每个像素电路的开口率因而提高。
第3A-3C图示出了依照本发明实施例的有机发光二极管像素电路分别在预先充电、程序规划和显示阶段。像素电路依序在预先充电阶段、程序规划阶段和显示阶段运作。像素电路有一发光二极管(OLED)380、一驱动晶体管330和一电容350。在预先充电(图3A)和显示(图3C)阶段，驱动晶体管330的第一源极/漏极336耦合至发光二极管380，而在程序规划阶段(图3B)移除与发光二极管380间的耦合。在显示阶段，驱动晶体管330的第二源极/漏极332耦合至第一电源端340。在预先充电阶段和程序规划阶段，电容350耦合至第一源极/漏极336，而只有在显示阶段移除与第一源极/漏极336间的耦合。电容350亦耦合在驱动晶体管330的栅极334与第二电源端360之间。
在预先充电和程序规划阶段，像素电路的开关390耦合在数据线320与第二源极/漏极332之间。因此，在预先充电和程序规划阶段，数据线320的数据信号传送至像素电路。开关390可用一晶体管实现。
换句话说，有机发光二极管380的阴极耦合至第一电源端340。电容350耦合在驱动晶体管330的栅极与第二电源端360之间。在预先充电阶段(图3A)，驱动晶体管330的第一源极/漏极336耦合至有机发光二极管380的阳极，而驱动晶体管330的第二源极/漏极332耦合接收一数据信号。在程序规划阶段(图3B)，驱动晶体管330的第一源极/漏极336移除与有机发光二极管380的阳极间的耦合，而驱动晶体管330的第二源极/漏极332耦合接收一数据信号。在显示阶段(图3C)，驱动晶体管330的第一源极/漏极336耦合至有机发光二极管380的阳极，而驱动晶体管330的第二源极/漏极332耦合至第一电源端340。
第一电源端340与第二电源端360的电压由一栅极驱动器提供。在预先充电和程序规划阶段，第一电源端340(如驱动晶体管330的第二源极/漏极332)为浮接的，而第二电源端360的电压为一固定电压。因此，在预先充电和程序规划阶段，较容易将数据信号写入像素电路。
请参照图4，其绘示依照本发明另一实施例的一有机发光二极管像素电路。像素电路有一有机发光二极管280、一第一开关270、一驱动晶体管230、一电容250和一开关元件单元。第一开关270的第一端276耦合至发光二极管280，其中第一开关由第一扫描信号控制。驱动晶体管230的第一源极/漏极236耦合至第一开关270的第二端272。电容250耦合在驱动晶体管230的栅极234与电源端460之间。开关元件单元具有开关210和440。当第二扫描信号为有效时，开关210和440分别耦合连接第一开关270的第二端272与电容250，耦合连接驱动晶体管230的栅极234与源极/漏极236，以及耦合连接驱动晶体管230的源极/漏极232至电源端460。
图2A和图4所示实施例的不同点为图4所示的开关元件单元有一电源开关440耦合在驱动晶体管230的源极/漏极232与电源端460之间。此电源开关440由第二扫描信号控制。因此，当第二扫描信号为无效时，电源端460为浮接的。
电源开关440配置在栅极驱动器400内。因此，与现有的图1相比较，许多像素电路可共享相同的电源开关440。
从以上所述得知，本发明的实施例具有电压补偿功能，不需一额外的重置信号。再者，依此设计和操作，像素电路可达成较高的开口率。
虽然本发明已以一较佳实施例揭露如上，然其并非用以限定本发明，任何熟习此技艺者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰，因此本发明的保护范围当视本发明的申请专利范围所界定者为准。

Claims (18)

1.一种像素电路，包含：
发光二极管；
第一开关，具有一第一端耦合至该发光二极管，其中，该第一开关由第一扫描信号控制；
驱动晶体管，具有源极/漏极分别耦合至一第一电源端与该第一开关的第二端；
电容，耦合在该驱动晶体管的栅极与第二电源端之间；以及
第二开关，当第二扫描信号为有效时，该第二开关分别耦合连接该第一开关的该第二端与该电容，以及耦合连接该驱动晶体管的该栅极与该源极/漏极。
2.如权利要求1所述的像素电路，更包含第三开关，由该第二扫描信号控制而耦合在数据线与该源极/漏极之间。
3.如权利要求1所述的像素电路，其中，该第一电源端与该第二电源端的电压由一栅极驱动器提供。
4.如权利要求2所述的像素电路，其中，当该第三开关导通时，该第一电源端为浮接的。
5.如权利要求1所述的像素电路，其中，该第二电源端的电压为一固定电压。
6.如权利要求1所述的像素电路，其中，该第一开关、该第二开关及该第三开关为晶体管。
7.一种像素电路，包含：
驱动晶体管；
发光二极管，具有一阴极耦合至一第一电源端；以及
电容，连接在该驱动晶体管的栅极与第二电源端之间；
其中，在一预先充电阶段，该驱动晶体管的第一源极/漏极耦合至该发光二极管的阳极，且该驱动晶体管的第二源极/漏极耦合接收一数据信号；在一程序规划阶段，该驱动晶体管的该第一源极/漏极移除与该发光二极管的该阳极间的耦合，且该驱动晶体管的该第二源极/漏极耦合接收一数据信号；以及在一显示阶段，该驱动晶体管的该第一源极/漏极耦合至该发光二极管的该阳极，且该驱动晶体管的该第二源极/漏极耦合至该第二电源端。
8.如权利要求7所述的像素电路，更包含一开关，在该预先充电阶段与该程序规划阶段，该开关耦合在数据线与该第二源极/漏极之间。
9.如权利要求7所述的像素电路，其中，该第一电源端与该第二电源端的电压由一栅极驱动器提供。
10.如权利要求8所述的像素电路，其中，当该开关开启时，该第一电源端为浮接的。
11.如权利要求8所述的像素电路，其中，该开关是一晶体管。
12.一种像素电路，包含：
有机发光二极管；
第一开关，具有一第一端耦合至该发光二极管，其中该第一开关由一第一扫描信号控制。
驱动晶体管，具有一第一源极/漏极耦合至该第一开关的第二端；
电容，耦合在该驱动晶体管的栅极与一电源端之间；以及
开关元件单元，其中，当一第二扫描信号为有效时，该开关元件单元分别耦合连接该第一开关的该第二端与该电容，耦合连接该驱动晶体管的该栅极与该源极/漏极，以及耦合连接该驱动晶体管的另一源极/漏极至该电源端。
13.如权利要求12所述的像素电路，更包含一第二开关，由该第二扫描信号控制而耦合在一数据线与该源极/漏极之间。
14.如权利要求12所述的像素电路，其中，该电源端的电压由一栅极驱动器提供。
15.如权利要求12所述的像素电路，其中，该开关元件单元包含一电源开关耦合在该驱动晶体管的该源极/漏极与该电源端之间。
16.如权利要求15所述的像素电路，其中，该电源开关由该第二扫描信号控制。
17.如权利要求16所述的像素电路，其中，该电源开关配置在该栅极驱动器内。
18.如权利要求12所述的像素电路，其中，该第一开关以及该开关元件单元包含晶体管。
CNA2007101622562A 2007-09-30 2007-09-30 像素电路 Pending CN101399005A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNA2007101622562A CN101399005A (zh) 2007-09-30 2007-09-30 像素电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNA2007101622562A CN101399005A (zh) 2007-09-30 2007-09-30 像素电路

Publications (1)

Publication Number Publication Date
CN101399005A true CN101399005A (zh) 2009-04-01

Family

ID=40517521

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2007101622562A Pending CN101399005A (zh) 2007-09-30 2007-09-30 像素电路

Country Status (1)

Country Link
CN (1) CN101399005A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016101504A1 (zh) * 2014-12-24 2016-06-30 京东方科技集团股份有限公司 一种像素电路、有机电致发光显示面板及显示装置
CN107170413A (zh) * 2017-07-26 2017-09-15 江苏集萃有机光电技术研究所有限公司 像素电路及像素电路的驱动方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016101504A1 (zh) * 2014-12-24 2016-06-30 京东方科技集团股份有限公司 一种像素电路、有机电致发光显示面板及显示装置
US9837019B2 (en) 2014-12-24 2017-12-05 Boe Technology Group Co., Ltd. Pixel circuit, organic electroluminescent display panel and display device
CN107170413A (zh) * 2017-07-26 2017-09-15 江苏集萃有机光电技术研究所有限公司 像素电路及像素电路的驱动方法
CN107170413B (zh) * 2017-07-26 2019-01-18 江苏集萃有机光电技术研究所有限公司 像素电路及像素电路的驱动方法
US11049450B2 (en) 2017-07-26 2021-06-29 Jitri Institute Of Organic Optoelectronics Co., Ltd. Pixel circuit and method for driving pixel circuit

Similar Documents

Publication Publication Date Title
CN101276546B (zh) 像素电路
CN106652911B (zh) Oled像素驱动电路及oled显示装置
CN101409040B (zh) 像素电路
CN102473376B (zh) 显示装置
US20160064098A1 (en) Shift register unit, method for driving the same, shift register and display device
WO2018171137A1 (zh) Goa单元及其驱动方法、goa电路、显示装置
US9437152B2 (en) Scan driving circuit
WO2016000346A1 (zh) 像素电路及其驱动方法和显示装置
TWI424413B (zh) 主動矩陣有機發光二極體顯示器之像素電路
CN104157236A (zh) 一种移位寄存器及栅极驱动电路
CN110136650A (zh) 像素电路、其驱动方法、阵列基板及显示装置
CN107424566A (zh) Oled像素驱动电路及oled显示装置
CN109427298B (zh) 显示驱动方法和显示装置
JP2002323873A5 (zh)
CN1996446A (zh) 像素单元及相关的显示面板、显示器与电子装置
US20180335881A1 (en) Display device and operating method thereof
CN107424567A (zh) Oled像素驱动电路及oled显示装置
CN101227775A (zh) 像素电路
CN101399005A (zh) 像素电路
CN105047169B (zh) 像素电路及其驱动方法、显示面板和显示装置
CN110400820A (zh) 电子装置
CN206711576U (zh) 阵列基板行驱动单元的发射电路及阵列基板行驱动单元
CN203242307U (zh) 发光二极管像素单元电路和显示面板
CN107644615B (zh) 一种减小电容耦合的电路及amoled显示电路
CN101276545B (zh) 像素电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Open date: 20090401