CN101383323A - 形成半导体器件的接触塞的方法 - Google Patents
形成半导体器件的接触塞的方法 Download PDFInfo
- Publication number
- CN101383323A CN101383323A CNA2008101307384A CN200810130738A CN101383323A CN 101383323 A CN101383323 A CN 101383323A CN A2008101307384 A CNA2008101307384 A CN A2008101307384A CN 200810130738 A CN200810130738 A CN 200810130738A CN 101383323 A CN101383323 A CN 101383323A
- Authority
- CN
- China
- Prior art keywords
- passivation layer
- contact hole
- selection wire
- contact plug
- forms
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 52
- 239000004065 semiconductor Substances 0.000 title claims abstract description 39
- 238000002161 passivation Methods 0.000 claims abstract description 99
- 239000000758 substrate Substances 0.000 claims abstract description 20
- 238000005530 etching Methods 0.000 claims abstract description 15
- 150000004767 nitrides Chemical class 0.000 claims abstract description 14
- 230000004888 barrier function Effects 0.000 claims description 27
- 230000015572 biosynthetic process Effects 0.000 claims description 17
- 239000011248 coating agent Substances 0.000 claims description 11
- 238000000576 coating method Methods 0.000 claims description 11
- 239000000463 material Substances 0.000 claims description 7
- 239000004020 conductor Substances 0.000 claims description 6
- 230000000717 retained effect Effects 0.000 claims description 5
- 238000005516 engineering process Methods 0.000 description 8
- 238000003860 storage Methods 0.000 description 4
- 230000002950 deficient Effects 0.000 description 2
- 239000003595 mist Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 1
- 238000012217 deletion Methods 0.000 description 1
- 230000037430 deletion Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000011066 ex-situ storage Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
- H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H01L21/76832—Multiple layers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Memories (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Non-Volatile Memory (AREA)
Abstract
一种形成半导体器件接触塞的方法，当通过蚀刻在半导体衬底上形成的选择线之间的绝缘层形成接触孔时，通过在氮化物层上形成钝化层以防止氮化物层受到破坏。在形成接触塞的蚀刻工艺中，在选择线的侧壁上形成的钝化层形成两次，以保护选择线的侧壁。因此，可防止选择线的侧壁受到损伤。因此，可增加形成接触塞所必要的工艺容限，并且因此可形成更小的接触塞。
Description
相关申请的交叉引用
本申请要求2007年9月6日提交的韩国专利申请10-2007-0090299的优先权，其全部内容通过引用并入本文。
技术领域
本发明涉及一种形成半导体器件接触塞的方法，更具体涉及一种形成NAND快闪存储器的源极/漏极接触塞的半导体器件接触塞的形成方法。
背景技术
通常，半导体存储器件可分为易失性存储器件和非易失性存储器件。易失性存储器件如动态随机存取存储器(DRAM)和静态随机存取存储器(SRAM)显示出高速数据输入/输出特性，但是当电源关闭时，存储的数据丢失。非易失性存储器件即使在电源关闭时也可保持它们的数据。
快闪存储器件是高度集成的非易失性存储器件。通过利用可编程和擦除的可擦可编程只读存储器(EPROM)以及可电编程和擦除的电可擦可编程只读存储器(EEPROM)来开发快闪存储器件。在此，术语‘编程’指的是将数据写入存储单元的操作，而术语‘擦除’指的是将写入存储单元的数据删除的操作。
根据单元的结构和运行条件，快闪存储器件可分为NOR类型或NAND类型的快快闪存储器件。在NOR型快闪存储器件中，每个存储单元晶体管的漏极连接到位线，使得能够相对于特定的地址(address)进行编程和擦除，并且因此提高运行速度。NOR型快闪存储器件通常在需要高速操作的用途中使用。与之相对，在NAND型快闪存储器件中，多个存储单元晶体管串联连接，构成一个串，在位线和公共源极线之间连接一个串。因此，NAND型快闪存储器件具有相对小数量的漏极接触塞，以便于高度集成。因此，NAND型快闪存储器件通常在需要高容量数据保持能力的应用中使用。
NAND型快闪存储器件包括在源极选择线和漏极选择线之间形成的多个字线。通过连接包含在多个串中的选择晶体管的栅极来形成选择线例如源极选择线或漏极选择线。通过连接存储单元晶体管的栅极形成字线。选择线和字线包括隧道氧化物层、浮置栅极、介电层和控制栅极。在选择线中，浮置栅极和控制栅极电连接。在各选择线与各字线之间形成结。源极选择线之间的结是源极区域，漏极选择线之间的结是漏极区域。
在选择线和字线的侧面上形成间隔物和氮化物层。在选择线和字线的整个表面上形成绝缘层。在绝缘层中形成暴露出位于选择线之间的结的接触孔。利用导电材料填隙(gap-filled)接触孔，由此形成电连接至所述结的接触塞。
图2是显示在形成接触孔的传统工艺中在选择线侧壁上的缺陷的照片。
当接触孔未对准时，氮化物层可在一定程度上保护选择线的侧面。然而，当接触孔显著地未对准时，大量氮化物层损失，这可导致氮化物层断裂。因此，在氮化物层之下形成的间隔物和选择线的侧壁可受到损失和破坏(参考‘C’)。因此，选择线和接触塞直接互连，导致存储器件失效。
发明内容
当通过在蚀刻半导体衬底上形成的选择线之间的绝缘层来形成接触孔时，本发明通过在氮化物层上形成钝化层来防止氮化物层破坏。
根据本发明的一个方面，提供一种形成半导体器件的接触塞的方法。根据该方法，在半导体衬底上形成多个选择线和多个字线。在暴露在选择线和字线之间的半导体衬底中形成结。在选择线和字线上形成第一钝化层。在第一钝化层上形成绝缘层。在选择线之间的绝缘层中形成接触孔，使得选择线之间的第一钝化层暴露。在暴露在接触孔的侧壁上的第一钝化层上形成第二钝化层。除去在接触孔底面处的第一钝化层。在接触孔内形成导电材料，由此形成连接所述结的接触塞。
第二钝化层可由具有与第一钝化层不同的蚀刻选择性的材料形成。第二钝化层可由高k(介电常数)的材料形成。第二钝化层可包括HfO2、Al2O3或ZrO2。第二钝化层可形成为100～300埃的厚度。第二钝化层的形成可包括：在包括接触孔的绝缘层上形成第二钝化层，和实施蚀刻工艺使得第二钝化层仅仅保留在接触孔的侧壁上。蚀刻工艺可使用BCl3气体来实施。在接触塞形成之前，可除去第二钝化层。可使用蚀刻剂除去第二钝化层。蚀刻剂可包括BOE溶液或HF溶液。第一钝化层可由氮化物层形成。在第一钝化层形成之前，可在选择线的侧壁上形成间隔物。在第一钝化层形成之前，可在选择线和字线上形成缓冲层。缓冲层可由氧化物层形成。
根据本发明的一个方面，提供一种形成半导体器件的接触塞的方法。根据该方法，在半导体衬底上形成多个栅极。在暴露在栅极之间的半导体衬底中形成结。在栅极上形成第一钝化层。在第一钝化层上形成绝缘层。在栅极之间的绝缘层中形成接触孔，使得在栅极之间的第一钝化层暴露。在暴露在接触孔的侧壁上的第一钝化层上形成第二钝化层。除去在接触孔底表面处的第一钝化层。在接触孔内形成导电材料，由此形成连接所述结的接触塞。
附图说明
图1A至1I是说明根据本发明实施方案的形成半导体器件接触塞的方法的截面图；和
图2是显示在形成接触孔的传统工艺中在选择线侧壁上的缺陷的照片。
具体实施方式
将参考附图描述根据本发明的具体的实施方案。然而，本发明不限于所述公开的实施方案，而是可以各种方式实施。提供所述实施方案以完成本发明的公开并使得本领域技术人员理解本发明。本发明由权利要求的范围所限定。
图1A至1I是说明根据本发明实施方案的形成半导体器件接触塞的方法的截面图；和
参考图1A，在用于形成半导体器件尤其是快闪存储器件的半导体衬底102中限定隔离区(未显示)和有源区。通过阱形成工艺、阈值电压控制工艺、隔离层形成工艺等来形成隔离区和有源区。在半导体衬底102上形成堆叠层，每个堆叠层包括隧道介电层104、用于浮置栅极的第一导电层106、介电层108、用于控制栅极的第二导电层110和栅电极层112。第一导电层106和第二导电层110可由多晶硅形成，而介电层108可具有氧化物/氮化物/氧化物(ONO)结构。在介电层108上可还形成用于保护介电层108的覆盖多晶硅层(capping poly layer)(未显示)。可部分蚀刻选择晶体管区域的介电层108以电连接第一导电层106和第二导电层110。栅电极层112可由硅化钨(WSix)形成。
使用采用在栅电极层112上形成的栅极掩模图案(未显示)的蚀刻工艺来图案化堆叠层。因此，在半导体衬底102的有源区中形成多个存储单元栅极串联连接的字线WL0、WL1...。每个存储单元栅极具有隧道介电层104、用于浮置栅极的第一导电层106、介电层108、用于控制栅极的第二导电层110和栅电极层112的堆叠结构。通常，字线WL0、WL1...的数目是16或32。然而，应理解，为了方便起见仅仅说明两个字线。在字线WL0、WL1...的两端形成与多个选择晶体管串联连接的选择线。每个选择晶体管具有隧道介电层104、彼此电连接的第一导电层106和第二导电层110、以及栅电极层112的堆叠结构。虽然选择线包括源极选择线SSL和漏极选择线DSL，为了方便起见，仅仅说明源极选择线SSL。
通过对暴露在字线和源极选择线SSL之间的半导体衬底102实施离子注入工艺，形成多个结114a、114b。在源极选择线SSL之间形成的结114b成为源极区域。虽然在附图中未显示，但在漏极选择线DSL之间形成的结成为漏极区域。
参考图1B，在包括字线和选择线的半导体衬底102上形成第一绝缘层116。第一绝缘层116填隙字线和选择线之间的间隔，并且可形成为足够包围选择线的侧壁的厚度。第一绝缘层116可以是氧化物层或氮化物层。
参考图1C，对第一绝缘层(参考图1B的116)实施各向异性蚀刻工艺。因此，在源极选择线和漏极选择线(未显示)的侧壁上形成间隔物116a。间隔物116a具有向下逐渐加宽的宽度，并且因此具有圆化的形状。字线之间的间隙以及选择线和字线之间的间隙比选择线之间的间隙更窄。因此，第一绝缘层116b保留在间隙中，并且暴露出在源极选择线SSL之间的半导体衬底102中形成的结114b。
参考图1D，在包括第一绝缘层116的半导体衬底102的表面上形成缓冲层118和第一钝化层120。缓冲层118用于最小化钝化层120的应力并且可以形成为约100埃的厚度。第一钝化层120可形成为足以保持堆叠层的台阶的厚度。第一钝化层120用于保护选择线的侧壁，并且可使用自对准接触(SAC)工艺形成，以防止在后续工艺中在结114b上形成接触孔时对选择线的侧壁的蚀刻和损伤，即使出现对准误差也如此。第一钝化层120可以是绝缘层例如氮化物层。
参考图1E，在包括第一钝化层120的半导体衬底102上形成第二绝缘层122。第二绝缘层122形成为足以填隙选择线之间的间隔的厚度，并且可由氧化物层形成。通过实施SAC工艺来蚀刻选择线之间的第二绝缘层122直至暴露出第一钝化层120，从而形成接触孔A。SAC蚀刻工艺可使用C5F8气体和CH2F2气体的混合气体来实施。
参考图1F，在包括接触孔A的第二绝缘层122上形成第二钝化层124。第二钝化层124可防止由于接触孔A的形成而暴露的第一钝化层120在后续蚀刻工艺中受到损伤。因此，第二钝化层124可由具有与第一钝化层120不同的蚀刻选择性的材料形成。
例如，第二钝化层124可由高k材料形成。高k材料可包括HfO2、Al2O3、ZrO2等。第二钝化层124可形成为保持接触孔A的形状的厚度，例如100～300埃。
参考图1G，实施仅仅选择性地蚀刻第二钝化层124的各向异性蚀刻工艺，使得第二钝化层124仅仅保留在接触孔A的侧壁上。将第二钝化层124从接触孔A的底表面除去，由此暴露第一钝化层120。蚀刻工艺可采用BCl3气体。因此，在接触孔A的下部B附近形成的第一钝化层120受到第二钝化层124的保护。
参考图1H，除去在接触孔A的底表面暴露的第一钝化层120。在接触孔A的下部B附近形成的第一钝化层120受到第二钝化层124的保护，因此没有进一步受到蚀刻和损伤。可通过采用CHF3气体和Ar气体的混合气体的蚀刻工艺除去第一钝化层120。第一钝化层120的蚀刻工艺可与第二钝化层124的上述蚀刻工艺一起原位或异位(ex-situ)地实施。
参考图1I，实施采用蚀刻剂的清洗工艺以除去第二钝化层(参考图1H的124)。蚀刻剂可包括BOE溶液或HF溶液。利用导电材料例如钨(W)填隙接触孔(参考图1H的A)，由此形成接触塞126。根据本发明的实施方案，除去第二钝化层(参考图1H的124)，然后形成接触塞126。然而，可不除去第二钝化层(参考图1H的124)而形成接触塞126。
通过使用快闪存储器件的接触塞形成方法作为一个实例，已经描述本发明的实施方案。然而，本发明不限于此。例如，应理解，本发明可用于所有半导体器件的制造工艺，通过用栅极替换选择线，可用于形成电连接至栅极之间的结的接触塞。甚至这种情况下，在栅极侧壁上形成的钝化层可在形成接触塞的蚀刻工艺中形成两次，以进一步保护栅极的侧壁。因此，具有栅极的侧壁得到保护的优点。
根据本发明实施方案的形成半导体器件接触塞的方法，在形成接触塞的蚀刻工艺中，在选择线的侧壁上形成的钝化层形成两次，以保护选择线的侧壁。因此，可防止选择线的侧壁受到损伤。因此，可增加形成接触塞所必须的工艺容限，并因此可形成更小的接触塞。
提出本文公开的实施方案以使得本领域技术人员容易实施本发明，并且本领域技术人员可以各种方式实施本发明。因此，本发明的范围不限于如上所述的实施方案，并且应解释为仅仅由所附权利要求和它们的等同物所限定。
Claims (20)
1.一种形成半导体器件的接触塞的方法，所述方法包括:
在半导体衬底上形成多个选择线和多个字线；
在所述选择线和所述字线之间暴露的所述半导体衬底中形成结；
在所述选择线和所述字线上形成第一钝化层；
在所述第一钝化层上形成绝缘层；
在所述选择线之间的所述绝缘层中形成接触孔，使得所述第一钝化层暴露在所述选择线之间；
在暴露于所述接触孔的侧壁上的所述第一钝化层上形成第二钝化层；
除去在所述接触孔的底表面的所述第一钝化层；和
在所述接触孔内形成导电材料，其中在所述接触孔中形成接触塞，所述接触塞连接所述选择线之间的所述结。
2.根据权利要求1所述的方法，其中所述第二钝化层由具有与所述第一钝化层不同的蚀刻选择性的材料形成。
3.根据权利要求1所述的方法，其中所述第二钝化层包含高k材料。
4.根据权利要求1所述的方法，其中所述第二钝化层包含HfO2、Al2O3和ZrO2中的任意一种。
5.根据权利要求1所述的方法，其中所述第二钝化层形成为100～300埃的厚度。
6.根据权利要求1所述的方法，其中所述第二钝化层的形成包括:
在包括所述接触孔的所述绝缘层上形成第二钝化层；和
蚀刻所述第二钝化层，使得所述第二钝化层保留在所述接触孔的侧壁上。
7.根据权利要求6所述的方法，其中所述蚀刻使用BCl3气体来实施。
8.根据权利要求1所述的方法，还包括在形成所述接触塞之前除去所述第二钝化层。
9.根据权利要求8所述的方法，其中使用蚀刻剂除去所述第二钝化层。
10.根据权利要求9所述的方法，其中所述蚀刻剂包括BOE溶液或HF溶液。
11.根据权利要求1所述的方法，其中所述第一钝化层包括氮化物层。
12.根据权利要求1所述的方法，还包括在形成所述第一钝化层之前，在所述选择线的侧壁上形成间隔物。
13.根据权利要求1所述的方法，还包括在形成所述第一钝化层之前，在所述选择线和所述字线上形成缓冲层。
14.根据权利要求13所述的方法，其中所述缓冲层包括氧化物层。
15.一种形成半导体器件的接触塞的方法，所述方法包括:
在半导体衬底上形成多个栅极；
在所述栅极之间暴露的所述半导体衬底中形成结；
在所述栅极上形成第一钝化层；
在所述第一钝化层上形成绝缘层；
在所述栅极之间的所述绝缘层中形成接触孔，使得所述第一钝化层暴露在所述栅极之间；
在暴露于所述接触孔的侧壁上的所述第一钝化层上形成第二钝化层；
除去在所述接触孔的底表面的所述第一钝化层；和
在所述接触孔内形成导电材料，其中在所述接触孔中形成接触塞，所述接触塞连接所述栅极之间的所述结。
16.一种形成半导体器件的接触塞的方法，所述方法包括:
在半导体衬底上形成一对相邻的选择线和多个字线，其中所述相邻的选择线之间的距离大于相邻字线之间的距离；
在所述选择线和所述字线之间暴露的所述半导体衬底中形成结；
在每一个选择线的侧壁上形成间隔物，其中所述间隔物在面对所述相邻选择线的侧壁上形成；
在所述选择线、所述间隔物和所述字线上形成第一钝化层；
在所述第一钝化层上形成绝缘层；
在所述相邻的选择线之间的所述绝缘层中形成接触孔，使得所述第一钝化层暴露在所述选择线之间；
在所述接触孔的侧壁上形成第二钝化层，其中所述第二钝化层具有不同于所述第一钝化层的蚀刻选择性；
除去在所述接触孔底表面的所述第一钝化层，使得暴露出在所述相邻的选择线之间形成的所述结；和
在所述接触孔中形成接触塞，其中所述接触塞连接形成在所述相邻的选择线之间的所述结。
17.根据权利要求16所述的方法，其中所述第二钝化层形成为100～300埃的厚度。
18.根据权利要求16所述的方法，其中所述第二钝化层的形成包括:
在包括所述接触孔的所述绝缘层上形成第二钝化层；和
蚀刻所述第二钝化层，使得所述第二钝化层保留在所述接触孔的侧壁上。
19.根据权利要求16所述的方法，还包括在形成所述接触塞之前，除去所述第二钝化层。
20.根据权利要求16所述的方法，还包括在形成所述第一钝化层之前，在所述选择线和所述字线上形成缓冲层。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2007-0090299 | 2007-09-06 | ||
| KR1020070090299 | 2007-09-06 | ||
| KR1020070090299A KR100880332B1 (ko) | 2007-09-06 | 2007-09-06 | 반도체 소자의 콘택 플러그 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101383323A true CN101383323A (zh) | 2009-03-11 |
| CN101383323B CN101383323B (zh) | 2010-10-20 |
Family
ID=40432317
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2008101307384A Expired - Fee Related CN101383323B (zh) | 2007-09-06 | 2008-07-14 | 形成半导体器件的接触塞的方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US8143160B2 (zh) |
| JP (1) | JP2009065123A (zh) |
| KR (1) | KR100880332B1 (zh) |
| CN (1) | CN101383323B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102512328B1 (ko) * | 2016-01-19 | 2023-03-22 | 에스케이하이닉스 주식회사 | 반도체 장치의 제조 방법 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6291356B1 (en) * | 1997-12-08 | 2001-09-18 | Applied Materials, Inc. | Method for etching silicon oxynitride and dielectric antireflection coatings |
| JPH11317448A (ja) | 1998-05-01 | 1999-11-16 | Nec Corp | 半導体装置及びその製造方法 |
| KR20010058448A (ko) | 1999-12-30 | 2001-07-06 | 박종섭 | 반도체소자의 격자결함 제거방법 |
| US7232718B2 (en) * | 2003-09-17 | 2007-06-19 | Nanya Technology Corp. | Method for forming a deep trench capacitor buried plate |
| KR100634371B1 (ko) * | 2004-05-25 | 2006-10-16 | 삼성전자주식회사 | 저항 소자를 구비하는 반도체 장치 및 그 제조 방법 |
| KR20060077125A (ko) | 2004-12-30 | 2006-07-05 | 매그나칩 반도체 유한회사 | 식각 공정으로 인한 활성영역의 어택을 방지할 수 있는씨모스 이미지센서 제조 방법 |
| KR100632634B1 (ko) * | 2005-07-26 | 2006-10-11 | 주식회사 하이닉스반도체 | 플래시 메모리 소자 및 그 제조 방법 |
| KR100743631B1 (ko) * | 2005-11-08 | 2007-07-27 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
-
2007
- 2007-09-06 KR KR1020070090299A patent/KR100880332B1/ko not_active IP Right Cessation
-
2008
- 2008-06-27 US US12/163,950 patent/US8143160B2/en not_active Expired - Fee Related
- 2008-07-04 JP JP2008175136A patent/JP2009065123A/ja active Pending
- 2008-07-14 CN CN2008101307384A patent/CN101383323B/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20090068834A1 (en) | 2009-03-12 |
| KR100880332B1 (ko) | 2009-01-28 |
| US8143160B2 (en) | 2012-03-27 |
| CN101383323B (zh) | 2010-10-20 |
| JP2009065123A (ja) | 2009-03-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100632634B1 (ko) | 플래시 메모리 소자 및 그 제조 방법 | |
| US8513076B2 (en) | Non-volatile memory device and method for fabricating the same | |
| KR100432888B1 (ko) | 비휘발성 메모리 소자 및 그 제조방법 | |
| JP2009010011A (ja) | 半導体装置およびその製造方法 | |
| US20170256556A1 (en) | Nonvolatile memory device and method for fabricating the same | |
| US20080093678A1 (en) | NAND type non-volatile memory device and method of forming the same | |
| KR100875054B1 (ko) | 반도체 소자의 콘택 플러그 형성 방법 | |
| CN101383323B (zh) | 形成半导体器件的接触塞的方法 | |
| US7670904B2 (en) | Nonvolatile memory device and method for fabricating the same | |
| JP2009277847A (ja) | 不揮発性半導体記憶装置 | |
| US7767566B2 (en) | Flash memory device and method of forming the device | |
| KR20090070534A (ko) | 플래시 소자 및 그의 제조 방법 | |
| US7851304B2 (en) | Nonvolatile memory device and fabrication method | |
| KR100789610B1 (ko) | 플래시 메모리 소자의 제조 방법 | |
| KR100875058B1 (ko) | 반도체 소자의 콘택홀 형성 방법 | |
| KR100939411B1 (ko) | 반도체 소자의 콘택 플러그 및 그의 제조 방법 | |
| KR20090052068A (ko) | 반도체 소자의 콘택 플러그 형성 방법 | |
| KR20060019074A (ko) | 플래쉬 메모리 소자의 제조 방법 | |
| KR100822600B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR100939409B1 (ko) | 반도체 소자의 다마신 패턴 형성 방법 | |
| KR20100074676A (ko) | 비휘발성 메모리 소자의 제조 방법 | |
| KR20080022950A (ko) | 반도체 메모리 소자 및 그것의 제조 방법 | |
| KR20090070709A (ko) | 반도체 소자의 콘택홀 형성 방법 | |
| KR20020013193A (ko) | 플레시 메모리 장치의 공통 소오스 라인 형성방법 | |
| KR20090052067A (ko) | 반도체 소자의 금속 배선 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20101020 Termination date: 20130714 |