CN101371444B - 用于多模移动通信设备的可配置多模数分频器及其相关方法 - Google Patents
用于多模移动通信设备的可配置多模数分频器及其相关方法 Download PDFInfo
- Publication number
- CN101371444B CN101371444B CN2007800022297A CN200780002229A CN101371444B CN 101371444 B CN101371444 B CN 101371444B CN 2007800022297 A CN2007800022297 A CN 2007800022297A CN 200780002229 A CN200780002229 A CN 200780002229A CN 101371444 B CN101371444 B CN 101371444B
- Authority
- CN
- China
- Prior art keywords
- divider
- modulus
- operator scheme
- frequency divider
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000010295 mobile communication Methods 0.000 title claims abstract description 23
- 230000001360 synchronised effect Effects 0.000 claims abstract description 13
- 230000001413 cellular effect Effects 0.000 claims abstract description 10
- 238000004891 communication Methods 0.000 claims abstract description 10
- 238000000034 method Methods 0.000 claims description 19
- 230000008859 change Effects 0.000 claims description 6
- GOLXNESZZPUPJE-UHFFFAOYSA-N spiromesifen Chemical compound CC1=CC(C)=CC(C)=C1C(C(O1)=O)=C(OC(=O)CC(C)(C)C)C11CCCC1 GOLXNESZZPUPJE-UHFFFAOYSA-N 0.000 claims 1
- KJJPLEZQSCZCKE-UHFFFAOYSA-N 2-aminopropane-1,3-diol Chemical compound OCC(N)CO KJJPLEZQSCZCKE-UHFFFAOYSA-N 0.000 description 16
- 238000010586 diagram Methods 0.000 description 10
- 239000013078 crystal Substances 0.000 description 9
- 238000006073 displacement reaction Methods 0.000 description 8
- 230000008569 process Effects 0.000 description 4
- 230000000630 rising effect Effects 0.000 description 4
- 239000004020 conductor Substances 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000001914 filtration Methods 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 101000980673 Homo sapiens Multicilin Proteins 0.000 description 1
- 102100024179 Multicilin Human genes 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 229910002056 binary alloy Inorganic materials 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000004927 fusion Effects 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 108091023663 let-7 stem-loop Proteins 0.000 description 1
- 108091063478 let-7-1 stem-loop Proteins 0.000 description 1
- 108091049777 let-7-2 stem-loop Proteins 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000011022 operating instruction Methods 0.000 description 1
- 238000012857 repacking Methods 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
- H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
- H03L7/1976—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division using a phase accumulator for controlling the counter or frequency divider
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K21/00—Details of pulse counters or frequency dividers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/0802—Details of the phase-locked loop the loop being adapted for reducing power consumption
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Transceivers (AREA)
- Superheterodyne Receivers (AREA)
Abstract
在移动通信设备(例如,蜂窝电话)中,存在本机振荡器。本机振荡器包括一个新颖的分频器,其包括一个新颖的可配置多模数除法器(CMMD)。该分频器可配置为多种结构中可选择的一种,这些结构包括同步和异步电路的不同组合。在每种结构中,分频器产生一定量的噪声,并消耗一定量的功率。功耗与在该模式中产生的噪声呈松散的反比关系,最高功耗产生最小噪声量,反之亦然。移动通信设备可在多种不同通信标准(例如GSM、CDMA1X和WCDMA)之一中运行。这些不同通信标准针对分频器提出了不同的噪声要求。通过使用满足所用标准的噪声要求的最低功率结构,减小了蜂窝电话的功耗。
Description
相关申请的交叉引用
根据35U.S.C.§119,本申请要求于2006年1月11日提交的临时申请序列号60/758,465的优先权,所述临时申请合并于此作为参考。
技术领域
公开的实施例涉及用于多模移动通信设备的本机振荡器。
背景技术
在蜂窝电话中的接收机和发射机电路通常包括一个或多个本机振荡器。本机振荡器的功能是输出具有所选择频率的信号。在蜂窝电话中的这种本机振荡器例如可以包括锁相环(PLL),其从晶体振荡器接收稳定但相对较低频率的信号(例如,20MHz),并产生所选择的相对较高频率(例如,900MHz)的输出信号。PLL的反馈回路包括分频器,其接收高频信号,将其分频,以获得低频信号,该低频信号具有与来自晶体振荡器的信号相同的相位和频率。常常使用在此称为“多模数除法器(multi-modulus divider)”的一类除法器来实现所述分频器。由于分频器的高频操作,因此分频器会消耗不希望有的大量功率。希望获得用于减小本机振荡器中分频器的功耗的技术和方法。
发明内容
在移动通信设备中(例如,蜂窝电话),存在一种本机振荡器。该本机振荡器包括一种新颖的分频器,该新颖的分频器又包括新颖的可配置多模数除法器(CMMD)。该分频器可配置为多种结构中可选的一种。每一种结构都包含同步和异步电路的不同融合。在每一种结构中,分频器产生一定量的噪声,并消耗一定量的功率。在该新颖的分频器的一种分频器结构的功耗与在新颖的分频器以该结构运行时由新颖的分频器所产生的噪声之间存在
松散的反比关系。因此,一种结构的功耗越高,由该结构所产生的噪声就越少。
可操作该移动通信设备,以使其能够采用多种不同通信标准(例如GSM、CDMA1X和WCDMA)中可选择的一种来进行通信。这些不同的通信标准针对移动通信设备的本机振荡器中的分频器上提出了不同的噪声要求。通过将分频器配置为仍能够满足正在使用的标准的噪声要求的最低功耗结构,减小了蜂窝电话的功耗。
在一个实施例中,分频器包括固定前置分频器(prescaler)和多个模数除法器级(MDS级)。在第一高功耗但低噪声操作模式中,前置分频器和MDS级配置为形成一N级多模数除法器。该N级多模数除法器接收分频器输入信号SIN,并依据一除数值DV对其进行分频,产生分频器输出信号SOUT。sigma-delta调制器(有时称为delta-sigma调制器)动态地改变该DV值,以便在横跨多个计数循环的时间期间中,分频器除以一总预期除数D。固定前置分频器被禁用,其不再使用,且消耗很小的功率。
在第二低功耗但高噪声操作模式中,前置分频器和MDS级配置为构成固定的除以2X(divide-by-2X)的前置分频器,其信号输出被一N-X个MDS级的多模数除法器做除法运算。在第二操作模式的N-X级多模数除法器中,没有使用在第一操作模式中用作N级多模数除法器的一部分的多个MDS级中的X个级。未使用的MDS级被禁用、断电或使其耗电很少或不耗电。在第二操作模式中的固定前置分频器和N-X级多模数除法器的组合,用于依据所述除数值DV对分频器输入信号SIN进行分频,产生分频器输出信号SOUT。sigma-delta调制器动态改变所述DV值,以便在横跨多个计数循环的时间期间中,分频器除以一总预期除数D。
不管将分频器配置为运行在第一操作模式还是第二操作模式,分频器都能够在一条(或多条)输入导线上接收频率为F1的分频器输入信号SIN,以除数D分频该输入信号,并在一条(或多条)输出导线上输出频率为F2的分频器输出信号SOUT,在此,在横跨多个多模数除法器计数循环的时间期间中,F1/D等于F2。除数D具有整数部分和小数部分。小数部分可以是非0值。
在一个新颖的方面,一种方法包括以下步骤(a)-(c):(a)选择可配置分频
器的第一操作模式或可配置分频器的第二操作模式,在此所述可配置分频器包括前置分频器和多个模数除法器级。(b)如果在步骤(a)选择了第一操作模式,就使用N级多模数除法器来分频输入信号。所述N级多模数除法器包括N个模数除法器级;以及(c)如果在步骤(a)选择了第二操作模式,就使用所述前置分频器和一M级多模数除法器来分频输入信号。在第二操作模式中,前置分频器输出前置分频器输出信号,以便由所述M级多模数除法器对前置分频器输出信号进行分频,这样所述M级多模数除法器包括所述多个模数除法器级中的M个级,且所述M个模数除法器级是所述N个模数除法器级的子集。
以上是概述,因此包含细节的必要性、简化、概括和省略;因此,本领域技术人员会意识到概述仅是说明性的,无论如何也不是想要作为限制性的。仅如权利要求所定义的在此所述的设备和/或处理的其它方面、发明特征和优点在在此阐述的非限制性详细说明中会变得显而易见。
附图说明
图1是根据一个新颖的方面的移动通信设备(在该实例中是蜂窝电话)的简化图。
图2是在图1的移动通信设备内的RF收发机集成电路的图示。
图3是在图2的RF收发机集成电路中的本机振荡器的图示。该本机振荡器包括以GSM模式操作的分频器。
图4是在图3的分频器中的可配置多模数除法器(CMMD)的图示。
图5是在图4的CMMD中的输入缓冲器的图示。
图6是在图4的CMMD中的除以2前置分频器的图示。
图7是在图4的CMMD中的除以4前置分频器的图示。
图8是在图4的CMMD中的同步输出级的图示。该同步输出级减小了输出信号SOUT中的抖动。
图9是阐明在图3的分频器内的控制逻辑电路的操作的表格。
图10是阐明在图3的分频器内的右移整数(SRI)电路的操作的表格。
图11是阐明在图3的分频器内的右移小数(SRF)电路的操作的表格。
图12是图4的CMMD的一个MDS级的详图。
图13阐明了等式,其表明为了让7级多模数除法器除以一个预期的除数,S[6:0]的值应是什么。
图14和15阐明了如何确定数值F[21:0](其提供给右移小数(SRF)电路),以便图3分频器的sigma-delta调制器会输出数值流DSM[3:0],该数值流DSM[3:0]会导致分频器除以具有特定小数部分的除数D。
图16是显示当图1的移动通信设备运行在GSM模式中时,在图3的分频器的CMMD中的信号的波形图。
图17和18示出了当移动通信设备运行在CDMA1X模式中时,在图1的移动通信设备中的本机振荡器的操作。
图19阐明了等式,其表明为了让6级多模数除法器在CDMA1X模式中除以一个预期的除数,S[5:0]的值应是什么。
图20是显示当图1的移动通信设备运行在CDMA1X模式中时,在图17的分频器的CMMD中的信号的波形图。
图21是显示当图1的移动通信设备运行在WCDMA模式中时,图1的移动通信设备的本机振荡器112中的分频器的CMMD内的信号的波形图。
图22是根据一个新颖的方面的方法的流程图。
图23是在不同操作模式中,将常规多模数除法器的性能(功耗和产生的噪声)与图3的新颖的可配置多模数除法器(CMMD)的性能相比较的表格。
图24是示出用于减小在该新颖的可配置多模数除法器(CMMD)内的MDS级的功耗的方法和电路的示意图。
具体实施方式
图1是根据一个新颖的方面的移动通信设备100的简化图。在该实例中移动通信设备100是蜂窝电话。该蜂窝电话能够用多种不同蜂窝电话标准中可选择的一种进行通信。该蜂窝电话能够用一种标准进行通信,然后转换到另一种标准并用它开始通信。每一种标准都对接收机和发射机的本机振荡器(LO)提出了不同的寄生噪声、相位噪声和频率分辨率要求。在图1的实例中,蜂窝电话100能够以三种蜂窝电话标准中可选择的一种进行通信:GSM(全球移动通信系统标准)、CDMA1X(码分多址1X)和WCDMA(宽
带码分多址)。蜂窝电话100包括天线101和几个集成电路,包括新颖的射频(RF)收发机集成电路102和数字基带集成电路103。数字基带集成电路103主要包括数字电路,并包括数字处理器。数字基带集成电路103的实例是MSM6280,可以从高通公司获得。新颖的RF收发机集成电路102包括用于处理模拟信号的电路。
图2是新颖的RF收发机集成电路102的更详细图示。接收机“信号链”104包括低噪声放大器(LNA)模块105、混频器106和基带滤波器107。当以GSM模式接收时,在天线101上的信号通过转换共用器(switchplexer)108,随后经过通路109,经过SAW并进入LNA 105。当以CDMA1X和WCDMA模式接收时,在天线101上的信号通过转换共用器108,经过双工器110,并经过通路111,进入LNA 105。在所有模式中,LNA 105都放大高频信号。本机振荡器(LO)112向混频器106提供具有适当频率的本机振荡信号,以便调谐接收机来接收适当频率的信号。混频器106将高频信号解调为低频信号。由基带滤波器107将多余的高频噪声滤除。基带滤波器107的模拟输出提供给数字基带集成电路103中的模数转换器(ADC)113。ADC 113将模拟信号数字化为数字信息,随后由数字基带集成电路103中的数字处理器进一步处理该数字信息。
发射机“信号链”114包括基带滤波器115、混频器116和功率放大器117。由数字基带集成电路103中的数模转换器(DAC)118将要发射的数字信息转换为模拟信号。生成的模拟信号提供给RF收发机集成电路102中的基带滤波器115。基带滤波器115滤除多余的高频噪声。混频器116将基带滤波器115的输出调制到高频载波上。本机振荡器(LO)119向混频器116提供本机振荡信号,以使得高频载波具有所用信道的正确频率。混频器116的高频输出随后被功率放大器模块117放大。当以GSM模式发射时,功率放大器模块117经通路120输出信号,经过转换共用器108到天线101上。当以CDMA1X和WCDMA模式发射时,功率放大器117经通路121将信号输出到双工器110。信号穿过双工器110,经过转换共用器108到天线101。双工器110和转换共用器108的使用是常规的,其既允许用于非双工器(例如GSM)通信,又允许用于双工器(例如CDMA1X)通信。图2的具体电路仅是一种可能的实现,在此提供它用于说明性目的。
以下结合接收机中的本机振荡器(LO)112的操作来解释本机振荡器112和119的操作。图3是本机振荡器112更详细的图示。本机振荡器112包括晶体振荡器信号源122和N分数锁相环(fractional-N phase-lockedloop)(PLL)123。在当前实例中,晶体振荡器信号源122是到外部晶体振荡器模块的连接。可替换的,晶体振荡器信号源是布置在RF收发机集成电路102上的振荡器,在此,晶体在集成电路102的外部,但经集成电路102的端口连接到振荡器。
PLL 123包括相位检测器(PD)124、电荷泵125、环路滤波器126、压控振荡器(VCO)127、信号调节输出除法器128和新颖的分频器129(有时称为“环路除法器”)。分频器129接收具有第一高频F1的分频器输入信号,以除数D对信号进行分频,并输出具有第二低频F2的分频器输出信号SOUT。在分频器129的多个计数循环上,当PLL锁定时F2=F1/D。当锁定时,SOUT信号的频率F2和相位与从晶体振荡器信号源122提供的参考时钟信号的频率和相位相匹配。
分频器129包括新颖的“可配置多模数除法器结构”(CMMDS)部130、sigma-delta调制器部131、右移整数(SRI)电路132和右移小数(SRF)电路133。CMMDS部130包括新颖的可配置多模数除法器(CMMD)134、加法器135和控制逻辑(CL)电路136。CMMDS 130在一个计数循环中将一个(或多个)输入节点137上的分频器输入信号SIN依据数值DV进行分频,并在一个(或多个)输出节点138上产生分频器输出信号SOUT。尽管节点137被示为单条线,但该实施例中的节点包括两个导体,并传输不同的信号。SMMDS130还具有第一数字输入端口139和第二数字输入端口140。数值DV是在第一数字输入端口139上的第一数值与在第二数字输入端口140上的第二数值之和。
图4是在图3的CMMD 134更详细的图示。CMMD 134包括输入缓冲器141、固定除以2前置分频器142、固定除以4前置分频器143和7个除以2/3模数除法器级(MDS)144-145。CMMD 134接收在差动输入导线141A上的分频器输入信号SIN,并在差动输出导线150A上输出分频器输出信号SOUT。图4的差动输入导线141A与图3的节点137相对应。在图4的最后一个MDS级150的O和OB输出导线与差动输出导线150A之间布置同
步输出级(见图8)。根据模数控制信号S和MC的值,图4的每一个MDS级都能够除以2或3。总CMMD 134除以的除数值DV依据CMMD是如何配置的并依据7个ST模数控制信号ST[6:0]的值来确定。由以下说明的配置信号C0、C1和C2的值来确定如何配置CMMD 134。
图5是图4的缓冲器141更详细的图示。
图6是除以2前置分频器142的更详细的图示。将除以2前置分频器142固定的意义是它不能够被编程为用多个除数中可选择的一个相除。前置分频器142是单个反转触发器,其在从其QB输出导线到其D输入导线的反馈回路中具有无功耗电路。
图7是除以4前置分频器143更详细的图示。将除以4前置分频器143固定的意义是它不能够被编程为用多个除数中可选择的一个相除。前置分频器143是异步除法器,其包括两个反转触发器(toggle flip-flop)。两个反转触发器在从其QB输出导线到其D输入导线的反馈回路中都不具有耗电的电路。
图8是CMMD134的同步输出级151的图示。由于页面空间的限制,没有在图4中示出输出级151。然而,输出级151借助于将最后一个MDS级150的输出与输入信号SIN同步(用MC0或MC1或MC2),减小了输出信号SOUT中的抖动。最后一个MDS级150的O输出导线连接到输出级151的RESET输入上。输出级151输出该输出信号SOUT,其从图4的CMMD 134的差动输出导线150A上输出。使用常规数字逻辑符号来示出图5-8的电路,常规数字逻辑符号的信号不是差动信号。然而,图5-8的实际电路是使用采用差动信号的电路实现的。只有输出级151的输出是单端输出信号。将这个单端输出信号SOUT提供到图3中的输出导线138上。
图9是阐明图3的控制逻辑电路136的操作的表格。控制逻辑电路136将从图3的加法器135输出的S[7:0]值映射到模数控制值ST[6:0]。如图4所示,将ST[6:0]比特值提供给CMMD 134的MDS级中的相应级。如图9所示,控制逻辑电路136还产生配置信号C1、C2和C3。控制逻辑电路136如何产生ST[6:0]、C1、C2和C3值是根据模式选择值SEL[1:0]而定的。模式选择值SEL[1:0]是到本机振荡器112的2-比特输入,并由其它电路提供,以将本机振荡器置于GSM模式、CDMA1X模式或WCDMA模式中的一种。
图10是阐明在图3的右移整数(SRI)电路132的操作的表格。如图3所示,SRI电路132的8条输出导线耦合到加法器135的第一数字输入端口139的8个相应输入导线上。在GSM模式中,SRI电路132不执行移位。在CDMA1X模式中,SRI电路132向右移动一个比特的位置。在WCDMA模式中,SRI电路132向右移动两个比特的位置。
图11是阐明图3的右移小数(SRF)电路133的操作的表格。如图3所示,将SRF电路133的22条输出导线提供给sigma-delta调制器131。在GSM模式中,SRF电路133不执行移位。在CDMA1X模式中,SRF电路133向右移动一个比特的位置。移出SRI电路132的最低有效位移入SRF电路133中,作为最高有效位FT[21]。在WCDMA模式中,SRF电路133向右移动两个比特的位置。移出SRI电路132的两个最低有效位移入SRF电路133中,作为两个最高有效位FT[21]和FT[20]。
图12是图4的CMMD 134的MDS级144-150之一的更详细的图示。根据输入控制信号S和MCIN的值,MDS级或者可以除以3或者可以除以2。尽管采用其信号不是差动信号的常规数字逻辑符号示出图12的电路,但可以用差动逻辑(例如电路模式逻辑)并用差动信号来实现MDS级。
GSM模式操作:
当蜂窝电话100运行在GSM模式中时,模式选择输入值SEL[1]和SEL[0]分别为0和0。如图9所示,当SEL[1]和SEL[0]都为0时,于是选择GSM模式,并且控制逻辑136使得C0=0、C1=0和C2=0。如图4所示,将配置信号C0提供给MDS级144的C输入导线,将配置信号C1提供给MDS级145的C输入导线,将配置信号C2提供给MDS级146的C输入导线。如图12所示。当MDS级的C输入导线上的信号是数字高时,于是将AUX输入导线上的信号用作到MDS级的输入信号,而不是使用在I输入导线上的信号。当MDS级的C输入导线上的信号是数字低时,于是将I输入导线上的信号用作到MDS级的输入信号。返回到图4,如果C0、C1和C2都为0,于是穿过CMMD 134的信号通路是从输入导线141A,经缓冲器141,进入MDS级144的I输入导线,经过第一MDS级144,进入第二MDS级145的I输入导线,经过第二MDS级145,向前经过MDS级146、
147、148、149和150,随后经过输出级151(见图8)。输出级151将输出信号与MC0或MC1或MC2同步,并将输出信号SOUT驱动到图3中的输出导线138上。CMMD 134从而被配置为7级多模数除法器。7级多模数除法器相除的除数值由一等式提供。
图13阐明了该等式,其表明为了使7级多模数除法器除以一个预期的除数,数值S[6:0]应是什么。
在图3的GSM操作实例中,将901MHz频率的输出信号输出到图2的混频器106。因为调节输出除法器128除以了4,因此作为输入到CMMD 134中的输入信号的信号SIN的频率就是3.604GHz。因为晶体振荡器信号源122输出20MHz参考时钟信号,因此从CMMD 134输出的信号SOUT的频率就是20MHz。分频器129因此必须除以180.2的除数D。
十进制数180的数字对等值是[10110100]。如图3所示,将这个数值[10110100]提供给右移整数(SRI)电路132。因为SEL[1]是0,SEL[0]是0,如图10所示,SRI电路132不执行移位。SRI电路132的输入上的N[7:0]值穿过SRI电路132而不移位,并且被提供到加法器135的第一输入端口139上,作为值NT[7:0]。
图14和15阐明了如何确定提供给右移小数(SRF)电路的数值F[21:0]。将除数D的小数部分设定为等于除以2N的X,其中,N是sigma-delta调制器中的比特数。在本实例中,sigma-delta调制器具有22比特。图15显示了求X的结果。X的整数部分是F[21:0]的值。该整数部分是838,860。838,860的22比特二进制对等值是[00,11001100110011001100],在此最左边的位是最高有效位。如图3所示,将这个值作为值F[21:0]提供给SRF电路133。
因为SEL[1]和SEL[0]都是0,如图11的表格所示,SRF电路133就不执行移位。F[21:0]的值从而穿过SRF电路133而不移位,并且作为22比特值FT[21:0]提供到sigma-delta调制器131。sigma-delta调制器131使用这个值来改变sigma-delta调制器输出值SDM[3:0],其被提供给加法器135的第二数字输入端口140。
暂时假设SDM[3:0]是[0000]。从加法器135输出的S[7:0]从而是[10110100]或二进制180。返回图13的等式,如果CMMD 134内的7级多模数除法器要除以180,那么图13的等式就表明提供给多模数除法器的
MDS级的值S[6:0]应为[0110100]。如图9的表格所示,控制逻辑电路136将S[7:0]的值10110100转换为ST[6:0]的值0110100。CMMD 134从而将信号SIN依据除数DV 180进行分频,产生输出信号SOUT。
然而,sigma-delta调制器131随时间改变值SDM[3:0],以使得除数DV随时间改变,以致于分频器129的总除数D按预期的为180.2。
图16是显示图4的CMMD 134中的信号的波形图。在穿过缓冲器141后,信号VCO BUF是SIN输入信号。波形SOUT是从输出级151输出的信号。在该波形中,输入信号的频率F1是3.604GHz,并且分频器129被设定为除以180.2。在输出信号SOUT的上升沿A与上升沿B之间的期间是49.9445纳秒。这个期间被称为“计数循环”。尽管在图16中没有示出,但分频器129接连地经过计数循环。在图16的实例中,FT[21:0]是0。因此,该波形表示除数D是180而不是180.2的情形。在按照图3所示来设定F[21:0]的值的情况下,在下一个即将到来的计数循环中要使用的值SDM[3:0]在SOUT的下降沿改变。这允许了在下一个计数循环开始之前,有足够时间来传播经过加法器135和控制逻辑136。例如,在DSM[3:0]的值在SOUT的下降沿变为[0001]的情况下,在下一个计数循环中分频器129会除以一个为181的除数DV。该除数DV在sigma-delta调制器131的控制下随时间改变,以使得当在横跨CMMD 134的多个计数循环的一个时间期间上考虑频率调制器的操作时,频率调制器129的总除数D是预期的180.2。
在这个GSM模式中,注意,使用了缓冲器141和全部5个MDS级144-150。因为C1=0和C2=0,因此禁用了除以2前置分频器142和除以4前置分频器143,并且其不再耗电。
CDMA1X模式操作:
在图17和18中阐明了CDMA1X模式中的操作。提出的实例是如以上在GSM实例中的分频器129要除以180.2的实例。当蜂窝电话100要运行在CDMA1X模式中,模式选择输入值SEL[1]和SEL[0]分别为0和1。如图9所示,当SEL[1]和SEL[0]是0和1时,那么选择CDMA1X模式,且C0=1、C1=1及C2=0。如图18所示,将配置信号C0提供给MDS级144的C输入导线,将配置信号C1提供给MDS级145的C输入导线,将配置信号
C2提供给MDS级146的C输入导线。因为C0=1,因此在第一MDS级144的AUX输入导线上的信号用作第一MDS级144的输入。如由图18中的AUX输入导线上的“GND”所示,AUX输入导线接地。这使第一MDS级144不能切换及耗电。
如图18所示,将配置信号C1提供给第二MDS级145的C输入导线,还提供给除以2前置分频器142的使能输入导线。配置信号C1为数字高,其使得除以2前置分频器142被使能,并使得第二MDS级145接收从除以2前置分频器142输出到其AUX输入导线上的信号。配置信号C2为低,其使得了除以4前置分频器143被禁用,并且使得第三MDS级146接收来自第二MDS级145的输出的其输入信号。因此,穿过CMMD 134的信号来自于输入导线149,经过缓冲器141,经过除以2前置分频器142,进入第二MDS级145的AUX输入导线,经过第二MDS级145,进入第三MDS级146的I输入导线,经过第三MDS级146,向前经过MDS级147-150,随后经过同步输出级151(见图8)。从而CMMD 134被配置为除以2前置分频器,随后是6级多模数除法器。6级多模数除法器相除的除数由图19的等式提供。
如图17所示,预期除数值D 180.2的整数部分提供给SRI电路132。该整数部分是180。十进制180的二进制对等值是[10110100]。预期除数值D 180.2的小数部分是0.2。如上结合GSM实例所解释的,利用图14和15的等式来确定要提供给SRF电路133的FT[21:0]值。如以上在GSM实例中,小数部分是0.2。将相同的二进制数[0011001100110011001100]作为数值F[21:0],提供给SRF电路133。
在图10和11中阐明了CDMA1X模式中的SRI电路132和SRF电路133的操作。注意,这两个电路将其输入向右移位一个比特的位置。被移出SRI电路132的最低有效位(LSB)经线路152作为移位输入位,其移入SRF电路133成为FT[21]。将该合成除数值向右移位的处理(将整数部分提供给SRI电路132,将小数部分提供给SRF部分133)有效地将除数除以了2。加法器135将右移后的整数部分与从sigma-delta调制器131输出的SDM[3:0]相加。生成的和S[7:0]被控制逻辑电路136根据图19的等式转换为模数控制信号ST[6:0],就如同使用6级多模数除法器(在CDMA1X模式中,将
CMMD 134的MDS级配置为6级多模数除法器)来除以预期除数值DV的1/2一样。然而CMMD 134的总除数值DV并不是如其应当是的值的1/2。由于除以2前置分频器142的操作,CMMD 134的总除数值DV被校正。因此,按照预期,CMMD 134除以了180.2。
在GSM模式中,使用了7级多模数除法器而无任何前置分频器,而在CDMA1X模式中使用了6级多模数除法器以及额外的除以2前置分频器。在GSM模式和CDMA1X模式中,分频器129都除以了180.2的除数值D。
图20是示出CDMA1X模式操作的波形图。在该实例中,除数D为180。除数D的小数部分是0。因此,FT[21:0]为0。信号SOUT是分频器129的输出信号。在输出信号SOUT的上升沿A与上升沿B之间的期间是49.9445纳秒。这个期间被称为“计数循环”。输入信号SIN的频率F1是输出信号SOUT的频率F2的180倍。因此,按照预期,分频器129将输入信号SIN除以了180。在分频器129要除以180.2的除数D的情况下,sigma-delta调制器131会在各计数循环之间改变SDM[3:0],以使得CMMD 134相除的除数DV在各计数循环之间变化。在多个这种计数循环中,除数值DV的平均值就是除数值180.2。如以上结合图16所解释的,在SOUT的下降沿改变在下一个即将来到的计数循环中要使用的DSM值。这允许了在下一个计数循环开始之前,有足够时间传播通过加法器135和控制逻辑电路136。
WCDMA模式操作:
当蜂窝电话100工作在WCDMA模式中时,模式选择输入值SEL[1]和SEL[0]分别为1和0。如图9所示,当SEL[1]和SEL[0]是1和0时,就选择WCDMA模式,且C0=1,C1=0和C2=1。因为C0是数字高,第一MDS级144被禁用,从而使得第一MDS级144接收来自接地的上部AUX输入导线的其输入信号。C1为数字低,其禁用了除以2前置分频器142。因为C1是数字低,同样第二MDS级145被禁用。因为在第二MDS级145的C输入上为数字低,因此第二MDS级145就选择其较低I输入导线,作为输入信号源。没有切换在第二MDS级145的I输入导线上的信号,因为由于C0是数字高而没有切换第一MDS级144的输出O。因此,也没有切换来自第二MDS级145的O输出。因为C2=1,因此除以4前置分频器143
被使能。因为C2=1,因此第三MDS级146选择AUX输入导线作为其输入信号源。因此,经过CMMD 134的通路是从SIN输入导线141A,经缓冲器141,经过除以4前置分频器143,进入第三MDS级146的AUX输入导线,经第三MDS级146,随后经第四、第五、第六、第七MDS级147到150,经同步器151到输出150A。因此,将CMMD 134配置为除以4前置分频器,随后是5级多模数除法器。前两个MDS级和除以2前置分频器没有切换,因此处于低功率操作情况。
在CDMA1X模式中,SRI和SRF电路132和133将除数值D向右移位了一个比特的位置,在WCDMA模式中SRI和SRF电路132和133将除数值D向右移位两个比特的位置。这就有效地将除数值D除以了4。控制逻辑136根据用于5级多模数除法器的等式,将加法器135的输出S[7:0]转换为值ST[6:0],以使得在CMMD中的5级多模数除法器将除以除以了4的除数值。然而,由于前置的除以4前置分频器143,使得CMMD 134的总除数值DV是正确的除数值D。sigma-delta调制器131改变在加法器135的第二数字输入端口140上的值,以使得在各计数循环之间改变CMMD 134相除的除数值DV。在第二数字输入端口140上的值发生变化,以使得当在横跨多个计数循环的时间期间中考虑分频器的操作时,分频器129在时间上的平均总除数值D是预期的180.2。
图21是示出在WCDMA模式中分频器129的操作的波形图。分频器129将3.604GHz的输入信号依据除数180进行分频。波形VCO_BUF是分频器输入信号SIN穿过缓冲器141后的波形。标记为SOUT的波形是分频器输出信号的波形。
流程图:
图22是示出图3的新颖的分频器129的操作方法的流程图。分频器将分频器输入信号SIN(具有频率F1)依据除数D进行分频,以产生分频器输出信号SOUT(具有频率F2),在此,除数D包括整数部分I和小数部分FR。F2=F1/D。在以上阐述的图3、4、17和18的实例中,整数部分I是180,小数部分FR是0.2。除数D是180.2。
在图22中,决策块200表示选择第一操作模式(例如GSM操作模式)
或第二操作模式(例如CDMA1X操作模式)的步骤。如果分频器129要在第一操作模式中操作,那么就执行块201-202的步骤。如果分频器129要在第二操作模式中操作,那么就执行块203-204的步骤。
如果选择了第一操作模式,那么就将图4的可配置多模数除法器(CMMD)结构134配置为N级多模数除法器。分频器129用该N级多模数除法器对输入信号SIN进行分频(步骤201)。在此情况下,N是7。通过CMMD的通路是经缓冲器141,经MDS 144,随后经MDS 145,经MDS级146-150,经输出同步器151,到分频器的输出导线上。在一个计数循环期间,7级MMD除以第一数值。在CMMD的信号通路中没有前置分频器,所以该第一数值是除数DV,其被CMMD结构134相除。借助于在加法器135的第一端口139上提供整数部分I,并在加法器135的第二端口140上提供sigma-delta输出(SDM[3:0])来确定该第一数值。在此实例中,将整数值I经SRI电路132提供给加法器。sigma-delta调制器131控制(步骤202)sigma-delta输出SDM[3:0],以使得在横跨多个计数循环的时间期间中,分频器输出信号SOUT的频率F2是F1/D。
对于N是7的配置的实例,见以上图3和4及在GSM模式中的相应操作说明。
如果选择了第二操作模式,那么就将图4的CMMD结构134配置为固定前置分频器,之后是M级多模数除法器。分频器129使用该前置分频器和该M级多模数除法器来对输入信号SIN进行分频(步骤203)。在图4的实例中,该固定前置分频器是除以2前置分频器,并且M是6。经过图4的CMMD的信号通路是经过缓冲器141,经除以2前置分频器142,经MDS级145,经剩余的MDS级146-150。该6级多模数除法器除以了第二数值。借助于将整数部分I向右移位一个比特而产生移位后的值,来确定该第二数值。在图17的实例中,由SRI电路132执行这个移位。移位后的值NT[7:0]提供给加法器135的第一输入端口139,而sigma-delta调制器的输出(SDM[3:0])提供给加法器135的第二输入端口140。加法器135产生该第二数值s[7:0],其由控制逻辑136转换为模数控制信号ST[6:0],模数控制信号ST[6:0]控制M级多模数除法器来除以该第二数值。sigma-delta调制器131控制(步骤204)sigma-delta输出SDM[3:0],以使得在横跨多个计数循环
的时间期间中,分频器输出信号SOUT的频率F2是F1/D。
对于前置分频器是固定除以2前置分频器且M是6的配置的实例,见图17和18及在CDMA1X模式中的相应操作说明。对于前置分频器是固定除以4前置分频器且M是5的配置的实例,见以上WCDMA模式中的操作说明。
尽管在流程中示出了图22的方法的各个块,但会理解,在块201和202中阐述的操作在时间上彼此交叠,在块203和204中阐述的操作在时间上彼此交叠。使各个操作彼此独立,并且以流程图方式在不同的块中加以阐述,以便明确不同操作,并简化对于整个方法的解释。
抖动和功耗:
注意,在GSM模式中,CMMD 134的前置分频器和MDS级配置为构成7级多模数除法器。在CDMA1X模式中,CMMD 134的前置分频器和MDS级配置为构成除以2前置分频器,随后是6级多模数除法器。这两个配置不同之处在于:除法器的第一级是图6架构中的固定前置分频器,还是除法器的第一级是图12架构中的MDS级。固定前置分频器架构与MDS级架构相比,是更为异步的结构。注意,在图12的MDS级中,有两个触发器153和154,它们由一公共信号来提供时钟。如果MDS级是除法器中的第一级,那么就以被分频的具有较高频率的输入信号来为两个触发器提供时钟。作为对比,如果在除法器的第一级上使用了图6的异步结构,那么被分频的具有较高频率的输入信号仅为在第一异步前置分频器中的第一触发器提供时钟。而且,在图12的MDS级结构中有采用门155-158形式的反馈逻辑。当这些门开关时,消耗功率。在图6的异步结构中没有这种门。由于这些原因,与将图12的MDS级结构用作第一级相比,将图6的异步结构用于除法器的第一级得到了更低的功耗。
尽管与图12的更同步的MDS级结构相比,图6的异步固定前置分频器结构是更低功率结构,但将该异步结构用作除法器的第一级通常会将更多抖动引入输出信号SOUT中。相对于输入信号SIN的参考边缘,这个抖动在各计数循环之间在输出信号SOUT的边缘中具有可变性。与使用7级多模数除法器结构相比,使用固定前置分频器,随后是6级多模数除法器,
将更多抖动引入输出信号SOUT中。因此,更低功率的异步结构具有将更多抖动引入输出信号的缺点。
根据一个新颖的方面,认识到不同蜂窝电话标准具有不同寄生噪声和频率分辨率(与相位噪声有关)要求。这些要求在此共同称为“噪声要求”。例如,GSM标准具有最严格的噪声要求,随后是CDMA1X标准,随后是WCDMA标准。上述的抖动是由本机振荡器引入的噪声。因此,不同蜂窝电话标准对于接收信号链和发射信号链中的本机振荡器提出了不同的最大可允许抖动要求。WCDMA标准允许了在本机振荡器输出中的最大抖动。CDMA1X标准允许了在本机振荡器输出中的次最大量抖动。GSM标准允许了在本机振荡器输出中的最小量抖动。将CMMD 134配置为除以一个4固定前置分频器,随后是5级多模数除法器(如在上述WCDMA模式中的),满足了针对用于WCDMA标准的本机振荡器112和119提出的噪声要求,但不满足对于用于CDMA1X标准的本机振荡器112和119提出的噪声要求。然而,将CMMD 134配置为固定除以2前置分频器,随后是6级多模数除法器(如上述在CDMA1X模式中的),满足了针对用于CDMA1X标准的本机振荡器112和119提出的噪声要求。因此,当蜂窝电话100运行在WCDMA模式中时,分别以数值1和0来驱动SEL[1:0]。另一方面,当蜂窝电话100运行在CDMA1X模式中时,分别以数值0和1来驱动SEL[1:0]信号。采用类似的方式,将CMMD 134配置为除以2前置分频器,随后是6级多模数除法器,并不满足针对用于GSM标准的本机振荡器112和119提出的噪声要求,但将CMMD 134配置为7级多模数除法器满足了GSM的噪声要求。因此,当蜂窝电话100运行在GSM模式中时,分别以数值0和0来驱动SEL[1:0]信号。通过使用满足所用标准的噪声要求的最低功率配置,减小了蜂窝电话的功耗。
图23是将本机振荡器内的常规多模数除法器的性能与本机振荡器内的图3的新颖的可配置多模数除法器(CMMD)的性能相比较的表格。在该表格中,阐明了在各个GSM、CDMA1X和WCDMA模式中的除法器性能(噪度和功耗)。
图24是示出用于进一步减小功耗的方法和电路的示意图。如以上结合图12所解释的,模数除法器级(MDS)能够将输入信号除以2或者除以3。
如果S=1,那么就设定MDS级除以3,并使用两个触发器153和154。然而,如果S=0,那么就设定MDS级除以2。不使用第一触发器153,而是将第二触发器154的QB输出经OR门155耦合回到触发器154的D输入上,以使得第二触发器154作为反转触发器操作。当MDS级用来除以2时,图12中的第一触发器153消耗功率。提供给它电源(通过未示出的连接),且其时钟输入导线接收输入时钟信号。在一个新颖的方面,当设定MDS级(见图24)来除以2时,切断到第一触发器153的供电。当第一触发器153断电时,为了避免在OR门155的上输入导线上的电压浮动,将耦合到OR门155的上输入导线的节点耦合到地电位。在一个说明性实例中,提供了反相器300和N沟道下拉式晶体管301。当S=0(设定MDS为除以2)时,反相器300输出数字高,其导通晶体管301,由此将OR门155的上输入导线耦合到地。反相器300输出的信号还控制P沟道晶体管302,通过该P沟道晶体管302将第一触发器153耦合到VDD电源导体。当反相器300输出数值高信号时,那么就使得晶体管302不导通,由此切断到第一触发器153的供电,并避免了第一触发器153耗电。另一方面,当设定MDS级为除以3时,晶体管302导通,晶体管301不导通。触发器153通电并可操作,其Q输出驱动OR门155的上输入导线。在将图24的MDS级用于该新颖的分频器129中的MDS级的情况下,ST[6:0]的0(数字低)模数控制信号会使得在CMMD 134中其相应MDS级中的第一触发器断电,由此减小了功耗。为了进一步减小功耗,当MDS级除以3时,第一触发器还可以在第一触发器不改变状态时刻内的一段时间期间断电。尽管以普通逻辑符号在门级别上示出了图24的MDS级以简化对其操作的解释,但可以以各种不同方式在晶体管级别上实现所述MDS级的逻辑。除了使用P沟道晶体管之外,也可以使用其它技术来连接及断开触发器153与VDD电源导体。可以以电流模式逻辑(CML)来实现所述MDS级。
尽管以上以指导目的说明了某些特定的具体实施例,但本专利文献的教导具有普遍适用性,不限于上述的具体实施例。在该新颖的分频器包含在移动通信设备内的集成电路中的情况下,该可配置为多种操作模式中可选择的一种的分频器实际上可以不在操作模式之一中运行。例如,第一集成电路可以用于仅根据CDMA标准通信的蜂窝电话中,而与第一集成电路
相同的第二集成电路可以用于仅根据GSM标准通信的另一个蜂窝电话中,而与第一集成电路相同的第三集成电路可以用于能够进行CDMA或GSM通信的第三蜂窝电话中。尽管上面在不同操作模式中以不同方式配置同一组前置分频器和模数除法器级的情况下说明了分频器,但在第一操作模式中可以使用第一前置分频器和多模数除法器电路,在第二操作电路中可以使用第二前置分频器和多模数除法器电路,以致于在第一和第二电路中没有共用的前置分频器和模数除法器级。可以用电流模式逻辑电路来实现分频器中以高频操作的部分,而可以用CMOS逻辑电路来实现分频器中以低频操作的部分。因此,在不脱离附带权利要求的范围的情况下,可以实现所述特定实施例的不同特征的各种修改、改装及组合。
Claims (21)
1.一种用于可配置分频器的方法,包括:
(a)选择可配置分频器的第一操作模式和所述可配置分频器的第二操作模式中的一种,其中,所述可配置分频器包括前置分频器和多个模数除法器级;
(b)如果在(a)中选择了所述第一操作模式,就使用N级多模数除法器来对输入信号进行分频,其中,所述N级多模数除法器包括所述多个模数除法器级中的N个模数除法器级;并且
(c)如果在(a)中选择了所述第二操作模式,就使用所述前置分频器和M级多模数除法器来对所述输入信号进行分频,其中,在所述第二操作模式中,所述前置分频器输出前置分频器输出信号,以便由所述M级多模数除法器对所述前置分频器输出信号进行分频,其中,所述M级多模数除法器包括所述多个模数除法器级中的M个模数除法器级,其中,所述M个模数除法器级是所述N个模数除法器级的子集。
2.如权利要求1所述的方法,其中,如果在(a)中选择了所述第一操作模式,那么(b)的所述N级多模数除法器就接收控制信号,所述控制信号确定除数DV,所述N级多模数除法器在所述N级多模数除法器的计数循环中除以所述除数DV,并且其中,(b)的所述分频包括用sigma-delta调制器在各计数循环之间改变所述控制信号,以使得在一横跨多个计数循环的期间中所述N级多模数除法器除以除数D,其中,所述除数D包括整数部分和小数部分。
3.如权利要求1所述的方法,其中,所述前置分频器能够除以单个固定除数,而不能除以多个除数中可选择的一个,其中,在所述第一操作模式中禁用所述前置分频器,使其不执行除法功能。
4.如权利要求1所述的方法,其中,所述N级多模数除法器中的一个模数除法器级是第一级,其接收所述输入信号,其中,如果在(a)中选择了第二操作模式,就禁用所述第一级,使其不执行除法功能。
5.如权利要求1所述的方法,其中,所述可配置分频器用于依据可编程除数D来对所述输入信号进行分频,以产生分频器输出信号,而无需考虑在(a)中选择了所述第一操作模式还是所述第二操作模式,其中,如果在(a)中选择了所述第一操作模式,那么所述N级多模数除法器就依据所述可编程除数D在(b)中进行分频,并且其中,如果在(a)中选择了所述第二操作模式,那么所述前置分频器和所述M级多模数除法器一起操作,依据所述可编程除数D在(c)中进行分频,其中,所述可编程除数D具有非0的小数部分。
6.一种分频器,包括:
前置分频器;以及
多个模数除法器级,其中,所述前置分频器和所述多个模数除法器级在第一操作模式中配置为N级多模数除法器,其对输入信号进行分频,并产生分频器输出信号,其中,所述前置分频器和所述多个模数除法器级在第二操作模式中配置为用于对输入信号进行分频以产生前置分频器输出信号的一前置分频器以及用于对前置分频器输出信号进行分频以产生所述分频器输出信号的一M级多模数除法器,其中,M小于N。
7.如权利要求6所述的分频器,其中,所述分频器包括一差动输入导线对,其中,所述第一操作模式中的所述输入信号在所述差动输入导线对上提供,其中,所述第二操作模式中的所述输入信号在所述差动输入导线对上提供。
8.如权利要求6所述的分频器,其中,所述前置分频器能够除以单个固定除数,而不能除以多个除数中可选择的一个,其中,在所述第一操作模式中禁用所述前置分频器,使其不执行除法功能。
9.如权利要求6所述的分频器,其中,从包括以下各项的组中得到所述前置分频器:能够除以2的单个反转触发器、能够除以4的一对反转触发器。
10.如权利要求6所述的分频器,其中,所述N级多模数除法器中的所有级是所述多个模数除法器级中的级,并且其中,所述M级多模数除法器中的所有级是所述多个模数除法器级中的级。
11.如权利要求9所述的分频器,其中,所述N级多模数除法器中存在如下的级:该级在所述第二操作模式中不是所述M级多模数除法器中的级,其中,该级包括触发器,并且其中,在所述第二操作模式中不对该级中的所述触发器提供时钟。
12.如权利要求6所述的分频器,其中,在所述第一操作模式中禁用所述前置分频器,避免其进行分频。
13.如权利要求6所述的分频器,其中,所述N级多模数除法器接收多个控制信号,所述多个控制信号确定除数DV,所述N级多模数除法器在所述第一操作模式中的计数循环中依据所述除数DV对所述输入信号进行分频,以产生所述分频器输出信号,所述分频器还包括:
包括sigma-delta调制器的电路,其改变所述多个控制信号,以使得所述除数DV在各计数循环之间变化,其中,在各计数循环之间改变所述除数DV,以使得在多个计数循环中所述N级多模数除法器除以一除数D,所述除数D包括整数部分和小数部分。
14.如权利要求6所述的分频器,还包括:
同步输出级,其输出所述分频器输出信号,其中,所述同步输出级在所述第一操作模式中是所述N级多模数除法器的一部分,并且其中,所述同步输出级在所述第二操作模式中是所述M级多模数除法器的一部分。
15.如权利要求6所述的分频器,其中,所述分频器是移动通信设备的一部分,其中,所述第一操作模式是所述移动通信设备适于根据第一蜂窝电话通信标准进行通信的模式,并且其中,所述第二操作模式是所述移动通信设备适于根据第二蜂窝电话通信标准进行通信的模式。
16.如权利要求6所述的分频器,其中,在所述第一操作模式和所述第二操作模式中可选择的一种中,所述分频器用于按照除数D对所述输入信号进行分频,以产生所述分频器输出信号,其中,所述除数D包括整数部分和小数部分。
17.一种用于分频器的方法,包括:
提供分频器,其在第一操作模式中以第一方式配置,并且在第二操作模式中以第二方式配置,所述分频器包括前置分频器和多个模数除法器级,其中,如果以所述第一方式配置所述分频器,那么所述前置分频器和所述多个模数除法器级被配置为构成N级多模数除法器,该N级多模数除法器对在分频器输入导线上的输入信号进行分频,并产生分频器输出信号,其中,如果以所述第一方式配置所述分频器,那么所述前置分频器不执行除法功能,其中,如果以所述第二方式配置所述分频器,那么所述前置分频器就对在所述分频器输入导线上的输入信号进行分频,并产生前置分频器输出信号,其中,如果以所述第二方式配置所述分频器,那么所述多个模数除法器级被配置为构成M级多模数除法器,其对所述前置分频器输出信号进行分频,并产生所述分频器输出信号,其中M小于N;并且
配置所述分频器以在所述第一操作模式或所述第二操作模式中可选择的一种中操作。
18.一种分频器,包括:
前置分频器;
多个模数除法器级;以及
包括sigma-delta调制器的模块,用于在第一操作模式中配置及控制所述前置分频器和所述多个模数除法器级,从而禁用所述前置分频器,且使得所述多个模数除法器级中的N个模数除法器级形成N级多模数除法器,该N级多模数除法器依据除数D对分频器输入信号进行分频,以产生分频器输出信号,并且其中,所述模块还用于在第二操作模式中配置及控制所述前置分频器和所述多个模数除法器级,以使得所述前置分频器对所述分频器输入信号进行分频,并输出前置分频器输出信号,且使得所述多个模数除法器级中的M个模数除法器级形成M级多模数除法器,该M级多模数除法器对所述前置分频器输出信号进行分频,以产生所述分频器输出信号,其中,在所述第二操作模式中,所述前置分频器和所述M级多模数除法器一起操作,以依据所述除数D对所述分频器输入信号进行分频,以产生所述分频器输出信号,其中,所述M个模数除法器级是所述N个模数除法器级的子集。
19.如权利要求18所述的分频器,其中,所述除数D包括非0的小数部分。
20.如权利要求18所述的分频器,其中,所述分频器可在所述第一操作模式运行,但实际上没有在所述第一操作模式中运行,而是仅运行在所述第二操作模式中。
21.如权利要求18所述的分频器,其中,所述分频器可在所述第二操作模式运行,但实际上没有在所述第二操作模式中运行,而是仅运行在所述第一操作模式中。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US75846506P | 2006-01-11 | 2006-01-11 | |
US60/758,465 | 2006-01-11 | ||
US11/472,824 US7379522B2 (en) | 2006-01-11 | 2006-06-21 | Configurable multi-modulus frequency divider for multi-mode mobile communication devices |
US11/472,824 | 2006-06-21 | ||
PCT/US2007/060416 WO2007082282A1 (en) | 2006-01-11 | 2007-01-11 | Configurable multi-modulus frequency divider for multi-mode mobile communication devices |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101371444A CN101371444A (zh) | 2009-02-18 |
CN101371444B true CN101371444B (zh) | 2012-08-08 |
Family
ID=38043001
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2007800022297A Active CN101371444B (zh) | 2006-01-11 | 2007-01-11 | 用于多模移动通信设备的可配置多模数分频器及其相关方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US7379522B2 (zh) |
EP (1) | EP1972059B1 (zh) |
JP (1) | JP4834113B2 (zh) |
KR (1) | KR101013800B1 (zh) |
CN (1) | CN101371444B (zh) |
WO (1) | WO2007082282A1 (zh) |
Families Citing this family (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1748636B1 (en) * | 2005-07-28 | 2008-11-19 | Harman Becker Automotive Systems GmbH | Improved communication in passenger compartments |
US7924069B2 (en) * | 2006-06-28 | 2011-04-12 | Qualcomm Incorporated | Multi-modulus divider retiming circuit |
TWI337454B (en) * | 2007-05-16 | 2011-02-11 | Ind Tech Res Inst | Programmable integer/non-integer frequency divider |
JP4909862B2 (ja) * | 2007-10-02 | 2012-04-04 | 株式会社東芝 | 周波数変換回路および受信機 |
TWI348275B (en) * | 2008-02-26 | 2011-09-01 | Mstar Semiconductor Inc | Multi-modulus divider with extended and continuous division range |
US8081018B2 (en) * | 2008-08-21 | 2011-12-20 | Qualcomm Incorporated | Low power radio frequency divider |
US9367495B1 (en) * | 2008-09-30 | 2016-06-14 | Lattice Semiconductor Corporation | High speed integrated circuit interface |
TWI376877B (en) * | 2008-12-26 | 2012-11-11 | Ind Tech Res Inst | Clock generator and multimodulus frequency divider and delta-sigma modulator thereof |
US8378751B2 (en) * | 2009-02-13 | 2013-02-19 | Qualcomm Incorporated | Frequency synthesizer with multiple tuning loops |
JPWO2010113453A1 (ja) * | 2009-04-02 | 2012-10-04 | パナソニック株式会社 | 無線送受信回路、無線通信装置、及び無線送受信方法 |
US7888983B2 (en) * | 2009-06-26 | 2011-02-15 | Qualcomm Incorporated | Predetermined duty cycle signal generator |
US8175214B2 (en) * | 2009-10-30 | 2012-05-08 | Stmicroelectronics Design & Application Gmbh | Programmable frequency divider comprising a shift register and electrical system comprising the frequency divider |
JP5595883B2 (ja) | 2010-11-29 | 2014-09-24 | 株式会社東芝 | 無線通信装置 |
US8290113B2 (en) * | 2011-03-18 | 2012-10-16 | Texas Instruments Incorporated | Frequency synthesizer prescaler scrambling |
TWI463799B (zh) * | 2011-07-29 | 2014-12-01 | Mstar Semiconductor Inc | 多模數除頻器以及相關之控制方法 |
US8406371B1 (en) | 2012-01-04 | 2013-03-26 | Silicon Laboratories Inc. | Programmable divider circuitry for improved duty cycle consistency and related systems and methods |
US8693616B1 (en) * | 2012-03-27 | 2014-04-08 | Altera Corporation | IC and a method for flexible integer and fractional divisions |
US9002304B2 (en) * | 2012-08-31 | 2015-04-07 | Samsung Electronics Co., Ltd. | Analog baseband filter apparatus for multi-band and multi-mode wireless transceiver and method for controlling the filter apparatus |
US9118333B1 (en) | 2013-08-29 | 2015-08-25 | Integrated Device Technology Inc. | Self-adaptive multi-modulus dividers containing div2/3 cells therein |
US9564904B2 (en) * | 2015-04-21 | 2017-02-07 | Stmicroelectronics International N.V. | Asynchronous high-speed programmable divider |
CN108111272B (zh) | 2017-08-09 | 2021-07-20 | 中兴通讯股份有限公司 | 参考信号配置信息的指示方法、基站及终端 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4851787A (en) * | 1988-08-18 | 1989-07-25 | Avantek, Inc. | Low noise frequency synthesizer |
FR2769432A1 (fr) * | 1997-10-03 | 1999-04-09 | Thomson Csf | Diviseur de frequence a modulo variable |
US6031425A (en) * | 1997-07-25 | 2000-02-29 | Fujitsu Limited | Low power prescaler for a PLL circuit |
EP1294100A2 (en) * | 2001-09-18 | 2003-03-19 | Nokia Corporation | Method and apparatus for providing resampling function in a modulus prescaler of a frequency source |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5948046A (en) * | 1997-12-15 | 1999-09-07 | Telefonaktiebolaget Lm Ericsson | Multi-divide frequency division |
US6501816B1 (en) | 2001-06-07 | 2002-12-31 | Maxim Integrated Products, Inc. | Fully programmable multimodulus prescaler |
US6559726B1 (en) * | 2001-10-31 | 2003-05-06 | Cypress Semiconductor Corp. | Multi-modulus counter in modulated frequency synthesis |
KR100398048B1 (ko) * | 2001-12-11 | 2003-09-19 | 한국전자통신연구원 | 델타 시그마 나누기의 구조 |
US6888913B2 (en) | 2002-07-02 | 2005-05-03 | Qualcomm Incorporated | Wireless communication device with phase-locked loop oscillator |
TWI228871B (en) | 2003-09-23 | 2005-03-01 | Rich Wave Technology Corp | High frequency multi-selection prescaler |
FR2865326B1 (fr) * | 2004-01-20 | 2006-07-21 | Thales Sa | Procede et dispositif de division de frequence |
-
2006
- 2006-06-21 US US11/472,824 patent/US7379522B2/en active Active
-
2007
- 2007-01-11 CN CN2007800022297A patent/CN101371444B/zh active Active
- 2007-01-11 EP EP07701231A patent/EP1972059B1/en active Active
- 2007-01-11 WO PCT/US2007/060416 patent/WO2007082282A1/en active Application Filing
- 2007-01-11 JP JP2008550526A patent/JP4834113B2/ja active Active
- 2007-01-11 KR KR1020087019679A patent/KR101013800B1/ko active IP Right Grant
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4851787A (en) * | 1988-08-18 | 1989-07-25 | Avantek, Inc. | Low noise frequency synthesizer |
US6031425A (en) * | 1997-07-25 | 2000-02-29 | Fujitsu Limited | Low power prescaler for a PLL circuit |
FR2769432A1 (fr) * | 1997-10-03 | 1999-04-09 | Thomson Csf | Diviseur de frequence a modulo variable |
EP1294100A2 (en) * | 2001-09-18 | 2003-03-19 | Nokia Corporation | Method and apparatus for providing resampling function in a modulus prescaler of a frequency source |
Also Published As
Publication number | Publication date |
---|---|
EP1972059B1 (en) | 2012-10-17 |
WO2007082282A1 (en) | 2007-07-19 |
JP2009523393A (ja) | 2009-06-18 |
JP4834113B2 (ja) | 2011-12-14 |
KR20080087885A (ko) | 2008-10-01 |
EP1972059A1 (en) | 2008-09-24 |
US7379522B2 (en) | 2008-05-27 |
KR101013800B1 (ko) | 2011-02-14 |
US20070160179A1 (en) | 2007-07-12 |
CN101371444A (zh) | 2009-02-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101371444B (zh) | 用于多模移动通信设备的可配置多模数分频器及其相关方法 | |
CN101496284B (zh) | 多模除法器重定时电路 | |
CN101485090B (zh) | 低功率模量分频级 | |
US7973574B2 (en) | Flip-flop, frequency divider and RF circuit having the same | |
CN1269311C (zh) | 具有较小抖动的改进的分频器和基于该分频器的设备 | |
US7042257B2 (en) | Frequency divider with reduced jitter and transmitter based thereon | |
US8552770B2 (en) | Frequency divider with synchronous range extension across octave boundaries | |
US7719326B2 (en) | Dual-modulus prescaler circuit operating at a very high frequency | |
KR101611814B1 (ko) | 분수 분주형 주파수 합성기의 광범위 멀티-모듈러스 분할기 | |
CN211046905U (zh) | 一种新型的应用于高速锁相环的二/三分频器电路 | |
US10862461B1 (en) | Techniques for generating switch control signals |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |