CN101354876B - 栅极驱动集成电路及其控制信号产生方法及液晶显示器 - Google Patents

Abstract

本发明提供一种栅极驱动集成电路及其控制信号产生方法及液晶显示器该方法包括以下步骤：提供一个栅极控制信号至一栅极驱动集成电路，以及栅极驱动集成电路依据栅极控制信号产生多个内部控制信号以控制栅极驱动集成电路的内部操作。本发明仅需要传送一个控制信号至栅极驱动集成电路，再通过栅极驱动集成电路的内部的电路操作来产生多个内部控制信号，以实现控制栅极驱动集成电路的内部操作；因此可以减少栅极驱动集成电路所需的输入引线数，节省下来的输入引线可另做其他用途，如此便可节省因额外功能需求所需要改版的成本。

Description

栅极驱动集成电路及其控制信号产生方法及液晶显示器

技术领域

本发明是有关于显示技术领域，且特别是有关于一种栅极驱动集成电路的控制信号产生方法、栅极驱动集成电路以及液晶显示器。

背景技术

鉴于轻、薄及低辐射等优点，液晶显示器已逐渐取代阴极射线管(CRT)显示器而成为电脑荧屏及电视的主流。典型的液晶显示器通常包括玻璃基板、多个源极驱动集成电路(Source Driver IC)、至少一个栅极驱动集成电路(GateDriver IC)、一印刷电路板及至少一个软性电路板。源极驱动集成电路与栅极驱动集成电路设置在玻璃基板上，并透过软性电路板与印刷电路板电性耦接。印刷电路板上设置有时序控制器，藉以输出多个控制信号并透过软性电路板传送至源极驱动集成电路与栅极驱动集成电路。

随着驱动集成电路功能的多样化，对于外部输入引线(PIN)数的需求也越益增多；如何充分地利用外部的输入信号便成为一个很重要的课题。

对于源极驱动集成电路而言，常会用到从印刷电路板传送来的不同的模拟信号，且往往因为功能性的需求而造成需要更多的输入引线来提供所需输入的信号，以提供其他不同的功能，例如当迦玛(Gamma)电压增加或需要两组不同的迦玛电压时，便会需要更多的输入引线来提供信号的输入。

但对栅极驱动集成电路而言，因其功能主要在于当作薄膜晶体管的开关，因此在特殊的需求上，会比源极驱动集成电路少。并且，栅极驱动集成电路的控制信号中，某些控制信号上往往有相似之处，其使得减少栅极驱动集成电路的输入引线数，进而降低因为引线数的增加而需改版的成本成为可能。

发明内容

本发明的目的就是在提供一种栅极驱动集成电路的控制信号产生方法，以减少栅极驱动集成电路所需的输入引线数，进而降低因为引线数的增加而需改版的成本。

本发明的再一目的是提供一种栅极驱动集成电路，其所需的输入引线数较少，进而可降低因为引线数的增加而需改版的成本。

本发明的又一目的是提供一种液晶显示器，该液晶显示器的栅极驱动集成电路所需的输入引线数较少，进而可降低因为引线数的增加而需改版的成本。

本发明的其他目的和优点可以从本发明所揭露的技术特征中得到进一步的了解。

为达上述的一或部份或全部目的或是其他目的，本发明一实施例提出一种栅极驱动集成电路的控制信号产生方法，其包括步骤：提供一个栅极控制信号至一栅极驱动集成电路；以及栅极驱动集成电路依据栅极控制信号产生多个内部控制信号以控制栅极驱动集成电路的内部操作。

在本发明的一实施例中，上述的栅极驱动集成电路依据栅极控制信号产生多个内部控制信号以控制栅极驱动集成电路的内部操作的步骤包括：对栅极控制信号执行一内部延迟操作，以产生一延迟后的栅极控制信号；对延迟后的栅极控制信号执行一反相操作，以产生多个内部控制信号中的一第一内部控制信号；对延迟后的栅极控制信号执行一低通滤波操作，以产生多个内部控制信号中的一第二内部控制信号；以及对延迟后的栅极控制信号与第二内部控制信号执行一逻辑异或操作，以产生多个内部控制信号中的一第三内部控制信号。其中，第一、第二及第三内部控制信号可分别为一内部的遮蔽信号(OE)、一内部的启始信号(DIO_in)及一内部的位移时钟信号(SF_CLK)。

在本发明的另一实施例中，上述的栅极驱动集成电路用以循序开启n(n>1)条栅极线，且上述的栅极驱动集成电路的控制信号产生方法更包括步骤：栅极驱动集成电路依据多个内部控制信号之中的一特定内部控制信号与一第n个栅极脉冲信号以产生一个外部控制信号，此外部控制信号适于作为与上述的栅极驱动集成电路级联耦接的另一栅极驱动集成电路的栅极控制信号。其中，栅极驱动集成电路依据多个内部控制信号之中的特定内部控制信号与第n个栅极脉冲信号产生一个外部控制信号，可包括下列步骤：以多个内部控制信号之中的此特定内部控制信号的负缘作为触发，对第n个栅极脉冲信号执行一数据锁存操作，以产生一启始信号(DIO_out)；以及对多个内部控制信号之中的此特定内部控制信号与产生的启始信号执行逻辑或操作，以产生此外部控制信号。

本发明再一实施例提出一种栅极驱动集成电路，适于接收一个外部的栅极控制信号，此栅极驱动集成电路包括：一内部控制信号产生电路，依据外部的栅极控制信号产生多个内部控制信号以控制栅极驱动集成电路的内部操作。

在本发明的一实施例中，上述的内部控制信号产生电路包括：一延迟电路、一反相电路、一低通滤波电路及一异或闸；延迟电路具有一第一输入端及一第一输出端，输入端接收此栅极控制信号；反相电路具有一第二输入端及一第二输出端，第二输入端电性耦接至第一输出端，第二输出端输出多个内部控制信号中的一第一内部控制信号；低通滤波电路具有一第三输入端及一第三输出端，第三输入端电性耦接至第一输出端，第三输出端输出多个内部控制信号中的一第二内部控制信号；异或闸具有两第四输入端及一第四输出端，两第四输入端分别电性耦接至第一输出端及第三输出端，第四输出端输出多个内部控制信号中的一第三内部控制信号。

在本发明的另一实施例中，上述的栅极驱动集成电路更包括：一栅极脉冲信号产生电路，接受多个内部控制信号的至少部分的控制以循序产生n(n>1)个栅极脉冲信号；以及一外部控制信号产生电路，依据多个内部控制信号之中的一特定内部控制信号与一第n个栅极脉冲信号而产生一个外部控制信号，此外部控制信号适于作为与上述栅极驱动集成电路级联耦接的另一栅极驱动集成电路的一个外部输入的栅极控制信号。其中，外部控制信号产生电路可包括：一数据锁存器及一或闸；数据锁存器具有一第五输入端、一控制端及一第五输出端，第五输入端因其耦接关系而接收第n个栅极脉冲信号，控制端因其耦接关系而接收多个内部控制信号之中的此特定内部控制信号；或闸具有两第六输入端及一第六输出端，両第六输入端分别电性耦接至第五输出端及控制端，第六输出端输出此外部控制信号。

本发明又一实施例提出一种液晶显示器，其包括：一第一栅极驱动集成电路以及一级联耦接至第一栅极驱动集成电路的第二栅极驱动集成电路；第一栅极驱动集成电路适于接收一个外部的栅极控制信号，其包括：一上述的内部控制信号产生电路，依据此外部的栅极控制信号产生多个内部控制信号以控制第一栅极驱动集成电路的内部操作；一上述的栅极脉冲信号产生电路，接受多个内部控制信号的至少部分的控制以循序产生n(n>1)个栅极脉冲信号；以及一上述的外部控制信号产生电路，依据多个内部控制信号之中的一特定内部控制信号与一第n个栅极脉冲信号产生一个外部控制信号；此外部控制信号适于输入至第二栅极驱动集成电路以作为第二栅极驱动集成电路的一个外部输入的栅极控制信号。

在本发明的一实施例中，上述的液晶显示器更包括多个源极驱动集成电路，这些源极驱动集成电路中的一选定源极驱动集成电路适于输出此栅极控制信号至第一栅极驱动集成电路。

在本发明的另一实施例中，上述的液晶显示器更包括一时序控制器，适于输出此栅极控制信号至第一栅极驱动集成电路。

本发明实施例仅需要传送一个控制信号至栅极驱动集成电路，再通过栅极驱动集成电路的内部的电路操作来产生多个内部控制信号，以实现控制栅极驱动集成电路的内部操作；因此可以减少栅极驱动集成电路所需的输入引线数，节省下来的输入引线可另做其他用途，如此便可节省因额外功能需求所需要改版的成本。

附图说明

图1为本发明实施例提出的一种液晶显示器的结构框图。

图2为本发明实施例提出的一种栅极驱动集成电路的电路框图。

图3为图2所示栅极驱动集成电路中各电路产生的各个信号的时序图。

图4为本发明另一实施例提出的一种液晶显示器的结构框图。

附图标号：

10：液晶显示器

11：基板

13：源极驱动集成电路

14、15：栅极驱动集成电路

141：内部控制信号产生电路

1410：延迟电路

1412：反相电路

1414：低通滤波电路

1416：异或闸

143：栅极脉冲信号产生电路

145：外部控制信号产生电路

1450：数据锁存器

1452：或闸

17：时序控制器

Internal CPV：内部的时钟信号

Internal OE：内部的遮蔽信号

SF_CLK：内部的位移时钟信号

Internal DIO_in：内部的启始信号

DIO_out：启始信号

G1、G2、G3、Gn-1、Gn：栅极脉冲信号

具体实施方式

为让本发明的上述和其他目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附图式，作详细说明如下。

参见图1，本发明实施例提出的一种液晶显示器10，其包括基板11、多个源极驱动集成电路13、栅极驱动集成电路14及15、以及一个时序控制器17。其中，基板11可为玻璃基板，多个源极驱动集成电路13与栅极驱动集成电路14、15设置在基板11上。每一源极驱动集成电路13用以向形成在基板11上且与其电性耦接的多条数据线(图中未显示)提供影像数据；栅极驱动积体14及15以串联方式电性耦接，且分别用以向形成在基板11上并与其电性耦接的多条栅极线(图中未显示)循序提供栅极脉冲信号，以使电性耦接至各栅极线的薄膜晶体管(图中未显示)电性导通。

时序控制器17向栅极驱动集成电路14提供一个栅极控制信号，此栅极控制信号将透过栅极驱动集成电路14的内部的电路操作产生：多个内部控制信号以控制栅极驱动集成电路14的内部操作以及一个外部控制信号输出至栅极驱动集成电路15以作为栅极驱动集成电路15的一个外部输入的栅极控制信号。

参见图2，其为栅极驱动集成电路14的电路框图。栅极驱动集成电路14包括一个内部控制信号产生电路141、一个栅极脉冲信号产生电路143以及一个外部控制信号产生电路145。

其中，内部控制信号产生电路141包括一个延迟电路1410、一个反相电路1412、一个低通滤波电路1414及一个异或闸1416。延迟电路1410的一个输入端接收由时序控制器17提供的栅极控制信号，一个输出端输出一个内部的时钟信号Internal CPV，亦即延迟后的栅极控制信号。反相电路1412的一个输入端电性耦接至延迟电路1410的输出端，其中一个输出端输出一个内部的遮蔽信号Internal OE。低通滤波电路1414的一个输入端电性耦接至延迟电路1410的输出端，其中一个输出端输出一个内部的启始信号Internal DIO_in。异或闸1416的两个输入端分别电性耦接至延迟电路1410的输出端和低通滤波电路1414的输出端，其中一个输出端输出一个内部的位移时钟信号SF_CLK。其中，内部的启始信号Internal DIO_in、内部的位移时钟信号SF_CLK及内部的遮蔽信号Internal OE用以控制栅极驱动集成电路14的内部操作；具体的，内部的启始信号Internal DIO_in用以表示一个画面的开始，内部的位移时钟信号SF_CLK用以使能栅极线，内部的遮蔽信号Internal OE用以延迟或提早开启栅极线。

栅极脉冲信号产生电路143接受内部的启始信号Internal DIO_in、内部的位移时钟信号SF_CLK及内部的遮蔽信号Internal OE的控制以循序产生n(n>1)个栅极脉冲信号，以循序开启与栅极驱动集成电路14电性耦接的n条栅极线。其中，栅极脉冲信号产生电路143通常包括一个位移暂存器(ShiftRegister)及其他相关电路例如电位移转器(Level Shifter)等。

外部控制信号产生电路145包括一个数据锁存器1450及一个或闸1452。其中，数据锁存器1450的一个输入端因其耦接关系而接收栅极脉冲信号产生电路143产生的第n个栅极脉冲信号，其中一个控制端因其耦接关系而接收内部控制信号产生电路141产生的内部的位移时钟信号SF_CLK且以内部的位移时钟信号SF_CLK的负缘作为触发，输出端输出一个启始信号DIO_out。或闸1452的两个输入端分别电性耦接至数据锁存器1450的输出端和异或闸1416的输出端，其输出端的一输出一个外部控制信号至栅极驱动集成电路15以作为栅极驱动集成电路15的一个外部输入的栅极控制信号。

请一并参考图3，其示出栅极驱动集成电路14中各电路产生的各个信号的时序图。下面将结合图3具体描述本发明实施例提出的栅极驱动集成电路14的一种控制信号产生方法。此控制信号产生方法可包括下列步骤(1)至(3)：

步骤1：提供一个栅极控制信号至栅极驱动集成电路14；此栅极控制信号可由时序控制器17提供。

步骤2：栅极驱动集成电路14依据栅极控制信号产生多个内部控制信号以控制栅极驱动集成电路14的内部操作。具体可包括步骤：利用栅极驱动集成电路14中的内部控制信号产生电路141的延迟电路1410对输入至栅极驱动集成电路14的栅极控制信号执行一内部延迟操作，以产生一个内部的时钟信号Internal CPV，亦即延迟后的栅极控制信号；利用反相电路1412对内部的时钟信号Internal CPV执行一反相操作，以产生多个内部控制信号中的一个内部的遮蔽信号Internal OE；利用低通滤波电路1414对内部的时钟信号Internal CPV执行一低通滤波操作，将高频的信号当作噪声滤掉，留下一低频的信号，以产生多个内部控制信号中的一个内部的启始信号Internal DIO_in；以及利用异或闸1416对内部的时钟信号Internal CPV与内部的启始信号Internal DIO_in执行一逻辑异或(XOR)操作，以产生多个内部控制信号中的一个内部的位移时钟信号SF_CLK。

内部控制信号产生电路141产生的内部的遮蔽信号Internal OE、内部的启始信号Internal DIO_in及内部的位移时钟信号SF_CLK输入至栅极脉冲信号产生电路143后，当内部的启始信号Internal DIO_in为高准位且内部的位移时钟信号SF_CLK的正缘到来，栅极脉冲信号产生电路143开始循序产生n个栅极脉冲信号G1，G2，G3，...Gn-1，Gn以循序开启n条栅极线。其中，n个栅极脉冲信号G1，G2，G3，...Gn-1，Gn的产生是以内部的位移时钟信号SF_CLK的正缘作为触发，内部的遮蔽信号Internal OE延迟各个栅极脉冲信号G1，G2，G3，...Gn-1，Gn的产生。

步骤3：栅极驱动集成电路14依据多个内部控制信号中的内部的位移时钟信号SF_CLK与第n个栅极脉冲信号Gn以产生一个外部控制信号(亦即图3所示的输出的栅极控制信号)；此外部控制信号适于作为与栅极驱动集成电路14级联耦接的栅极驱动集成电路15的栅极控制信号。具体的，步骤3可包括以下分步骤：以内部的位移时钟信号SF_CLK的负缘作为触发，对第n个栅极脉冲信号Gn执行数据锁存操作，以产生启始信号DIO_out；以及对内部的位移时钟信号SF_CLK与启始信号DIO_out执行逻辑或(OR)操作，以产生一个外部控制信号。

需要说明的是，上述实施例中的栅极驱动集成电路15可与栅极驱动集成电路14具有相同的电路配置，相应的，其控制信号产生方法也与栅极驱动集成电路14的上述控制信号产生方法相同，在此不再赘述。当然，栅极驱动集成电路15也可与栅极驱动集成电路14具有不同的电路配置，例如，栅极驱动集成电路15内部不设置栅极驱动集成电路14中的外部控制信号产生电路145；相应的，其控制信号产生方法中则无上述的步骤3。进一步的，当本发明实施例的液晶显示器10仅需设置一个栅极驱动集成电路时，该栅极驱动集成电路则无需设置外部控制信号产生电路145。

另外，输入至栅极驱动集成电路14的一个栅极控制信号并不限于由上述实施例中的时序控制器17来提供；参见图4，其也可由多个源极驱动集成电路13中的一个选定的源极驱动集成电路13(例如最接近栅极驱动集成电路14的源极驱动集成电路13)来提供。再由选定的源极驱动集成电路13向栅极驱动集成电路14提供栅极控制信号的情形下，该栅极控制信号可由此选定的源极驱动集成电路产生；也可由时序控制器17产生，再透过此选定的源极驱动集成电路13传送至栅极驱动集成电路14。

此外，本发明实施例中由内部控制信号产生电路141产生的多个内部控制信号并不限于包括前述的内部的遮蔽信号Internal OE、内部的启始信号Internal DIO_in及内部的位移时钟信号SF_CLK，其还可包括其他类似的内部控制信号。

综上所述，本发明实施例仅需要传送一个控制信号至栅极驱动集成电路，再通过栅极驱动集成电路的内部的电路操作来产生多个内部控制信号，以实现控制栅极驱动集成电路的内部操作；因此可以减少栅极驱动集成电路所需的输入引线数，节省下来的输入引线可另做其他用途，如此便可节省因额外功能需求所需要改版的成本。

虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当以权利要求所界定的为准。

Claims (10)

1.一种栅极驱动集成电路的控制信号产生方法，其特征在于，所述的方法包括：

提供一个栅极控制信号至一栅极驱动集成电路，依据所述栅极控制信号产生多个内部控制信号以控制所述栅极驱动集成电路的内部操作，包括下列步骤：所述栅极驱动集成电路对所述栅极控制信号执行一内部延迟操作，以产生一延迟后的栅极控制信号；对所述延迟后的栅极控制信号执行一反相操作，以产生所述这些内部控制信号中的一第一内部控制信号；对所述延迟后的栅极控制信号执行一低通滤波操作，以产生所述这些内部控制信号中的一第二内部控制信号；对所述延迟后的栅极控制信号与所述第二内部控制信号执行一逻辑异或操作，以产生所述这些内部控制信号中的一第三内部控制信号；所述的第一内部控制信号、第二内部控制信号以及第三内部控制信号用于控制所述栅极驱动集成电路的内部操作。

2.如权利要求1所述的控制信号产生方法，其特征在于，所述第一、第二及第三内部控制信号分别为一内部的遮蔽信号、一内部的启始信号及一内部的位移时钟信号。

3.如权利要求1所述的控制信号产生方法，其特征在于，所述栅极驱动集成电路用以循序开启n条栅极线，n＞1，且更包括步骤：

以所述这些内部控制信号之中的所述特定内部控制信号的负缘作为触发，对所述第n个栅极脉冲信号执行一数据锁存操作，以产生一启始信号；以及

对所述这些内部控制信号之中的所述特定内部控制信号与所述启始信号执行逻辑或操作，以产生一个外部控制信号；

所述外部控制信号适于作为与所述栅极驱动集成电路级联耦接的另一栅极驱动集成电路的栅极控制信号。

4.一种栅极驱动集成电路，适于接收一个外部的栅极控制信号，其特征在于，所述栅极驱动集成电路包括：

一内部控制信号产生电路，依据所述栅极控制信号产生多个内部控制信号以控制所述栅极驱动集成电路的内部操作；其中，

所述内部控制信号产生电路包括：

一延迟电路，具有一第一输入端及一第一输出端，所述输入端接收所述栅极控制信号；

一反相电路，具有一第二输入端及一第二输出端，所述第二输入端电性耦接至所述第一输出端，所述第二输出端输出所述这些内部控制信号中的一第一内部控制信号；

一低通滤波电路，具有一第三输入端及一第三输出端，所述第三输入端电性耦接至所述第一输出端，所述第三输出端输出所述这些内部控制信号中的一第二内部控制信号；以及

一异或闸，具有两第四输入端及一第四输出端，所述这些第四输入端分别电性耦接至该第一输出端及该第三输出端，该第四输出端输出所述这些内部控制信号中的一第三内部控制信号。

5.如权利要求4所述的栅极驱动集成电路，其特征在于，所述第一、第二及第三内部控制信号分别为一内部的遮蔽信号、一内部的启始信号及一内部的位移时钟信号。

6.如权利要求4所述的栅极驱动集成电路，其特征在于，所述栅极驱动集成电路更包括：

一栅极脉冲信号产生电路，接受所述这些内部控制信号的至少部分的控制以循序产生n个栅极脉冲信号，n＞1；以及

一外部控制信号产生电路，依据所述这些内部控制信号之中的一特定内部控制信号与一第n个栅极脉冲信号而产生一个外部控制信号；

一数据锁存器，具有一第五输入端、一控制端及一第五输出端，所述输入端因其耦接关系而接收所述第N个栅极脉冲信号，所述控制端因其耦接关系而接收所述这些内部控制信号之中的所述特定内部控制信号；以及

一或闸，具有两第六输入端及一第六输出端，所述这些第六输入端分别电性耦接至所述第五输出端及所述控制端，所述第六输出端输出所述外部控制信号；

所述外部控制信号适于作为与所述栅极驱动集成电路级联耦接的另一栅极驱动集成电路的栅极控制信号。

7.一种液晶显示器，其特征在于，所述的液晶显示器包括：

一第一栅极驱动集成电路，适于接收一个外部的栅极控制信号，所述第一栅极驱动集成电路包括：

一内部控制信号产生电路，依据所述栅极控制信号产生多个内部控制信号以控制所述栅极驱动集成电路的内部操作；

一栅极脉冲信号产生电路，接受所述这些内部控制信号的至少部分者的控制以循序产生n个栅极脉冲信号，n＞1；以及

一外部控制信号产生电路，依据所述这些内部控制信号之中的一特定内部控制信号与一第n个栅极脉冲信号产生一个外部控制信号；以及

一第二栅极驱动集成电路，级联耦接至所述第一栅极驱动集成电路，所述外部控制信号适于输入至所述第二栅极驱动集成电路以作为所述第二栅极驱动集成电路的栅极控制信号；

其中，所述内部控制信号产生电路包括：

一延迟电路，具有一第一输入端及一第一输出端，所述输入端接收所述栅极控制信号；

一反相电路，具有一第二输入端及一第二输出端，所述第二输入端电性耦接至所述第一输出端，所述第二输出端输出所述这些内部控制信号中的一第一内部控制信号；

一低通滤波电路，具有一第三输入端及一第三输出端，所述第三输入端电性耦接至所述第一输出端，所述第三输出端输出所述这些内部控制信号中的一第二内部控制信号；以及

一异或闸，具有两第四输入端及一第四输出端，所述这些第四输入端分别电性耦接至所述第一输出端及所述第三输出端，所述第四输出端输出所述这些内部控制信号中的一第三内部控制信号；

所述外部控制信号产生电路包括：

一数据锁存器，具有一第五输入端、一控制端及一第五输出端，所述输入端因其耦接关系而接收所述第N个栅极脉冲信号，所述控制端因其耦接关系而接收所述这些内部控制信号之中的所述特定内部控制信号；以及

一或闸，具有两第六输入端及一第六输出端，所述这些第六输入端分别电性耦接至所述第五输出端及所述控制端，所述第六输出端输出所述外部控制信号。

8.如权利要求7所述的液晶显示器，其特征在于，所述的液晶显示器更包括多个源极驱动集成电路，所述这些源极驱动集成电路中的一选定源极驱动集成电路适于输出所述栅极控制信号至所述第一栅极驱动集成电路。

9.如权利要求7所述的液晶显示器，其特征在于，所述的液晶显示器更包括一时序控制器，所述时序控制器适于输出所述栅极控制信号至所述第一栅极驱动集成电路。

10.如权利要求7所述的液晶显示器，其特征在于，所述第一、第二及第三内部控制信号分别为一内部的遮蔽信号、一内部的启始信号及一内部的位移时钟信号。

Images