CN101326501B - 电桥、处理器单元、信息处理装置以及存取控制方法 - Google Patents

电桥、处理器单元、信息处理装置以及存取控制方法 Download PDF

Info

Publication number
CN101326501B
CN101326501B CN2007800006330A CN200780000633A CN101326501B CN 101326501 B CN101326501 B CN 101326501B CN 2007800006330 A CN2007800006330 A CN 2007800006330A CN 200780000633 A CN200780000633 A CN 200780000633A CN 101326501 B CN101326501 B CN 101326501B
Authority
CN
China
Prior art keywords
access
identifying information
address
processor unit
peripheral equipment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2007800006330A
Other languages
English (en)
Other versions
CN101326501A (zh
Inventor
斋藤英幸
山崎刚
高桥佑治
三林秀树
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Interactive Entertainment Inc
Sony Corp
Original Assignee
Sony Corp
Sony Computer Entertainment Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp, Sony Computer Entertainment Inc filed Critical Sony Corp
Publication of CN101326501A publication Critical patent/CN101326501A/zh
Application granted granted Critical
Publication of CN101326501B publication Critical patent/CN101326501B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G06F12/1458—Protection against unauthorised use of memory or access to memory by checking the subject access rights
    • G06F12/1466—Key-lock mechanism
    • G06F12/1475—Key-lock mechanism in a virtual system, e.g. with translation means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G06F12/1081—Address translation for peripheral access to main memory, e.g. direct memory access [DMA]

Abstract

提供一种存取技术，在从周边设备对处理器的存储器进行存取中，可以追求高效率并实现安全性。地址变换单元(14)包括地址变换表，该地址变换表用于将有效地址变换为物理地址。地址变换表在处理器单元(10)的存储器中将分配给各个周边设备(30)的区域的有效地址、和被提供了对该有效地址的存取许可的存取源识别信息相关联地存储。在从周边设备(30)被存取时，地址变换单元(14)以存取请求分组中所包含的、可唯一地识别该周边设备(30)的设备识别信息，和地址变换表中的、与由该地址请求分组所指定的有效地址对应的存取源识别信息一致作为条件，决定对于该有效地址的存取许可。

Description

电桥、处理器单元、信息处理装置以及存取控制方法
技术领域
本发明涉及从连接到处理器单元的周边设备向处理器单元的存取技术。
背景技术
个人计算机或服务器中，例如通过PCI(Peripheral ComponentInterconnect)总线而被连接各种周边设备，从而构成信息处理系统。
在从周边设备向处理器的存储器进行存取时，为了减轻处理器的负担，考虑使用DMA(直接存储器存取)结构。这样，例如在处理器的存储器区域中，预先分配各个周边设备所使用的区域，周边设备可以直接存取分配给自己的区域。
发明内容
但是，为了实现来自周边设备的直接存取，将处理器的DMAC(直接存储器存取控制器)对用户软件开放的话，有可能造成分配给周边设备的区域被恶意的某一用户软件存取。
本发明是鉴于上述情况而完成的，其目的在于提供一种技术，在从周边设备到处理器的存储器的存取中，可以追求高效率地实现安全性。
本发明的一个方式是电桥。该电桥(bridge)是将处理器单元的输入输出总线和周边设备的输入输出总线进行中继的电桥，包括上游端口、识别信息变换单元以及下游端口。
上游端口从周边设备接受存取请求分组，所述存取请求分组是可指定在该处理器单元的存储器中对该周边设备所分配的区域的有效地址的存取请求分组，具有可唯一地识别该周边设备的设备识别信息。
识别信息变换单元，从所述存取请求分组中所包含的所述设备识别信息中，获得用于与存取源识别信息进行核对的核对信息，获得包括了该核对信息和由所述存取请求分组所指定的有效地址的存取指令，所述存取源识别信息规定用于在所述处理器单元中识别存取源，所述存取源在所述处理器单元的存储器中已被授予了对各个所述周边设备所分别分配的区域的有效地址的许可存取。下游端口，向所述处理器单元转送所述存取指令，所述处理器单元在参照表而将有效地址变换为物理地址时，以所述存取指令中所包含的核对信息，和所述地址变换表中的、与该存取指令中所包含的有效地址对应的存取源识别信息一致作为条件，决定对于所述有效地址的许可存取，所述表是用于将有效地址变换为物理地址的地址变换表，且相关联地存储了在所述处理器单元的存储器中分别分配给各个所述周边设备的区域的有效地址和对应于该有效地址的存取源识别信息。
此外，也可以是，处理器单元的存储器被分为多个段，该多个段被进一步分别分为多页，地址变换表将段号和页号的组合与存取源识别信息相关联地存储，识别信息变换单元将设备识别信息的一部分与存取源识别信息相关联，同时将其他部分与段号和页号相关联，获得存取指令。
本发明的其他方式是处理器单元。该处理器单元通过将周边设备的输入输出总线中继到处理器单元的输入输出总线的电桥，与周边设备连接。
该处理器单元具有存储器和地址变换单元。
地址变换单元，具有用于将有效地址变换为物理地址的地址变换表，所述表相关联地存储了在所述存储器中分别分配给各个所述周边设备的区域的有效地址和存取源识别信息，所述存取源识别信息规定用于在所述处理器单元中识别已被授予了对于该有效地址的许可存取的存取源。地址变换单元通过电桥，以设备识别信息和与所述地址变换表中的、所述存取指令中所包含的有效地址对应的存取源识别信息一致作为条件，决定对于所述有效地址的存取许可，所述设备识别信息是将从所述周边设备发出的存取请求分组进行变换所获得的存取指令中包含的设备识别信息，可唯一地识别该周边设备。
另外，以上的结构要素的任意的组合，将本发明的表现方式在方法、装置、系统、计算机程序、存储了计算机程序的存储介质等之间相互置换所得到的表现方式也作为本发明的方式而有效。
发明效果
本发明在从连接到处理器单元的周边设备到处理器单元的存储器的存取中，可以追求高效率并实现安全性。
附图说明
图1是表示用于本发明的概要说明的信息处理系统的图。
图2是表示存取请求分组的例子(之1)的图。
图3是表示用于将有效地址变换为物理地址的地址变换表的例子(之1)的图。
图4是表示用于将有效地址变换为物理地址的地址变换表的例子(之2)的图。
图5是表示存取请求分组的例子(之2)的图。
图6是表示将图5所示的存取请求分组变换所获得的存取指令的图。
图7是表示本发明的实施方式的信息处理系统的结构的图。
图8是表示图7所示的信息处理系统中的电桥的结构例子的图。
图9是表示可适用本发明的技术思想的分散应用系统的例子的图。
标号说明
10处理器单元、14地址变换单元、16地址变换表、18地址变换表、20电桥、30周边设备、32存取请求分组、34存取请求分组、100PCI设备、110电桥、112第1输入输出单元、114电桥控制器、118第2输入输出单元、120多核控制器、130SPE、132核心、134本地存储器、136MFC、138DMAC、140PPE、142核心、144高速缓冲存储器、145高速缓冲存储器、146MFC、148DMAC、150环形总线、160IOIF、164IO控制器、170存储器控制器、180主存储器、200节点
具体实施方式
在说明本发明的实施方式的细节之前，首先说明本发明者所提案的技术的概要。
考虑图1所示的信息处理系统。该信息处理系统具有处理器单元10和多个周边设备30，在这里作为例子具有两个周边设备30，处理器单元10和周边设备30通过电桥20而连接。处理器单元10可以是具有单一的处理器的单处理器系统，也可以是包括多个处理器的多处理器系统。另外，处理器单元10包括未图示的存储器，在多处理器系统的情况下，该存储器是可以从各个处理器存取的共享存储器。此外，处理器单元10具有地址变换单元14，对于其细节在后叙述。
周边设备30在对处理器单元10的存储器进行存取时，发出存取请求分组。该存取请求分组是可指定周边设备30的存取目的地的存储器区域的有效地址的分组，包括周边设备30的设备识别信息。图2表示存取请求分组的例子。
这里，有效地址是表示有效地址空间内的规定的位置的地址。而且，有效地址空间是指，使从处理器单元10具有的存储器中部分分出的存储器空间的一部分之间集合、进行结合所得的空间。通过使有效地址空间的内部结构最佳，在处理器单元10中动作的应用程序能够以最高性能(performance)动作。
图2所示的例子的存取请求分组32包括设备识别信息和有效地址。设备识别信息是，在图1所示的信息处理系统中可唯一地识别周边设备30的信息，例如可以是周边设备所连接的总线的号等可确定周边设备的物理位置的信息，或表示周边设备的种类等的信息。此外，为了实现信息处理系统的功能扩展或性能强化，从而要求将图形处理器或高速的存储器设备作为周边设备而连接，并且能够连接更多的周边设备，在这样的背景下，也有在电桥之前多级连接开关，从而构成设备的网络。在这个情况下，设备识别信息还包括开关号码。以下，为了便于说明，将设备识别信息称为请求者ID。
处理器单元10的地址变换单元14通过将存取请求分组32中所包含的有效地址变换为存储器的物理地址，从而可以进行由发出了存取请求分组的周边设备30对存储器的存取。这里，说明地址变换单元14。
地址变换单元14使用图3所示的地址变换表16进行地址的变换。
在处理器单元10的存储器中，预先分配各个周边设备30所使用的区域，地址变换表16将存取源识别信息(以下，称为IOID)和有效地址以及物理地址相关联地存储，所述存取源识别信息在处理器单元10中识别对于该各个区域已许可存取的存取源，所述有效地址表示与上述区域对应的有效地址空间中的区域(以下，称为有效区域)，所述物理地址表示在物理地址空间中的所述区域(以下，称为物理区域)。另外，一个IOID对应于一个以上的有效地址。
在将存取请求分组32中所包含的有效地址变换为物理地址时，地址变换单元14首先使用存取请求分组32中所包含的请求者ID和地址变换表16中的IOID进行核对。具体地说，核对地址变换表16中的、与存取请求分组32中所包含的有效地址对应的IOID是否与请求者ID一致。核对的结果，如果一致，则许可存取，并将该有效地址变换为对应的物理地址，另一方面，如果不一致，则将错误返回，拒绝存取。
由此，实现从周边设备30到处理器单元10的存储器中分配给该周边设备30的区域的直接存取。与此同时，周边设备无法存取对自己分配的区域以外的区域，所以即使对用户软件开放在处理器单元10中未图示的DMAC，也能够防止恶意的某一设备或用户软件存取对周边设备30所分配的存储器区域，所以是安全的。
另一方面，在很多情况下，处理器单元的输入输出总线和周边设备的输入输出总线的标准不同。因此，使用将周边设备的输入输出总线中继到处理器单元的输入输出总线的电桥。在这种情况下，因标准的制约而通常请求者ID的位数和IOID的位数不同，在IOID的位数少于请求者ID的位数时产生问题。
因此，代替直接将请求者ID与IOID进行核对，如果通过电桥，将请求者ID与IOID进行核对，以使请求者ID的位数与IOID的位数一致，则即使在这样的情况下，也可以实现利用IOID的存储器的保护。
对此，本发明者提出以下技术。这里，也利用图1所示的信息处理系统进行说明。
在这个情况下，处理器单元10的地址变换单元14使用图4所示的地址变换表18。如图所示，IOID与段号和页号的组合相对应地存储。
处理器单元10的存储器被分为多个段，各个段被进一步分为多页。段号和页号的组合表示有效区域。
地址变换表18对段中所包含的每一页映射物理地址，同时表示是否许可基于IOID的存取。
图5表示在这种情况下，从周边设备30发出的存取请求分组的例子。该例子的存取请求分组34包括请求者ID和存取目的地的存储器区域中的偏移。
电桥20将存取请求分组34变换为包括IOID和有效地址的存取指令。具体地说，将存取请求分组34中所包含的请求者ID的一部分例如低位的、相当于IOID的位数的位与IOID相关联，同时将其他部分例如高位的位与段号和页号相关联。
图6表示通过电桥20所获得的存取指令。存取指令包括：段号、页号、IOID以及偏移。
处理器单元10的地址变换单元14在将来自电桥20的存取指令中所包含的有效地址(这里是，段号、页号、偏移的组合)变换为物理地址时，首先将存取指令中所包含的IOID与地址变换表18中的IOID进行核对。具体地说，核对在地址变换表18中的、与存取指令中所包含的段号和页号的组合对应的IOID与存取指令中所包含的IOID是否一致。核对的结构，如果一致，则许可存取，并将存取指令中所包含的有效地址变换为对应的物理地址，另一方面，如果不一致，则将错误返回，拒绝存取。
这样，即使在周边设备的请求者ID的位数多于处理器单元10的地址变换单元14所使用的IOID的位数的情况下，也可以实现利用IOID的存储器的保护。
以下，对于本发明的实施方式，将以上的概要具体化地说明系统。
图7是表示本发明的实施方式的信息处理系统的结构。该信息处理系统具有连接多个周边设备例如PCI设备100、多核处理器120、主存储器180、PCI设备100和多核处理器120的电桥110。多核处理器120和主存储器180构成一个处理器单元。
作为PCI设备100的连接接口，使用PCI总线。这里，PCI总线可以是PCI、PCIX、PCI Express(注册商标)的任一种规格。
多核处理器120形成为单片，包括：主处理单元PPE(Power ProcessingElement)140；多个(在图示的例子中是8个)副处理单元SPE(SynergisticProcessing Element)130；IO接口(以下，称为IOIF)160；以及存储器控制器170，它们通过环形总线(ring bus)150而连接。
主存储器180是多核处理器120的各处理单元的共享存储器，并与存储器控制器170连接。另外，主存储器180被分为多个段，各段进一步被分为多页。
存储器控制器170作为PPE140以及各SPE130对主存储器180进行存取的媒介。另外，在图7所示的例子中，主存储器180设置在多核处理器120的外部，但也可以设置在多核处理器120的内部。
IOIF60通过未图示的IOIF总线与电桥110连接，可以与电桥110协同动作，从PCI设备100对主存储器180进行存取。IOIF 160包括IO控制器164。
SPE130包括核心132、本地存储器134以及存储流控制器(以下，称为MFC)136，MFC136包括DMAC(直接存储器存取控制器)138。另外，本地存储器134最好不是以往的硬盘高速缓冲存储器，它不具有用于实现硬盘高速缓冲存储器功能的、设置在芯片内部或芯片外部的硬盘高速缓冲电路、高速缓冲寄存器以及高速缓冲存储器控制器等。
PPE140包括核心142、L1高速缓冲存储器144、L2高速缓冲存储器145以及MFC146，MFC146包括DMAC148。
通常，多核处理器120的操作系统(以下，也称为OS)在PPE140中进行动作，并基于OS的基本处理，决定在各个SPE130中进行动作的程序。此外，在SPE130中动作的程序可以是成为OS的一部分功能的程序(例如设备驱动或系统程序的一部分等)。另外，PPE140和SPE130的命令集(set)结构具有不同的命令集。
在图7所示的信息处理系统的初始化时，多核处理器120的设备驱动器进行设备的搜索，从而取得各个PCI设备100的请求者ID。在这个例子中，根据PCI标准，请求者ID的位数决定为16位。因此，多核处理器120的OS取得各PCI设备100可利用的段和各PCI设备100的IOID。这里，根据多核处理器120的规格，IOID的位数例如是11位，OS取得请求者ID的低位的11位作为IOID。
接着，OS根据对于PCI设备100的存储器分配请求，对于段生成页条目(entry)。这里，可选择页的大小。通过这种分配，生成图4所示的地址变换表18。OS将该地址变换表18存储在主存储器180中，由此，可以从PCI设备100对主存储器180进行存取。
PCI设备100在对主存储器180进行存取时，发出存取请求分组。这里，作为该存取请求分组，使用图5所示的存取请求分组34。
图8表示电桥110的结构。电桥110包括第1输入输出单元112、电桥控制器114以及第2输入输出单元118。
第1输入输出单元112接受由PCI设备100所发出的存取请求分组，电桥控制器114将该存取请求分组变换为存取指令。接着，第2输入输出单元118将该存取指令转送到多核处理器120的IOIF160。
电桥控制器114取得存取请求分组中所包含的PCI设备100的请求者ID的低位的11位作为IOID，将请求者ID的高位的5位与段号和页号相关联。通过这个变换，获得图6所示的存取指令。
IOIF160的IO控制器164参照图4所示的地址变换表18，将从电桥110转送的存取指令中所包含的有效地址(段号、页号、偏移的组合)变换为主存储器180中的物理地址。在页的大小为4KB时，36位的存取指令的各个位被如下规定：[34:28]＝段、[27:12]＝页、Address[11:0]＝偏移。
在变换时，IO控制器164首先参照变换表，对存取指令中所包含的段号、页号观察是否被许可存取。例如在与表示“段＝1、页＝2、偏移＝0”的存取指令一起接收的IOID为C的情况下，因地址变换表18将C作为对段＝1、页＝2许可存取的IOID来相关联，所以IO控制器164许可对与“段＝1、页＝2”对应的物理地址d的存取。另一方面，在与表示“段＝127、页＝1、偏移＝0”的存取指令一起接收的IOID为C的情况下，因变换表将D作为对段＝127、页＝1许可存取的IOID来相关联，所以IO控制器164将错误返回，从而拒绝存取。
以上，基于实施方式说明了本发明。但本领域的技术人员应该了解实施方式只是例示，这些各结构要素或各个处理步骤的组合可以有各种变形例，而且这样的变形例也属于本发明的范围。
例如，在图7所示的信息处理系统中，周边设备是PCI设备100，但也可以使用PCI标准以外的周边设备。
此外，可以将本发明的技术思想应用于，网络上的多个节点可并行地处理相同的应用的分散应用系统中，通过将设备识别信息替换为应用识别信息，从而可以进行在不同的节点上动作的相同的应用之间的存取，同时可以实现在各个节点上对于该应用所分配的存储器空间的保护。具体地说，例如在图9所示的分散处理应用系统中，各节点200包括处理器单元和存储器。对动作中的每个应用，赋予可唯一地识别该应用的应用识别信息，同时在各节点200的存储器中，对动作中的每个应用，分配该应用可使用的区域。在从存取源的节点200到存取目的地的节点200进行存取时，在存取请求分组中附加应用识别信息。在存取目的地的节点200中，将存取请求分组中所包含的有效地址变换为物理地址时，根据应用识别信息，决定是否许可对于该有效地址的存取。这样，在网络上的不同的节点中动作的相同的应用，在相互的节点中，可以存取对于该应用所分配的区域，同时可以防止被其他的应用存取自己的区域。
工业上的可利用性
本发明可适用于从周边设备到处理器的存储器的存取技术。

Claims (4)

1.一种信息处理装置，其处理器单元和周边设备相互连接，其特征在于，
所述处理器单元和周边设备通过将各个所述周边设备的输入输出总线中继到所述处理器单元的输入输出总线的电桥而连接，
所述处理器单元包括地址变换单元，所述地址变换单元具有用于将有效地址变换为物理地址的地址变换表，该表相关联地存储了在该处理器单元的存储器中分别分配给各个所述周边设备的区域的有效地址和存取源识别信息，所述存取源识别信息规定用于在该处理器单元中识别已被授予了对于该有效地址的存取许可的存取源，
所述处理器单元的存储器被分为多个段，该多个段被进一步分别分为多页，
所述地址变换表是将段号和页号的组合与所述存取源识别信息相关联地存储的表，
所述周边设备发出存取请求分组，所述存取请求分组是在对所述存储器进行存取时，可指定对应于该周边设备的所述有效地址的存取请求分组，并且具有可唯一地识别该周边设备的设备识别信息，
所述电桥在从所述存取请求分组得到存取指令时，将所述设备识别信息的一部分作为核对信息而包含在所述存取指令中，并将所述设备识别信息的其它部分与段号和页号相关联地包含在所述存取指令中，
所述地址变换单元以所述存取指令中所包含的核对信息，和所述地址变换表中的、与由包含在所述存取指令中的段号和页号的组合所指定的有效地址对应的存取源识别信息一致作为条件，决定对于该有效地址的存取许可。
2.一种电桥，将周边设备的输入输出总线中继到处理器单元的输入输出总线，其特征在于，包括：
上游端口，从所述周边设备接受存取请求分组，所述存取请求分组是可指定在该处理器单元的存储器中对该周边设备所分配的区域的有效地址的存取请求分组，具有可唯一地识别该周边设备的设备识别信息；
识别信息变换单元，从所述存取请求分组中所包含的所述设备识别信息中，获得用于与存取源识别信息进行核对的核对信息，获得包括了该核对信息和由所述存取请求分组所指定的有效地址的存取指令，所述存取源识别信息规定用于在所述处理器单元中识别存取源，所述存取源在所述处理器单元的存储器中已被授予了对各个所述周边设备所分别分配的区域的有效地址的许可存取；以及
下游端口，向所述处理器单元转送所述存取指令，所述处理器单元在参照地址变换表而将有效地址变换为物理地址时，以所述存取指令中所包含的核对信息，和所述地址变换表中的、与该存取指令中所包含的有效地址对应的存取源识别信息一致作为条件，决定对于所述有效地址的许可存取，所述地址变换表是用于将有效地址变换为物理地址的地址变换表，且相关联地存储了在所述处理器单元的存储器中分别分配给各个所述周边设备的区域的有效地址和对应于该有效地址的存取源识别信息；
所述处理器单元的存储器被分为多个段，该多个段被进一步分别分为多页，
所述地址变换表是将段号和页号的组合与所述存取源识别信息相关联地存储的表，
所述识别信息变换单元将所述设备识别信息的一部分作为核对信息而包含在所述存取指令中，并将所述设备识别信息的其它部分与段号和页号相关联地包含在所述存取指令中，
所述处理器单元以所述存取指令中所包含的核对信息，和所述地址变换表中的、与由包含在所述存取指令中的段号和页号的组合所指定的有效地址对应的存取源识别信息一致作为条件，决定对于该有效地址的存取许可。
3.一种处理器单元，通过将周边设备的输入输出总线中继到处理器单元的输入输出总线的电桥而与所述周边设备连接，其特征在于，包括：
存储器；以及
地址变换单元，具有用于将有效地址变换为物理地址的地址变换表，所述地址变换表相关联地存储了在所述存储器中分别分配给各个所述周边设备的区域的有效地址和存取源识别信息，所述存取源识别信息规定用于在所述处理器单元中识别已被授予了对于该有效地址的许可存取的存取源，
所述地址变换单元以与可唯一识别周边设备的设备识别信息相关联的核对信息，和与所述地址变换表中的、存取指令中所包含的有效地址对应的存取源识别信息一致作为条件，决定对于所述有效地址的存取许可，其中，所述核对信息是被包含在由所述电桥对从所述周边设备发出的包含设备识别信息的存取请求分组进行变换而得到的存取指令中的核对信息；
所述存储器被分为多个段，该多个段被进一步分别分为多页，
所述地址变换表是将段号和页号的组合与所述存取源识别信息相关联地存储的表，
所述存取指令是通过所述电桥从所述设备识别信息的一部分获得用于与存取源识别信息进行核对的核对信息，并将所述设备识别信息的其它部分与段号和页号相关联而获得的，
所述地址变换单元以所述存取指令中所包含的核对信息，和所述地址变换表中的、与由包含在所述存取指令中的段号和页号的组合所指定的有效地址对应的存取源识别信息一致作为条件，决定对于该有效地址的存取许可。
4.一种信息处理装置中的存取控制方法，该信息处理装置的处理器单元和周边设备通过将所述周边设备的输入输出总线中继到所述处理器单元的输入输出总线的电桥而连接，其特征在于，该方法包括：
所述电桥从所述周边设备接受存取请求分组的步骤，所述存取请求分组可指定在该处理器单元的存储器中对该周边设备所分配的区域的有效地址，具有可唯一地识别该周边设备的设备识别信息；
所述电桥在从所述存取请求分组得到存取指令时，从所述设备识别信息取得核对信息，并使所述存取指令中包含核对信息的步骤；以及
参照用于将有效地址变换为物理地址的地址变换表，以所述存取指令中所包含的核对信息，和所述地址变换表中的、与由该存取指令所指定的有效地址相对应的存取源识别信息一致作为条件，决定对于该有效地址的存取的许可的步骤，其中所述地址变换表相关联地存储了在所述处理器单元的存储器中分别分配给各个所述周边设备的区域的有效地址和为在该处理器单元中识别得到了对该有效地址的存取许可的存取源而规定的存取源识别信息；
所述处理器单元的存储器被分为多个段，该多个段被进一步分别分为多页，
所述地址变换表是将段号和页号的组合与所述存取源识别信息相关联地存储的表，
在所述使核对信息包含在所述存取指令中的步骤中，将所述设备识别信息的一部分作为核对信息而包含在所述存取指令中，并将所述设备识别信息的其它部分与段号和页号相关联地包含在所述存取指令中，
在所述决定存取的许可的步骤中，是以所述存取指令中所包含的核对信息，和所述地址变换表中的、与由包含在所述存取指令中的段号和页号的组合所指定的有效地址对应的存取源识别信息一致作为条件，决定对于该有效地址的存取许可的。
CN2007800006330A 2006-04-06 2007-01-11 电桥、处理器单元、信息处理装置以及存取控制方法 Expired - Fee Related CN101326501B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP105735/2006 2006-04-06
JP2006105735 2006-04-06
JP2006121900 2006-04-26
JP121900/2006 2006-04-26
PCT/JP2007/050265 WO2007129482A1 (ja) 2006-04-06 2007-01-11 ブリッジ、プロセッサユニット、情報処理装置およびアクセス制御方法

Publications (2)

Publication Number Publication Date
CN101326501A CN101326501A (zh) 2008-12-17
CN101326501B true CN101326501B (zh) 2010-12-15

Family

ID=38667594

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007800006330A Expired - Fee Related CN101326501B (zh) 2006-04-06 2007-01-11 电桥、处理器单元、信息处理装置以及存取控制方法

Country Status (6)

Country Link
US (1) US8006000B2 (zh)
EP (1) EP1903443B1 (zh)
JP (1) JP4219964B2 (zh)
CN (1) CN101326501B (zh)
AT (1) ATE516547T1 (zh)
WO (1) WO2007129482A1 (zh)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7702842B2 (en) * 2005-09-29 2010-04-20 Pioneer Corporation Relay device, relay method, and information recording medium
US7660912B2 (en) * 2006-10-18 2010-02-09 International Business Machines Corporation I/O adapter LPAR isolation in a hypertransport environment
JP4766498B2 (ja) * 2008-12-24 2011-09-07 株式会社ソニー・コンピュータエンタテインメント ユーザレベルｄｍａとメモリアクセス管理を提供する方法と装置
JP5228938B2 (ja) * 2009-01-21 2013-07-03 ソニー株式会社 アクセスキー生成装置および情報処理装置
US8239663B2 (en) * 2009-05-30 2012-08-07 Lsi Corporation System and method for maintaining the security of memory contents and computer architecture employing the same
US8682639B2 (en) * 2010-09-21 2014-03-25 Texas Instruments Incorporated Dedicated memory window for emulation address
JP5541275B2 (ja) * 2011-12-28 2014-07-09 富士通株式会社 情報処理装置および不正アクセス防止方法
JP5703505B2 (ja) * 2012-10-15 2015-04-22 国立大学法人名古屋大学 バスパーティション構造を備えるコンピュータ
CN105120083B (zh) * 2012-12-31 2018-09-18 青岛海信移动通信技术股份有限公司 输入设备在输入处理实例中注册的控制方法及装置
US9535857B2 (en) * 2013-06-25 2017-01-03 Airwatch Llc Autonomous device interaction
US8924608B2 (en) 2013-06-25 2014-12-30 Airwatch Llc Peripheral device management
US9501222B2 (en) * 2014-05-09 2016-11-22 Micron Technology, Inc. Protection zones in virtualized physical addresses for reconfigurable memory systems using a memory abstraction
US9720868B2 (en) * 2014-07-07 2017-08-01 Xilinx, Inc. Bridging inter-bus communications
WO2016104641A1 (ja) 2014-12-26 2016-06-30 オリンパス株式会社 内視鏡システム
JP6406027B2 (ja) * 2015-01-20 2018-10-17 富士通株式会社 情報処理システム、情報処理装置、メモリアクセス制御方法
US10025727B2 (en) 2016-02-05 2018-07-17 Honeywell International Inc. Relay mechanism to facilitate processor communication with inaccessible input/output (I/O) device
US10324858B2 (en) * 2017-06-12 2019-06-18 Arm Limited Access control
US11609845B2 (en) * 2019-05-28 2023-03-21 Oracle International Corporation Configurable memory device connected to a microprocessor
US11086806B2 (en) * 2019-06-03 2021-08-10 Smart IOPS, Inc. Memory access system to access abstracted memory
JP7363344B2 (ja) 2019-10-15 2023-10-18 オムロン株式会社 メモリ制御装置、および制御方法
US11782610B2 (en) * 2020-01-30 2023-10-10 Seagate Technology Llc Write and compare only data storage

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6128684A (en) * 1997-06-30 2000-10-03 Nec Corporation Bus bridge
EP1271327A2 (en) * 2001-06-29 2003-01-02 Texas Instruments Incorporated System protection map
CN1496511A (zh) * 2001-03-22 2004-05-12 �ֹ��� 宽带网络计算机体系结构的存储器保护系统和方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57189384A (en) 1981-05-14 1982-11-20 Toshiba Corp Information processor
JPS62115554A (ja) 1985-11-15 1987-05-27 Fujitsu Ltd マルチプロセツサシステムにおける記憶保護方式
JPH04130553A (ja) 1990-09-20 1992-05-01 Matsushita Electric Ind Co Ltd 電子計算機
US5890220A (en) * 1991-02-05 1999-03-30 Hitachi, Ltd. Address conversion apparatus accessible to both I/O devices and processor and having a reduced number of index buffers
JP3124778B2 (ja) 1991-02-05 2001-01-15 株式会社日立製作所 アドレス変換装置
DE4402903A1 (de) 1994-02-02 1995-08-03 Deutsche Telekom Mobil Verfahren zur paketweisen Datenübertragung in einem Mobilfunknetz
US6839777B1 (en) * 2000-09-11 2005-01-04 National Instruments Corporation System and method for transferring data over a communication medium using data transfer links
US6578122B2 (en) * 2001-03-01 2003-06-10 International Business Machines Corporation Using an access key to protect and point to regions in windows for infiniband
JP4130553B2 (ja) 2002-05-20 2008-08-06 日立工機株式会社 汎用充電装置及び汎用充電装置の充電法
JP2005242598A (ja) 2004-02-26 2005-09-08 Sony Corp 情報処理システム及び情報処理方法、並びにコンピュータ・プログラム
US7451249B2 (en) * 2005-03-21 2008-11-11 Hewlett-Packard Development Company, L.P. Method and apparatus for direct input and output in a virtual machine environment containing a guest operating system

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6128684A (en) * 1997-06-30 2000-10-03 Nec Corporation Bus bridge
CN1496511A (zh) * 2001-03-22 2004-05-12 �ֹ��� 宽带网络计算机体系结构的存储器保护系统和方法
EP1271327A2 (en) * 2001-06-29 2003-01-02 Texas Instruments Incorporated System protection map

Also Published As

Publication number Publication date
EP1903443B1 (en) 2011-07-13
ATE516547T1 (de) 2011-07-15
JP4219964B2 (ja) 2009-02-04
US20090216921A1 (en) 2009-08-27
CN101326501A (zh) 2008-12-17
EP1903443A4 (en) 2009-03-04
JPWO2007129482A1 (ja) 2009-09-17
EP1903443A1 (en) 2008-03-26
US8006000B2 (en) 2011-08-23
WO2007129482A1 (ja) 2007-11-15

Similar Documents

Publication Publication Date Title
CN101326501B (zh) 电桥、处理器单元、信息处理装置以及存取控制方法
US8185683B2 (en) Bridge, information processing system, and access control method
US6345347B1 (en) Address protection using a hardware-defined application key
KR101403233B1 (ko) 정보 처리 장치 및 부정 액세스 방지 방법
US6910108B2 (en) Hardware support for partitioning a multiprocessor system to allow distinct operating systems
JP6434168B2 (ja) スイッチへのアドレスキャッシュ
KR101179341B1 (ko) 메모리 액세스 데이터 구조에 기초하는 직접 캐시 액세스트랜잭션의 수행
US7251698B2 (en) Address space management in systems having multiple multi-processor clusters
EP0497600B1 (en) Memory access method and apparatus
US20030233388A1 (en) Transaction management in systems having multiple multi-processor clusters
WO2016135875A1 (ja) 情報処理装置
CN103488588A (zh) 一种内存保护方法、系统及网络接口控制器
US8185602B2 (en) Transaction processing using multiple protocol engines in systems having multiple multi-processor clusters
CA1244141A (en) Bus to bus translation
NO174528B (no) Anordning og fremgangsmaate for oversettelse av virtuelle inngangs/utgangskommandoer
US20170075816A1 (en) Storage system
CN109032963B (zh) 访问控制
CN102521054A (zh) 一种sun4v架构下的虚拟机DMA资源分配方法
JP2009110032A (ja) ブリッジ、情報処理装置、情報処理システムおよびグローバルアドレス管理方法
JP2006260488A (ja) パーティション割り振り方法及びコンピュータシステム
CN104714906B (zh) 动态处理器-存储器再向量化架构
GB2493340A (en) Address mapping of boot transactions between dies in a system in package
Tu et al. Seamless fail-over for PCIe switched networks
WO2020219394A1 (en) Domain identifier and device identifier translation by an input-output memory management unit
JP2021022061A (ja) ストレージ装置、メモリアクセス制御システムおよびメモリアクセス制御方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20101215

Termination date: 20220111