JP5703505B2 - バスパーティション構造を備えるコンピュータ - Google Patents
バスパーティション構造を備えるコンピュータ Download PDFInfo
- Publication number
- JP5703505B2 JP5703505B2 JP2012228375A JP2012228375A JP5703505B2 JP 5703505 B2 JP5703505 B2 JP 5703505B2 JP 2012228375 A JP2012228375 A JP 2012228375A JP 2012228375 A JP2012228375 A JP 2012228375A JP 5703505 B2 JP5703505 B2 JP 5703505B2
- Authority
- JP
- Japan
- Prior art keywords
- bus
- access
- code
- master device
- application
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Bus Control (AREA)
Description
また、パーティショニングをサポートしたリアルタイムOS(RTOS)の代表的なものとして、航空機向けのOSであるARINC-653が知られている。
システム上の複数のアプリケーションは、それぞれの時間パーティショニングのため、プロセッサの時間を分割して割り当てられ、パーティショニングをサポートしたRTOSにより切り替えられてプロセッサ上で実行される。例えば、図10は、アプリケーション1及びアプリケーション2が、一定のシステムサイクル(100μs)で実行される場合を表している。1つのシステムサイクルはタイムウィンドウ1及び2(各50μs)に分割され、タイムウィンドウ1においてアプリケーション1が実行され、タイムウィンドウ2においてアプリケーション2が実行される。アプリケーション1の実行とアプリケーション2の実行は、ハードウェアタイマーを用いてRTOSによって切り替えられ、各アプリケーションを構成するタスクが実行される。各アプリケーションがプロセッサ上で演算等の処理をしたり、タイマー等のスレーブデバイスを使用したりする限りは、従来の保護方法で時間パーティショニングが維持される。しかしながら、アプリケーションにマスタデバイスが割り付けられている場合には、マスタデバイスのバス帯域違反が発生する。図10に示す例において、アプリケーション1にはマスタデバイス(DMA1)が割り付けられている。DMA1はプロセッサの代わりにメモリ転送を行うため、DMA1が動作するとプロセッサとの間でバスの競合が発生し、プロセッサの実行性能が悪化する。アプリケーション1の動作中にDMA1をスタートさせ、タイムウィンドウ1内でDMA1の転送処理が終了する場合には、アプリケーション2に対する時間的な影響はない。しかし、図示するように、DMA1を実行させるタイミングが遅く、アプリケーション2に切り替わってもDMA1の転送が終了していないと、アプリケーション2の処理が遅れてしまう。つまり、マスタデバイスの動作が他のアプリケーションに対して時間的な影響を与えてしまう(バス帯域違反)という問題が発生する。なお、DMA1が正しいメモリ領域へアクセスしている限り、前記Trust Zoneによるメモリパーティショニングには違反しない。
1.オペレーティングシステム上で複数のアプリケーションプログラムを切り替えてプロセッサに実行させる処理部と、少なくとも1つのマスタデバイスと、前記処理部及び前記マスタデバイスが接続されたバスと、前記バスを調停するバスコントローラとを備えるコンピュータであって、前記オペレーティングシステム及び各前記アプリケーションプログラムには、それらのうちのいずれであるかを識別するための識別符号がそれぞれ与えられており、各前記マスタデバイスには該マスタデバイスの属する前記オペレーティングシステム又は前記アプリケーションプログラムの前記識別符号が格納され、前記プロセッサにより実行中の前記オペレーティングシステム又は前記アプリケーションプログラムの前記識別符号を実行中符号として前記バスに送出する実行中符号送出手段と、前記バスを要求する前記マスタデバイスが自己に格納されている前記識別符号をアクセス符号として前記バスに送出するアクセス符号送出手段と、前記バスを介して受信された前記実行中符号に応じて、前記バスを介して受信された前記アクセス符号で識別される前記マスタデバイスによる前記バスのアクセス制限を判断するアクセス判断手段と、を備え、前記バスコントローラは、前記アクセス判断手段により判断されたアクセス制限に基づいて、当該マスタデバイスによる前記バスのアクセスを制御することを特徴とする、バスパーティション構造を備えるコンピュータ。
2.前記実行中符号送出手段は、前記実行中符号を格納する実行中符号レジスタを備え、前記アクセス符号送出手段は、各前記マスタデバイスに具備され該マスタデバイスの属するアプリケーションプログラムの識別符号を格納するアクセス符号レジスタを備え、前記オペレーティングシステムは、前記コンピュータの起動時に各前記アクセス符号レジスタに当該マスタデバイスが属するアプリケーションプログラムの識別符号を格納し、前記アプリケーションプログラムを切り替える際に、次に実行するアプリケーションプログラムに対応して前記実行中符号レジスタの内容を書き換える、前記1.記載のバスパーティション構造を備えるコンピュータ。
3.前記バスには少なくとも1つのスレーブデバイスが接続されており、
各前記スレーブデバイスは、自己の属するアプリケーションプログラムの識別符号と前記バスに送出された前記アクセス符号とが所定の条件を満たす場合のみに当該マスタデバイスによるアクセスに応答するように制御する応答制御手段を備える、前記1.又は2.に記載のバスパーティション構造を備えるコンピュータ。
4.前記応答制御手段は、各前記スレーブデバイスに具備され該スレーブデバイスの属するアプリケーションプログラムの識別符号を所属符号として格納する所属符号レジスタを備え、前記オペレーティングシステムは、前記コンピュータの起動時に各前記所属符号レジスタに当該スレーブデバイスが属するアプリケーションプログラムの識別符号を格納する、前記3.記載のバスパーティション構造を備えるコンピュータ。
5.前記バスには少なくとも1つのスレーブデバイスが接続されており、各前記スレーブデバイスには該スレーブデバイスの属するアプリケーションプログラムの識別符号が格納され、前記バスに送出されている実行中符号が前記オペレーティングシステムの識別符号であるときのみに、各前記マスタデバイス及び各前記スレーブデバイスにそれぞれ格納されている前記識別符号の前記プロセッサによる書き換えを可能とする所属符号保護手段を備える、前記1.記載のバスパーティション構造を備えるコンピュータ。
本発明に係るバスパーティション構造は、OS上で複数のアプリケーションプログラム(以下、たんに「アプリケーション」という。)を切り替えてプロセッサに実行させる処理部(以下、「CPU」という。)と、少なくとも1つのマスタデバイスと、CPU及びマスタデバイスが接続されたバスと、前記バスを調停するバスコントローラとを備えるコンピュータにおいて構築される。
上記IDやメモリアドレス等の数値は、16進表記で表している(以下同様)。
上記に限らず必要な場合には、OSは、アプリケーションを切り替える際に、次に実行するアプリケーションに対応して、マスタデバイスやスレーブデバイスの所属IDを書き換えるようにすることもできる。この場合、次に実行するアプリケーションで使用されるマスタデバイス及びスレーブデバイスに対して、そのアプリケーションIDが所属IDとして設定される。
図3〜8は、バスパーティション構造を備えるコンピュータ1の実施例を表しており、これらを参照して動作及び制御方法を説明する。
図3に示すように、本例ではRTOS上で3つのアプリケーションが切り替えられて動作するものとする。RTOSのIDは0x00であり、アプリケーション1〜3のIDとして0x01、0x02、0x04がそれぞれ割り付けられている。また、RTOS及びアプリケーション1〜3には、図示するようなメモリ領域、マスタデバイス及びスレーブデバイスが割り付けられている。メモリのアドレス領域は、例えば、領域1のアドレスは0x0000-0x00FF、領域2は0x1000-0x1FFF、領域3は0x2000-0x20FFとする等、任意に設定することができる。
ここで、RTOS及びアプリケーション2は実行時間の制約が厳しく、高い優先度(1及び2)が与えられている。一方、アプリケーション1及び3は実行時間の制約が厳しくないため、相対的に低い優先度(3及び4)が設定されている。
図5に示すバスアクセス制御表41は、アクセス制限としてアクセス許可(0)又は禁止(X)のみを行う例である。RTOSの動作中(実行中ID=0x00)は、すべてのアプリケーションに属するマスタデバイスによるバスアクセス(アクセスID=0x01、0x02、0x04)を禁止するように設定されている。また、時間制約が厳しいアプリケーション2の動作中(実行中ID=0x02)には、アプリケーション2に属するマスタデバイス2によるバスアクセス(アクセスID=0x02)を許可し、その他のマスタデバイスによるバスアクセス(アクセスID=0x01、0x04)を禁止する。一方、それよりも優先度の低いアプリケーション1の動作中(実行中ID=0x01)には、アプリケーション1及び優先度の高いアプリケーション2に属するマスタデバイスによるバスアクセス(アクセスID=0x01、0x02)を許可し、その他のマスタデバイスによるバスアクセス(アクセスID=0x04)を禁止するように設定されている。
アプリケーション1の実行とアプリケーション2の実行は、RTOSによって切り替えられるが、RTOS自体の実行時間は図示されていない(以下同様)。アプリケーションの切り替えに際して、RTOSは一般に必要な切り替え処理(アプリケーション実行環境の保存・回復、優先順位に従ったアプリケーションの選択等)に加え、以下の処理を行う。
Claims (5)
- オペレーティングシステム上で複数のアプリケーションプログラムを切り替えてプロセッサに実行させる処理部と、少なくとも1つのマスタデバイスと、前記処理部及び前記マスタデバイスが接続されたバスと、前記バスを調停するバスコントローラとを備えるコンピュータであって、
前記オペレーティングシステム及び各前記アプリケーションプログラムには、それらのうちのいずれであるかを識別するための識別符号がそれぞれ与えられており、
各前記マスタデバイスには該マスタデバイスの属する前記オペレーティングシステム又は前記アプリケーションプログラムの前記識別符号が格納され、
前記プロセッサにより実行中の前記オペレーティングシステム又は前記アプリケーションプログラムの前記識別符号を実行中符号として前記バスに送出する実行中符号送出手段と、
前記バスを要求する前記マスタデバイスが自己に格納されている前記識別符号をアクセス符号として前記バスに送出するアクセス符号送出手段と、
前記バスを介して受信された前記実行中符号に応じて、前記バスを介して受信された前記アクセス符号で識別される前記マスタデバイスによる前記バスのアクセス制限を判断するアクセス判断手段と、
を備え、
前記バスコントローラは、前記アクセス判断手段により判断されたアクセス制限に基づいて、当該マスタデバイスによる前記バスのアクセスを制御することを特徴とする、バスパーティション構造を備えるコンピュータ。 - 前記実行中符号送出手段は、前記実行中符号を格納する実行中符号レジスタを備え、
前記アクセス符号送出手段は、各前記マスタデバイスに具備され該マスタデバイスの属するアプリケーションプログラムの識別符号を格納するアクセス符号レジスタを備え、
前記オペレーティングシステムは、前記コンピュータの起動時に各前記アクセス符号レジスタに当該マスタデバイスが属するアプリケーションプログラムの識別符号を格納し、前記アプリケーションプログラムを切り替える際に、次に実行するアプリケーションプログラムに対応して前記実行中符号レジスタの内容を書き換える、請求項1記載のバスパーティション構造を備えるコンピュータ。 - 前記バスには少なくとも1つのスレーブデバイスが接続されており、
各前記スレーブデバイスは、自己の属するアプリケーションプログラムの識別符号と前記バスに送出された前記アクセス符号とが所定の条件を満たす場合のみに当該マスタデバイスによるアクセスに応答するように制御する応答制御手段を備える、請求項1又は2に記載のバスパーティション構造を備えるコンピュータ。 - 前記応答制御手段は、各前記スレーブデバイスに具備され該スレーブデバイスの属するアプリケーションプログラムの識別符号を所属符号として格納する所属符号レジスタを備え、
前記オペレーティングシステムは、前記コンピュータの起動時に各前記所属符号レジスタに当該スレーブデバイスが属するアプリケーションプログラムの識別符号を格納する、請求項3記載のバスパーティション構造を備えるコンピュータ。 - 前記バスには少なくとも1つのスレーブデバイスが接続されており、
各前記スレーブデバイスには該スレーブデバイスの属するアプリケーションプログラムの識別符号が格納され、
前記バスに送出されている実行中符号が前記オペレーティングシステムの識別符号であるときのみに、各前記マスタデバイス及び各前記スレーブデバイスにそれぞれ格納されている前記識別符号の前記プロセッサによる書き換えを可能とする所属符号保護手段を備える、請求項1記載のバスパーティション構造を備えるコンピュータ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012228375A JP5703505B2 (ja) | 2012-10-15 | 2012-10-15 | バスパーティション構造を備えるコンピュータ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012228375A JP5703505B2 (ja) | 2012-10-15 | 2012-10-15 | バスパーティション構造を備えるコンピュータ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014081738A JP2014081738A (ja) | 2014-05-08 |
JP5703505B2 true JP5703505B2 (ja) | 2015-04-22 |
Family
ID=50785894
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012228375A Expired - Fee Related JP5703505B2 (ja) | 2012-10-15 | 2012-10-15 | バスパーティション構造を備えるコンピュータ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5703505B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020149526A (ja) * | 2019-03-15 | 2020-09-17 | 株式会社東芝 | 処理装置、処理方法及びプログラム |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6476256A (en) * | 1987-09-18 | 1989-03-22 | Fujitsu Ltd | Bus adjusting device for multiplex input data transfer device |
JP4587756B2 (ja) * | 2004-09-21 | 2010-11-24 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置 |
JP2006293536A (ja) * | 2005-04-07 | 2006-10-26 | Denso Corp | バスシステム |
EP1903443B1 (en) * | 2006-04-06 | 2011-07-13 | Sony Corporation | Bridge, processor unit, information processing apparatus and access control method |
JP2009129307A (ja) * | 2007-11-27 | 2009-06-11 | Oki Semiconductor Co Ltd | データ転送装置 |
-
2012
- 2012-10-15 JP JP2012228375A patent/JP5703505B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2014081738A (ja) | 2014-05-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP2660752B1 (en) | Memory protection circuit, processing unit, and memory protection method | |
US6587937B1 (en) | Multiple virtual machine system with efficient cache memory design | |
US8695002B2 (en) | Multi-threaded processors and multi-processor systems comprising shared resources | |
CN105094084B (zh) | 支持多核控制器上的相干数据访问的服务和系统 | |
JP2013161299A (ja) | 情報処理装置、インタフェースアクセス方法 | |
CN111414626A (zh) | 基于tee扩展的实时性保证方法及系统 | |
CN103778099B (zh) | 信息处理设备 | |
WO2018084024A1 (ja) | 車両制御装置 | |
US7587543B2 (en) | Apparatus, method and computer program product for dynamic arbitration control | |
JP4893427B2 (ja) | マイクロコンピュータシステム | |
JP2015067107A (ja) | 車両用制御装置 | |
JP5999216B2 (ja) | データ処理装置 | |
JP5703505B2 (ja) | バスパーティション構造を備えるコンピュータ | |
JP5699896B2 (ja) | 情報処理装置、異常判定方法 | |
JP2014074995A (ja) | 情報処理装置 | |
EP3246821B1 (en) | Semiconductor device and its memory access control method | |
Farrall et al. | Hardware and software support for mixed-criticality multicore systems | |
US11604739B2 (en) | Conditional direct memory access channel activation | |
WO2020179344A1 (ja) | 車両制御装置 | |
JP6349444B2 (ja) | 車両用制御装置 | |
CN108369558B (zh) | 用于运行微控制器的方法 | |
US20120265904A1 (en) | Processor system | |
JP2001188745A (ja) | 制御装置及び制御方法 | |
WO2023020069A1 (zh) | 虚拟机管理方法及相关系统、存储介质 | |
WO2022239331A1 (ja) | 電子制御装置及び異常判定方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20140620 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140930 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141128 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150106 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150203 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5703505 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |