CN101325706B - 低硬件开销Reed-Solomon解码器 - Google Patents

低硬件开销Reed-Solomon解码器 Download PDF

Info

Publication number
CN101325706B
CN101325706B CN2007100419481A CN200710041948A CN101325706B CN 101325706 B CN101325706 B CN 101325706B CN 2007100419481 A CN2007100419481 A CN 2007100419481A CN 200710041948 A CN200710041948 A CN 200710041948A CN 101325706 B CN101325706 B CN 101325706B
Authority
CN
China
Prior art keywords
multinomial
output
register
galois field
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2007100419481A
Other languages
English (en)
Other versions
CN101325706A (zh
Inventor
马伟剑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Maxscend Microelectronics Co ltd
Original Assignee
MAXSCEND TECHNOLOGIES Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MAXSCEND TECHNOLOGIES Inc filed Critical MAXSCEND TECHNOLOGIES Inc
Priority to CN2007100419481A priority Critical patent/CN101325706B/zh
Publication of CN101325706A publication Critical patent/CN101325706A/zh
Application granted granted Critical
Publication of CN101325706B publication Critical patent/CN101325706B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Error Detection And Correction (AREA)

Abstract

本发明公开了一种低硬件开销Reed-Solomon解码器,包括:校正子多项式/钱式搜索/错误估计值计算多功能模块,通过算法Si=((rn-1αi-1+rn-2i-1+…+r1i-1+r01≤i≤2t,实现校正子多项式的计算,其还可用于时分实现钱式搜索和错误估值计算等功能;错误位置多项式/错误估计值多项式求取多功能模块,通过改进型无逆Berlekamp-Massey算法,使得在进行错误位置多项式迭代算法求解时不需要每次迭代调用求逆运算,节省了硬件资源,同时该模块还可时分实现对错误位置多项式和错误估计值多项式的求取。本发明优化了Reed-Solomon解码器的解码算法,降低了解码的硬件复杂度,大大减小了硬件开销,降低了解码器的芯片面积和功耗。

Description

低硬件开销Reed-Solomon解码器
技术领域
本发明涉及一种T-DMB系统中的Reed-Solomon解码器,尤其涉及一种T-DMB系统中的低硬件开销Reed-Solomon解码器。
背景技术
T-DMB是韩国推出的地面数字多媒体广播标准,该标准是基于欧洲数字广播标准DAB基础上做了一些修改而成的,以便向手机、PDA和便携电视等手持设备传送无线数字电视节目。为了延长这些手持设备收看无线电视节目的时间和降低设备的成本,市场对T-DMB系统接收芯片的面积和功耗提出了很高的要求。
在T-DMB系统中,为了抵抗传输过程中的突发性错误,需要在T-DMB发射端对数据进行Reed-Solomon编码,相应的在T-DMB接收机端对数据进行Reed-Solomon解码。Reed-Solomon编码是基于伽罗华域GF(2m)上,是码元符号域和根域相一致的BCH码。T-DMB系统中的RS码是基于RS(255,239,t=8)码的RS(204,188,t=8)截短码。其本原多项式为:P(x)=x8+x4+x3+x2+1其生成多项式为
Figure GSB00000106868800011
其码间最小距离为dmin=2t+1=17,其中最大能纠错误数为t=8字节的突发性错误。Reed-Solomon编码和一般循环码的编码方法相同,设待编码的信息为
Figure GSB00000106868800012
相应的信息多项式为m(x)=mk-1xk-1+…+m1x+m0,其码字为
Figure GSB00000106868800013
所以其码字的多项式表示方法为C(x)=mk-1xn-1+…+m0xn-k+rn-k-1xn-k-1+…+r0=m(x)xn-k+r(x)≡0(modg(x)),所以相应的校验位的多项式求取方法为-r(x)=-C(x)+m(x)xn-k≡m(x)xn-k(modg(x))。所以通过基于伽罗华域GF(2m)的LFSR就能对信息进行Reed-Solomon编码。
而Reed-Solomon解码相对编码则要复杂的多。RS解码器算法主要分时域和频域两大类,频域解码算法由于需要额外的错误值变换模块,反变换模块和伴随式延迟模块,因此这时芯片功耗和面积要比时域解码大。时域解码算法中,根据求解错误位置多项式的不同方法,主要可分为Berlekamp-Messy和Eu-Clidean两种方法,但相比较而言,Berlekamp-Messy算法,尤其是基于硬件设计而优化后的改进Berlekamp-Messy算法由于使用了迭代和寄存器复用等技术,因此比Eu-clidean算法硬件复杂度小,从而使得芯片面积和芯片功耗也相对更小。各种解码算法的工作流程也都相似,下面以Berlekamp-Massey迭代算法为例,说明一般解码算法及流程:
1、计算校正子,判断是否有错。如有校正子多项式为零,则该接收码字没有错误。如校正子多项式为非零,则需纠错。其中,校正子多项式系数算法如下:
S → T = H → · R → T
= 1 1 . . . 1 1 α n - 1 α n - 2 . . . α 1 . . . . . . . . . . . . α ( 2 t - 1 ) ( n - 1 ) α ( 2 t - 1 ) ( n - 2 ) . . . α 2 t - 1 1 r n - 1 r n - 2 . . . r 0
= r n - 1 + r n + 2 + . . . + r 1 + r 0 r n - 1 α n - 1 + r n - 2 α n - 2 + . . . + r 1 α + r 0 . . . r n - 1 α ( 2 t - 1 ) ( n - 1 ) + r n - 2 α ( 2 t - 1 ) ( n - 2 ) + . . . + r 1 α ( 2 t - 1 ) + r 0 - - - ( 1 )
= [ Σ j = 0 n - 1 r j ( α i ) j ]
= ( s 0 , s 1 , . . . , s 2 t - 1 ) , i=0,1,…,2t-1
2、利用计算所得的校正子,采用Berlekamp-Massey迭代算法求取错误位置多项式,其具体过程为:
首先,定义C(0)(D)=1,B(0)(D)=1,L(0)(D)=1;
然后,按下面算法循环,直到2t次迭代完成:
定义 Δ ( k + 1 ) = Σ j = 0 L ( k ) C j ( k ) S 2 t - j ,
并进行以下计算:
C(k+1)(D)=C(k)(D)-Δ(k+1)B(k)(D)D
B(k+1)(D)=DB(k)(D)......if(Δ(k+1)=0||2L(k)>k)
B(k+1)(D)=DB(k)(D)......if(Δ(k+1)≠0||2L(k)≤k)    (2)
L(k+1)=L(k)......................if(Δ(k+1)=0||2L(k)>k)
L(k+1)=k+1-L(k)...........if(Δ(k+1)≠0||2L(k)≤k)
这里C2t(D)就是错误位置多项式;
3、根据解得的校正子和错误位置多项式求取错误估值多项式,其算法如下:
ω(x)=S(x)σ(x)mod x2t
=(S1+S2x+...S16x15)(σ01x+...σ8x8)modx16    (3);
=σ0S1+(σ0S21S1)x+...(σ0S81S72S6...+σ7S1)x7
4、根据钱式搜索(Chien Search)找出错误位置。错误位置多项式的根指示了错误位置;
5、根据钱式搜索和Forney算法
Figure GSB00000106868800041
计算出错误位置的错误值,
Figure GSB00000106868800042
完成解码纠错。
因此,根据上述解码算法,现在常用的Reed-Solomon解码器的结构框图如图1所示,包括:求解校正多项式模块、求取错误位置多项式迭代算法模块、求取错误估值模块、钱式搜索模块、Forney算法模块和错误纠值模块,来实现上面所述的算法,从而完成解码纠错。
发明内容
本发明所要解决的技术问题是提供一种T-DMB系统中的低硬件开销Reed-Solomon解码器,可在传统Reed-Solomon解码算法的基础上对解码器所采用的解码算法进行优化,从而可降低Reed-Solomon解码的硬件复杂度,减小芯片的面积和功耗。
为解决上述技术问题,本发明提供一种低硬件开销Reed-Solomon解码器,其特征在于,包括:
校正子多项式/钱式搜索/错误估计值计算多功能模块,通过算法Si=((rn-1αi-1+rn-2i-1+…+r1i-1+r0 1≤i≤2t实现对校正子多项式的计算;同时用于时分实现钱式搜索和错误估计值计算;
错误位置多项式/错误估计值多项式求取多功能模块,通过改进型无逆Berlekamp-Massey算法,时分实现对错误位置多项式和错误估计值多项式的求取。
本发明由于采用了上述技术方案,具有这样的有益效果,即使用校正子多项式/钱式搜索/错误估计值计算多功能模块通过如下算法:Si=((rn-1αi-1+rn-2i-1+…+r1i-1+r0 1≤i≤2t,实现校正子多项式的计算,而且该模块还可时分实现钱式搜索和错误估值计算等功能;使用错误位置多项式/错误估计值多项式求取多功能模块,通过改进型无逆Berlekamp-Massey(modified inverse free Berlekamp-Massey)算法时分实现错误位置多项式的迭代算法和错误估计值多项式的求取,因此在硬件实现复杂度上有了较大优化,而且使得在进行错误位置多项式迭代算法求解时不需要每次迭代调用求逆运算,同时易于时分实现错误估值多项式的求取;因此,综上所述,本发明优化了Reed-Solomon解码器所实现的解码算法,降低了Reed-Solomon解码的硬件复杂度,大大减小了硬件开销,降低了解码器的芯片面积和功耗。
附图说明
下面结合附图与具体实施方式对本发明作进一步详细的说明:
图1为使用现有技术中常用的解码算法实现的Reed-Solomon解码器的结构框图;
图2为使用本发明所述的优化解码算法实现的Reed-Solomon解码器的结构框图;
图3为本发明所述校正子多项式/钱式搜索/错误估计值计算多功能模块的电路结构示意图;
图4为校正子多项式/钱式搜索/错误估计值计算多功能模块中计算单元的结构示意图;
图5为本发明所述错误位置多项式/错误估计值多项式求取多功能模块的电路结构示意图;
图6为错误位置多项式/错误估计值多项式求取多功能模块中计算单元的结构示意图。
具体实施方式
如图2所示,为本发明所述T-DMB接收系统中Reed-Solomon解码器的结构框图,包括校正子多项式/钱式搜索/错误估计值计算多功能模块、错误位置多项式/错误估计值多项式求取多功能模块、Forney算法模块和错误纠值模块。其中,所述校正子多项式/钱式搜索/错误估计值计算多功能模块可在T-DMB接收系统中时序控制模块的控制下时分实现校正子计算、钱式搜索和错误估值计算等功能。而所述错误位置多项式/错误估计值多项式求取多功能模块,可实现采用改进型无逆Berlekamp-Massey算法为错误位置多项式求解迭代算法,该修改后算法不需要每次迭代调用求逆运算,在硬件实现复杂度上有较大优化;而且,该模块由于采用了改进型无逆Berlekamp-Massey算法,还易于在所述T-DMB接收系统中时序控制模块的控制下时分实现错误估值多项式的求取。因此,大大减小了硬件开销,降低了解码器的芯片面积和功耗。
根据前面式(1)可知,校正子多项式系数的计算公式为:
S i = Σ j = 0 n - 1 r j α j ( i - 1 ) - - - ( 4 )
因此,在本发明中,为了优化其硬件实现,并使其与钱式搜索和错误估值计算分时复用同一个电路结构成为可能,将式(4)转化为如下计算公式:
S i = Σ j = 0 n - 1 r j α j ( i - 1 ) - - - ( 5 )
= ( ( r n - 1 α i - 1 + r n - 2 ) α i - 1 + . . . + r 1 ) α i - 1 + r 0 , 1 ≤ i ≤ 2 t
因此,根据式(5),在一个实施例中,所述校正子多项式/钱式搜索/错误估计值计算多功能模块的硬件结构示意图可如图3所示,包括17个(即2t+1个,t表示本发明所述解码器的最大能纠错误数)第一计算单元(即图3中的S1~S16和B8),其中每个第一计算单元的结构示意图如图4所示,包括:第一多路复用器M1,其三个输入分别为校验位ri、0和σvk,其中,σv为错误位置多项式/错误估计值多项式求取多功能模块输出的错误位置多项式系数,ωk为错误位置多项式/错误估计值多项式求取多功能模块输出的错误估值多项式系数,i为1到2t中的数字;v为0到t中的数字;k为0到t-1中的数字。该第一计算单元还包括第一伽罗华域加法器,其输入为所述第一多路复用器M1的输出和第一伽罗华域乘法器的输出,而其输出则送入Si寄存器中;所述第二多路复用器M2的两个输入分别为αi-1和αj,其中αi-1为进行校正子计算时的迭代乘数,αj为进行钱式搜索/错误估计值计算时的迭代乘数(此处i为1到2t中的数字,j在用于钱式搜索时为0到t中的数字,j在用于错误估值计算时为0到t-1中的数字),而该第二多路复用器M2的输出则送入所述第一伽罗华域乘法器中;所述第一伽罗华域乘法器的输入为所述第二多路复用器M2的输出及所述Si寄存器的输出,而其输出则送入所述第一伽罗华域加法器中。本发明所述校正子多项式/钱式搜索/错误估计值计算多功能模块的工作原理如下:当进行校正子多项式计算时,第一多路复用器M1选择ri支路来迭代计算;每个时钟周期输入一个ri值,并且Si寄存器中的值Si-1=((rn-1αi-1+rn-2i-1+…ri+2i-1+ri+1经所述第一伽罗华域乘法器乘以αi-1后再通过所述第一伽罗华域加法器与ri进行相加,得到Si=((rn-1αi-1+rn-2i-1+…+ri+1i-1+ri,然后再存入到Si寄存器中;重复前面的计算,直到r0输入后,这时Si寄存器中存的值即为校正子多项式各项的系数。而利用钱式搜索算法计算错误位置多项式/计算错误估值多项式各项时,完成以下操作:先通过第一多路复用器M1把σvk系数存入Si寄存器中,然后选择第一多路复用器M1的输入为0,其后每个时钟周期不断迭代乘以αj,重复迭代j次后就得到αj时错误位置多项式或错误估值多项式各项的值。因为校正子多项式为2t项,而错误位置多项式最多为t+1项,错误估值多项式最多为t项,所以只用校正子多项式计算的硬件开销,就可以分时实现钱式搜索算法和错误位置多项式的求值。
为了求取错误位置多项式,本发明采用如下的改进型无逆Berlekamp-Massey算法,该算法与一般Berlekamp-Massey算法相比省去了罗华域GF(2m)求逆的计算单元,因此可达到简化电路结构的目的:
δ ( k + 1 ) = Σ j = 0 l ( k ) μ j ( k ) S m 0 + k - j - - - ( 6 )
μ(k+1)(D)=γ(k)μ(k+1)λ(k)(D)D                    (7)
λ(k+1)(D)=Dλ(k)(D)...if(δ(k+1)=0||2l(k)>k)
                                                     (8)
λ(k+1)(D)=μ(k)(D).....if(δ(k+1)≠0&2l(k)≤k)
l(k+1)=l(k).................if(δ(k+1)=0||2l(k)>k)
                                                     (9)
l(k+1)=k+1-l(k)........if(δ(k+1)≠0||2l(k)≤k)
γ(k+1)=γ(k)................if(δ(k+1)=0||2l(k)>k)
                                                          (10)
γ(k+1)=δ(k+1)...............if(δ(k+1)≠0||2l(k)≤k)
而错误估值多项式求取算法式如下:
ω(x)=S(x)σ(x)mod x2t
=(S1+S2x+...S16x15)(σ01x+...σ8x8)modx16(11)
=σ0S1+(σ0S21S1)x+...(σ0S81S72S6...+σ7S1)x7
根据上述式(6)~式(10)的改进型无逆Berlekamp-Massey错误位置多项式求取算法和式(11)的错误估值多项式求取算法式,并根据式(11)与式(6)计算方式的相似性,因此在一个实施例中,本发明可采用如图5所示的错误位置多项式/错误估计值多项式求取多功能模块,来时分实现错误位置多项式和错误估值多项式的求取。由图5可知,该模块包括9个(即t+1个,t表示本发明所述解码器的最大能纠错误数)第二计算单元,其中各第二计算单元的具体结构可如图6所示,包括Ti寄存器,其输入为校正子多项式的系数Si,而其输出则送入第二伽罗华域乘法器中;所述第二伽罗华域乘法器的两个输入分别为Ti寄存器的输出、μi寄存器的输出,而其输出则为δi;所述μi寄存器的输入为第二伽罗华域加法器的输出,其输出送入第二伽罗华域乘法器、第三伽罗华域乘法器及第三多路复用器中;所述第三伽罗华域乘法器的两个输入分别为所述μi寄存器的输出和γ,而其输出则送入第二伽罗华域加法器中;所述第二伽罗华域加法器的两个输入分别为所述第三伽罗华域乘法器的输出和第四伽罗华域乘法器的输出,而其输出则送入μi寄存器中;所述第四伽罗华域乘法器的两个输入分别为δ和λi-1,而其输出则送入所述第二伽罗华域加法器中;所述第三多路复用器的两个输入分别为λi-1和μi寄存器的输出,而其输出则送入λi寄存器中;而所述λi寄存器的输入为第三多路复用器的输出,而其输出则为λi。当该模块用于进行错误位置多项式的计算时,计算所得的错误位置多项式系数σv将被保存最终在所述μi寄存器中;而当该模块用于进行错误估值多项式的计算时,计算所得的错误估值多项式系数ωk将被最终保存在所述λi寄存器中。
在本发明中,当使用如图2所示的Reed-Solomon解码器,并且当所述校正子多项式/钱式搜索/错误估计值计算多功能模块的结构为如图3所示,而所述错误位置多项式/错误估计值多项式求取多功能模块的结构为如图5所示时,该解码器的解码过程如下所述:
(1)计算校正子多项式:将接收到的R(x)逐项输入到校正子多项式/钱式搜索/错误估计值计算多功能模块中,累积运算,直到最后一项被输入计算后,存在Si寄存器中的就是校正子多项式的各项系数。判断校正子多项式是否为零,如果为零,则说明收到的R(x)没有错误,解码结束。如果校正子多项式为非零,则进入第(2)步。
(2)错误位置多项式求取:将校正子多项式系数Si逐项移入到错误位置多项式/错误估计值多项式求取多功能模块中,按改进型无逆Berlekamp-Massey算法迭代2t次求取错误位置多项式。如果求取过程中出现错误位置多项式次数高于t,则说明收到的R(x)中有多于8字节的错误,没有办法纠错,解码结束。如果错误位置多项式次数小于等于t,则进入第(3)步。
(3)错误估值多项式求取。保持错误位置多项式/错误估计值多项式求取多功能模块中μi寄存器中的错误位置多项式系数不变,清除Ti寄存器中的值,然后重新逐项移入校正子多项式系数Si,逐项计算错误估值多项式的系数ωi,直到St项系数输入计算得到错误估值多项式最高项系数ωt时,则所求的错误估值多项式各项系数存在λi寄存器中。
(4)通过校正子多项式/钱式搜索/错误估计值计算多功能模块钱式搜索错误位置,并判断接受到的R(x)中是否有多于8字节的错误。钱式搜索统计在错误位置多项式在罗华域GF(2m)中有多少个根,如果求得的根的个数和错误位置多项式的最高阶次不同,则说明收到的R(x)中有多于8字节的错误,没有办法纠错,解码结束。否则进入第(5)步。
(5)利用钱式搜索和Forney算法计算出错误位置的错误值,完成解码纠错。

Claims (4)

1.一种低硬件开销Reed-Solomon解码器,其特征在于,包括:
校正子多项式/钱式搜索/错误估计值计算多功能模块,通过算法Si=((rn-1αi-1+rn-2i-1+…+r1i-1+r0 1≤i≤2t实现对校正子多项式的计算;同时该模块还用于时分实现钱式搜索和错误估计值计算;
错误位置多项式/错误估计值多项式求取多功能模块,通过改进型无逆Berlekamp-Massey算法,时分实现对错误位置多项式和错误估计值多项式的求取;
所述校正子多项式/钱式搜索/错误估计值计算多功能模块包括2t+1个第一计算单元,其中每个第一计算单元的结构如下,包括:
第一多路复用器M1,其三个输入分别为校验位ri、0和σvk,其中,σv为错误位置多项式/错误估计值多项式求取多功能模块输出的错误位置多项式系数,ωk为错误位置多项式/错误估计值多项式求取多功能模块输出的错误估值多项式系数,i为1到2t中的数字,v为0到t中的数字,k为0到t-1中的数字;
第一伽罗华域加法器,其两个输入分别为所述第一多路复用器M1的输出和第一伽罗华域乘法器的输出,而其输出则送入Si寄存器;
第二多路复用器M2,其两个输入分别为αi-1和αj,其中αi-1为校正子计算时迭代乘数,αj为钱式搜索/错误估计值计算时迭代乘数,其输出则送入所述第一伽罗华域乘法器;i为1到2t中的数字,j在该计算单元用于钱式搜索时为0到t中的数字,j在该计算单元用于错误估值计算时为0到t-1中的数字;
第一伽罗华域乘法器,其两个输入分别为所述第二多路复用器M2的输出和所述Si寄存器的输出,而其输出则送入所述第一伽罗华域加法器中;
Si寄存器,其输入为所述第一伽罗华域加法器的输出,而其输出则为Si;
所述错误位置多项式/错误估计值多项式求取多功能模块包括t+1个第二计算单元,其中每个第二计算单元的结构如下,包括:
Ti寄存器,其输入为校正子多项式的系数Si,而其输出则送入第二伽罗华域乘法器中;
第二伽罗华域乘法器,其两个输入分别为Ti寄存器的输出、μi寄存器的输出,而其输出则为δi
μi寄存器,其输入为第二伽罗华域加法器的输出,其输出送入第二伽罗华域乘法器、第三伽罗华域乘法器及第三多路复用器中;
第三伽罗华域乘法器,其两个输入分别为所述μi寄存器的输出和γ,而其输出则送入第二伽罗华域加法器中;
第二伽罗华域加法器,其两个输入分别为所述第三伽罗华域乘法器的输出和第四伽罗华域乘法器的输出,而其输出则送入μi寄存器中;
第四伽罗华域乘法器,其两个输入分别为δ和λi-1,而其输出则送入所述第二伽罗华域加法器中;
第三多路复用器,其两个输入分别为λi-1和μi寄存器的输出,而其输出则送入λi寄存器中;
λi寄存器,其输入为第三多路复用器的输出,而其输出则为λi
t表示所述解码器的最大能纠错误数。
2.根据权利要求1所述的低硬件开销Reed-Solomon解码器,其特征在于,当所述校正子多项式/钱式搜索/错误估计值计算多功能模块实现校正子多项式计算时,完成以下操作:所述第一多路复用器M1选择ri支路进行迭代计算;每个时钟周期输入一个ri值,并且所述Si寄存器中的值Si-1=(rn-1αi-1+rn-2i-1+…+ri+1经所述第一伽罗华域乘法器乘以αi-1后再通过所述第一伽罗华域加法器与ri进行相加,得到Si=((rn-1αi-1+rn-2i-1+…+ri+1i-1+ri,然后再存入到所述Si寄存器中;重复前面的计算,直到r0输入后,这时所述Si寄存器中存的值即为校正子多项式各项的系数。
3.根据权利要求1或2所述的低硬件开销Reed-Solomon解码器,其特征在于,当所述校正子多项式/钱式搜索/错误估计值计算多功能模块实现钱式搜索算法计算错误位置多项式和计算错误估值多项式各项时,完成以下操作:先通过所述第一多路复用器M1把σvk系数存入所述Si寄存器中,然后选择所述第一多路复用器M1的输入为0,其后每个时钟周期不断迭代乘以αj,重复迭代j次后就得到αj时错误位置多项式或错误估值多项式各项的值。
4.根据权利要求1所述的低硬件开销Reed-Solomon解码器,其特征在于,所述错误位置多项式/错误估计值多项式求取多功能模块进行错误估计值多项式的求取时,完成以下操作:保持μi寄存器中保存的错误位置多项式系数不变,并清除Ti寄存器中的值;然后每个时钟周期重新逐项移入校正子多项式系数Si,逐项计算错误估值多项式的系数ωi,直到St项系数输入计算得到错误估值多项式最高项系数ωt时,则所求的错误估值多项式各项系数ωi存在λi寄存器中。
CN2007100419481A 2007-06-13 2007-06-13 低硬件开销Reed-Solomon解码器 Active CN101325706B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2007100419481A CN101325706B (zh) 2007-06-13 2007-06-13 低硬件开销Reed-Solomon解码器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2007100419481A CN101325706B (zh) 2007-06-13 2007-06-13 低硬件开销Reed-Solomon解码器

Publications (2)

Publication Number Publication Date
CN101325706A CN101325706A (zh) 2008-12-17
CN101325706B true CN101325706B (zh) 2010-11-03

Family

ID=40188990

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007100419481A Active CN101325706B (zh) 2007-06-13 2007-06-13 低硬件开销Reed-Solomon解码器

Country Status (1)

Country Link
CN (1) CN101325706B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101834616B (zh) * 2009-03-12 2013-08-28 高通创锐讯通讯科技(上海)有限公司 里德-索罗蒙解码器实现方法
CN102075199B (zh) * 2009-11-24 2014-11-05 中兴通讯股份有限公司 Rs译码的实现方法和装置
CN103580700B (zh) * 2012-08-03 2016-08-17 北京兆易创新科技股份有限公司 码字多项式的伴随式求解及ecc解码的电路和方法
US10459783B2 (en) * 2016-08-30 2019-10-29 Marvell World Trade Ltd. Low-latency decoder for Reed Solomon codes
CN113610092B (zh) * 2021-07-31 2023-11-10 福州视驰科技有限公司 一种基于信道编码的人工智能集装箱识别系统
CN117200809B (zh) * 2023-11-06 2024-04-12 浙江大学 用于纠两个误码的rs码的低功耗钱搜索和错误估值电路

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1169623A (zh) * 1996-07-01 1998-01-07 大宇电子株式会社 用在里德-所罗门解码器中的多项式求值器
CN1170281A (zh) * 1996-02-28 1998-01-14 大宇电子株式会社 在里德-索洛蒙解码器中用于确定误差计算多项式的装置
CN2750573Y (zh) * 2004-02-20 2006-01-04 汇智系统股份有限公司 快速纠双错Reed-Solomon码译码器
US7051267B1 (en) * 2002-04-08 2006-05-23 Marvell International Ltd. Efficient high-speed Reed-Solomon decoder
CN1801905A (zh) * 2005-01-07 2006-07-12 三星电子株式会社 具有选择信道和快速傅立叶变换窗口的数字接收器和方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1170281A (zh) * 1996-02-28 1998-01-14 大宇电子株式会社 在里德-索洛蒙解码器中用于确定误差计算多项式的装置
CN1169623A (zh) * 1996-07-01 1998-01-07 大宇电子株式会社 用在里德-所罗门解码器中的多项式求值器
US7051267B1 (en) * 2002-04-08 2006-05-23 Marvell International Ltd. Efficient high-speed Reed-Solomon decoder
CN2750573Y (zh) * 2004-02-20 2006-01-04 汇智系统股份有限公司 快速纠双错Reed-Solomon码译码器
CN1801905A (zh) * 2005-01-07 2006-07-12 三星电子株式会社 具有选择信道和快速傅立叶变换窗口的数字接收器和方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
CN 1169623 A,全文.
CN 2750573 Y,全文.

Also Published As

Publication number Publication date
CN101325706A (zh) 2008-12-17

Similar Documents

Publication Publication Date Title
US7237183B2 (en) Parallel decoding of a BCH encoded signal
CN101325706B (zh) 低硬件开销Reed-Solomon解码器
US7831884B2 (en) Method of correcting message errors using cyclic redundancy checks
CN101277119B (zh) 里德所罗门码解码器硬件复用方法及其低硬件复杂度解码装置
CN102170327B (zh) 超强前向纠错的硬件译码方法及装置
US20140281840A1 (en) Methods and systems for error-correction decoding
CN102970049B (zh) 基于钱搜索算法和福尼算法的并行电路及rs译码电路
CN101562456A (zh) 基于低密度奇偶校验码译码软信息的码辅助帧同步方法
CN106506011B (zh) 电力线工频通信编码纠错方法
CN101567696B (zh) 一种参数可变的bch码编码器及译码器
CN101442313B (zh) 数字通信过程中的编解码方法以及编码器、解码器
CN104218957A (zh) 一种低硬件复杂度的rs译码器
CN101692612A (zh) 多规格里德-所罗门编解码方法、装置及系统
Huu et al. Multi-hop Reed-Solomon encoding scheme for image transmission on wireless sensor networks
CN107565981A (zh) 一种基于fpga的rs编译码器实现方法
CN101908894B (zh) 一种多编码模式的编码实现系统及方法
CN104243084B (zh) 应用于人体通信信道的纠错编解码方法及其装置
CN102394662A (zh) 一种bch码的译码方法
CN104052502B (zh) 译码的方法和译码器
Choi et al. RS decoder architecture for UWB
Kamar et al. Fpga implementation of rs codec with interleaver in dvb-t using vhdl
CN112104440B (zh) 通信信号处理方法和无线通信系统
CN113093233B (zh) 一种l6频段卫星信号的同步译码方法、装置、设备及介质
US9077382B2 (en) Reed-solomon decoder and reception apparatus
CN102025379B (zh) 错误更正码的解码器及其错误更正值计算装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: MAXSCEND TECHNOLOGIES INC.

Free format text: FORMER OWNER: MAXSCEND TECHNOLOGIES (SHANGHAI) INC.

Effective date: 20130313

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 201203 PUDONG NEW AREA, SHANGHAI TO: 214072 WUXI, JIANGSU PROVINCE

TR01 Transfer of patent right

Effective date of registration: 20130313

Address after: 214072 Jiangsu province Binhu District of Wuxi City Liyuan Development Zone 530 No. 1 building twelve room 1203

Patentee after: MAXSCEND TECHNOLOGIES Inc.

Address before: 201203, room 3000, building 5, Zhangjiang port, Zhangjiang East Road, Pudong New Area,, Shanghai

Patentee before: Maxscend Technologies Inc.

CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: 214072 Jiangsu province Binhu District of Wuxi City Liyuan Development Zone 530 No. 1 building twelve room 1203

Patentee after: MAXSCEND MICROELECTRONICS Co.,Ltd.

Address before: 214072 Jiangsu province Binhu District of Wuxi City Liyuan Development Zone 530 No. 1 building twelve room 1203

Patentee before: MAXSCEND TECHNOLOGIES Inc.

PE01 Entry into force of the registration of the contract for pledge of patent right

Denomination of invention: Low hardware cost Reed Solomon decoder

Granted publication date: 20101103

Pledgee: Industrial and Commercial Bank of China Limited Wuxi Binhu Branch

Pledgor: MAXSCEND MICROELECTRONICS Co.,Ltd.

Registration number: Y2024980039405