CN101320347B - 电脑系统和其控制处理器的方法 - Google Patents

电脑系统和其控制处理器的方法 Download PDF

Info

Publication number
CN101320347B
CN101320347B CN2008100097919A CN200810009791A CN101320347B CN 101320347 B CN101320347 B CN 101320347B CN 2008100097919 A CN2008100097919 A CN 2008100097919A CN 200810009791 A CN200810009791 A CN 200810009791A CN 101320347 B CN101320347 B CN 101320347B
Authority
CN
China
Prior art keywords
processor
mode
management unit
sends
enters
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2008100097919A
Other languages
English (en)
Other versions
CN101320347A (zh
Inventor
张李鸿
苏泓萌
张传华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Andes Technology Corp
Original Assignee
Andes Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Andes Technology Corp filed Critical Andes Technology Corp
Publication of CN101320347A publication Critical patent/CN101320347A/zh
Application granted granted Critical
Publication of CN101320347B publication Critical patent/CN101320347B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Hardware Redundancy (AREA)
  • Power Sources (AREA)

Abstract

本发明涉及一种电脑系统和其控制处理器的方法。此方法是关于当一第一处理器改变操作状态时，处理器管理单元会被此第一处理器或第二处理器根据此改变作编程。接着该第一处理器将会在其进入待机模式时送出一告知的信号给处理器管理单元。处理器管理单元将在接受到该告知信号后根据上述改变而调整该第一处理器的操作状态。在第一处理器的改变稳定后，一个完成信号将由处理器管理单元发送给该第一处理器。其中此第一处理器通过执行一待机指令进入待机模式，或者此第一处理器借由写入一预设值到一待机控制寄存器中来进入待机模式。因此可避免由于第一处理器状态调整时因太早作唤醒动作而发生的不可预期的行为。

Description

电脑系统和其控制处理器的方法
技术领域
本发明是关于一种电脑系统和其控制处理器的方法，特别是关于一种电脑系统，为避免处理器转换操作模式时产生不可预期行为的方法。
背景技术
当一电脑系统中的处理器要改变其操作模式时，通常该处理器的操作状态相对的必需被调整，且调整操作状态的动作通常由另一个装置来完成。举例来说，当一个现代的处理器没有工作可以被执行时，通常会进入待机模式(StandbyMode)。此时处理器关闭大部份的电路，仅留小部份的电路来等待唤醒(Wake Up)事件发生，然后回复到与先前一致(consistent)的操作状态。当该处理器准备要进入待机模式时，处理器会将它的新操作状态告知一个处理器管理单元(Processor Management Unit，PMU)，包括调整操作电压及/或操作频率。且处理器管理单元会在处理器进入待机模式后开始调整那些操作状态。
大部份现代的处理器都会将待机模式的告知信号送出至处理器管理单元，来使处理器管理单元开始调整操作模式。但是处理器管理单元却没有可以告知处理器操作模式的调整已经完成的信号。因此，如果于处理器正处于待机模式而处理器管理单元还在调整其操作状态时发生唤醒事件，例如中断(interrupt)。则该处理器会被过早唤醒然后被强迫工作在一个与状态改变前后不一致(inconsistent)的操作状态下。不可预期的行为如竞赛状况(racing condition)或不稳定(instability)将会发生。
为了避免上述的不可预测的行为，传统的解决方法是利用一种加于处理器的外的特设的系统层次的逻辑电路，利用该电路来阻隔尚在调整操作状态时期的唤醒动作。然而，系统中有很多会送唤醒事件给处理器的资源，因此该系统层次的逻辑电路就必需针对不同的资源用不同的方法来阻隔。此外，该系统层次的逻辑电路就必需检测操作状态的调整是否已经完成。这将导致系统层次的逻辑电路的复杂度变高。再者，系统层次的逻辑电路的设计也会受限于处理器及处理器管理单元现存的功能接口。必然的，阻隔唤醒事件的灵活度也会被限制住。没有一个整合性的机制来解决这个提早被唤醒的问题，不可预测的行为就会发生，整个电脑系统的稳定度及可靠度将会被影响。
发明内容
因此，本发明的目的是在提供一种控制处理器的方法。此方法是在处理器及处理器管理单元间相互交流信号，以避免处理器过早被唤醒而发生不可预测的行为。
本发明还提供一种电脑系统，该系统使用一种握手(Handshaking)机制，用以确定处理器会在其操作状态改变稳定以后才会被唤醒。
本发明提出一种控制处理器的方法。此方法包括下面几个步骤：一第一处理器或一第二处理器依据该第一处理器的操作状态的改变对一处理器管理单元进行编程；该第一处理器进入一待机模式并发送一告知信号给该处理器管理单元；该处理器管理单元在收到该告知信号之后根据该操作状态的改变开始调整该第一处理器的操作状态；以及该处理器管理单元在该第一处理器的操作状态改变稳定以后送出一完成信号给该第一处理器，其中该第一处理器通过执行一待机指令进入该待机模式，或者该第一处理器借由写入一预设值到一待机控制寄存器中来进入该待机模式。
在本发明的控制处理器的方法的一实施例中，处理器经由执行待机指令进入待机模式。且该待机指令有两种可选模式；在该第一种可选模式中，该第一处理器进入该待机模式，送出该告知信号给该处理器管理单元，并且于收到该处理器管理单元送出的该完成信号后开始监控唤醒事件；在该第二种可选模式中，该第一处理器进入该待机模式，送出该告知信号给该处理器管理单元，并且在收到该处理器管理单元送出的该完成信号时被唤醒。
在本发明的上述实施例中，处理器借由对待机控制寄存器写入一预先决定的数值来进入待机模式。该预设值为一第一数值或一第二数值，而且若该待机控制寄存器被写入该第一数值，则该第一处理器进入该待机模式，送出该告知信号给该处理器管理单元，并且于收到该处理器管理单元送出的该完成信号后开始监控唤醒事件；若该待机控制寄存器被写入该第二数值，则该第一处理器进入该待机模式，送出该告知信号给该处理器管理单元，并且在收到该处理器管理单元送出的该完成信号时被唤醒。
在上述的实施例中，处理器的操作状态至少包括下列其中之一：第一处理器的供应电源、第一处理器的操作频率、第一处理器的一组寄存器值、以及处理器的操作参数。而操作参数被储存在该第一处理器中或第二处理器中或一储存元件中。
在上述的实施例中，第一处理器包括多数个功能单元，且该第一处理器的操作状态包括这些功能单元的启动和关闭状态。
在上述的实施例中，第一处理器包括多数个独立执行单元，且该第一处理器的操作状态包括这些独立执行单元的启动和关闭状态。
本发明另提供一种电脑系统，此电脑系统包括：至少一第一处理器；以及一处理器管理单元；其中当该第一处理器即将改变操作状态时，该第一处理器或第二处理器根据该操作状态的改变编程该处理器管理单元，该第一处理器进入一待机模式，并送出一告知信号给该处理器管理单元；该处理器管理单元在收到该告知信号后根据该操作状态的改变而开始调整该第一处理器的操作状态，接着在该第一处理器的操作状态稳定后送出一完成信号给该第一处理器，其中该第一处理器借由执行一待机指令进入该待机模式，或者该第一处理器借由写入一预设值到一待机控制寄存器中来进入该待机模式。
在本发明的电脑系统及处理器控制方法中，使用一处理器与处理器管理单元间，于操作状态变更期间使用的握手机制。此握手机制预防过早终止操作状态的调整，确保了处理器的唤醒在该处理器的新操作状态调整稳定完成之后。
附图说明
为让本发明的上述目的、特征和优点能更明显易懂，以下结合附图对本发明的具体实施方式作详细说明，其中：
图1是依照本发明一实施例的电脑系统的方块图。
图2～图4是本发明的实施例的不同的处理器控制方法的流程图。
主要元件符号说明：
100：电脑系统
110：处理器
120：处理器管理单元
130：另一处理器
210～250：流程图的步骤
310～350：流程图的步骤
410～420：流程图的步骤
具体实施方式
当电脑系统中处理器的操作模式需要被改变时，若该处理器在操作状态稳定后才恢复正常操作，不能预期的电脑系统的行为，例如竞赛状况，将可以被避免。因此本发明提出一种电脑系统及其控制处理器的方法。为了使本发明的内容更为明了，以下特举实施例作为本发明确实能够据以实施的范例。并且以附图加以说明。
图1绘示为依照本发明一实施例的电脑系统方块图。请参照图1，本实施例的电脑系统100包括处理器110，处理器管理单元120及另一处理器130。有时处理器110需要变更它的操作模式。举例而言，处理器110可能要关闭它的一部份电路以降低它的操作电压及操作频率，或处理器110需要新的操作参数，如起始地址。当操作状态需要被改变时，处理器110或另一处理器130依据操作状态的改变，对处理器管理单元120作编程，接下来处理器110进入待机模式且送出一告知信号给处理器管理单元120。处理器管理单元120在接收到告知信号后，依据上述的操作状态改变，调整处理器110的操作状态，接着送出一个完成信号以告知处理器110此时被唤醒继续正常工作是安全的。
在本发明的一个实施例中，处理器110的操作状态可以包括处理器110的电源电压、处理器110的操作频率、处理器110的寄存器的值、处理器110的操作参数。其操作参数可以储存在处理器110中、另一处理器130中、或储存在电脑系统100的存储器中(图中未绘示)。此外，处理器110可以包含多个功能单元(如算数逻辑单元，Arithmetic and Logic Unit，ALU)，且处理器110的操作状态可包括这些功能单元的启动跟关闭状态。或者处理器110可含有多个独立的执行单元。每一个独立执行单元拥有自己的指令管线(pipeline)以进行并行处理(parallel processing)。在这种情况下，处理器110的操作状态可包括这些独立执行单元的启动和关闭状态。
处理器110可借由执行待机指令或写入一预设值到待机控制寄存器来进入待机模式。待机指令有三种可选择的模式，而预设值可以在三种数值中作选择。三种预设值正好对应于待机指令的三种可选模式。执行待机指令的第一种可选模式相当于对待机控制寄存器写入第一数值。执行待机指令的第二种可选模式相当于对待机控制寄存器写入第二数值。执行待机指令的第三种可选模式相当于对待机控制寄存器写入第三数值。
在第一种可选模式中(或待机控制寄存器写入第一数值)，处理器110进入待机模式，送出告知信号给处理器管理单元120，并于接收到处理器管理单元送达的完成信号后开始监控唤醒事件。在这个可选模式下，只有小部份处理器110的电路会被用来监控唤醒事件，因此处理器110的操作状态可以被调整到最低的消耗功率。值得注意的是，在处理器110进入待机模式之后以及在处理器110开始监控唤醒事件以前发生的任何唤醒事件(例如，键盘上因按键导致的中断或传送来的网路封包)都会被忽略掉。也因此避免掉过早地唤醒处理器110的可能。
在第二种可选模式中(或待机控制寄存器写入第二数值)，处理器110进入待机模式，送出告知信号给处理器管理单元120，并且在收到处理器管理单元120送达的完成信号时立刻被唤醒。因此，处理器110可以在调整操作状态完成后立刻恢复运作。和第一可选模式相类似，在处理器110进入待机模式之后以及在处理器110收到来自于处理器管理单元120送达的完成信号前所发生的任何唤醒事件，都会被忽略掉。也因此避免掉过早地唤醒处理器110的可能。
在第三种可选模式中(或待机控制寄存器写入第三数值)，处理器110进入待机模式，并不送出告知信号给处理器管理单元120。接着处理器110便开始监控唤醒事件。这个可选模式可用在当处理器110需要等待唤醒事件而不需要改变操作状态时。所以此第三种可选模式可用来取代为了节省功耗而由处理器110执行的传统的闲置等待回路(idle waiting loop)。
为了阐明处理器110和处理器管理单元间120的握手机制，以下进一步说明在电脑系统100中控制处理器110的方法。图2是本实施例中，依待机指令的第一种可选模式下的处理器110的控制方法流程图。参照图2，在步骤210中，处理器110或另一处理器130根据处理器110即将发生的操作状态的变更来编程处理器管理单元120。例如，处理器110或另一处理器130可经由一输入输出总线，依新的操作状态参数来编程处理器管理单元120。
紧接着，在步骤220中，处理器110储存所有需要的状态后进入待机模式，并且送出一告知信号给处理器管理单元120。如之前所提及的，处理器110可借由执行第一种可选模式的待机指令或借由写入第一数值到待机控制寄存器来进入待机模式。
在步骤230中，当处理器管理单元120接收到告知信号后，处理器管理单元120开始依据处理器110或另一处理器130在步骤210中告知的操作状态的变更来调整处理器110的操作状态。在步骤240中，处理器管理单元120在处理器110的操作状态变更稳定后，送出一完成信号给处理器110。值得一提的是，处理器110在进入待机模式后到收到完成信号前，将忽略掉所有的唤醒事件。
最后，在步骤250中，在处理器110收到完成信号之后，处理器110开始监控唤醒事件。从现在开始，任何唤醒事件的发生，都将唤醒处理器110。处理器110在被唤醒后，将以新的操作状态工作。
图3是本实施例中，依待机指令的第二种可选模式下的处理器110的控制方法流程图。参照图3，在步骤310中，当处理器110需要在另一个不同的操作模式下工作时，该操作模式的改变可以经由处理器110或另一处理器130编程于处理器管理单元120。接着在步骤320，处理器110借由执行第二种可选模式的待机指令或借由写入第二数值到待机控制寄存器来进入待机模式，并且送出一告知信号。
在步骤330中，处理器管理单元120在收到告知信号后，开始根据操作状态的变更来调整处理器110。如步骤340所描述的，在新操作状态变更完成后，处理器管理单元120发送一完成信号给处理器110。
在步骤350中，处理器110在收到完成信号后被唤醒，并且根据处理器管理单元120设定的新操作状态立刻重新正常运作。在这个可选模式下，处理器110在进入待机模式后，即忽略所有的唤醒事件，直到被完成信号所唤醒。
如果处理器110不需要调整操作状态，处理器110和处理器管理单元120间的信号交换就不需要。图4是利用第三种可选模式的待机指令控制处理器110的实施例的流程图。参照图4，在步骤410中，处理器110进入待机模式而不送出任何信号给处理器管理单元120。在步骤420中，处理器110在进入待机模式后立刻开始监控唤醒事件。
综上所述，本发明提出一种电脑系统及其控制处理器的方法。根据以上的实施例，一种在处理器与处理器管理单元间的握手机制被用来避免于处理器调整操作状态期间，因过早的唤醒事件而导致的无法预期的行为。电脑系统的稳定性和可靠度必然因此而提升。
虽然本发明已以较佳实施例揭示如上，然其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围内，当可作些许的修改和完善，因此本发明的保护范围当以权利要求书所界定的为准。

Claims (14)

1.一种控制处理器的方法，包括：
一第一处理器或一第二处理器依据该第一处理器的操作状态的改变对一处理器管理单元进行编程；
该第一处理器进入一待机模式并发送一告知信号给该处理器管理单元；
该处理器管理单元在收到该告知信号之后根据该操作状态的改变开始调整该第一处理器的操作状态；以及
该处理器管理单元在该第一处理器的操作状态改变稳定以后送出一完成信号给该第一处理器，
其中该第一处理器通过执行一待机指令进入该待机模式，或者该第一处理器借由写入一预设值到一待机控制寄存器中来进入该待机模式。
2.如权利要求1所述的控制处理器的方法，其特征在于，该待机指令具有两种可选模式；
在该第一种可选模式中，该第一处理器进入该待机模式，送出该告知信号给该处理器管理单元，并且于收到该处理器管理单元送出的该完成信号后开始监控唤醒事件；
在该第二种可选模式中，该第一处理器进入该待机模式，送出该告知信号给该处理器管理单元，并且在收到该处理器管理单元送出的该完成信号时被唤醒。
3.如权利要求1所述的控制处理器的方法，其特征在于，该预设值为一第一数值或一第二数值，而且
若该待机控制寄存器被写入该第一数值，则该第一处理器进入该待机模式，送出该告知信号给该处理器管理单元，并且于收到该处理器管理单元送出的该完成信号后开始监控唤醒事件；
若该待机控制寄存器被写入该第二数值，则该第一处理器进入该待机模式，送出该告知信号给该处理器管理单元，并且在收到该处理器管理单元送出的该完成信号时被唤醒。
4.如权利要求1所述的控制处理器的方法，其特征在于，该第一处理器的操作状态至少包括下列其中之一：该第一处理器的电源电压、该第一处理器的操作频率、该第一处理器的一寄存器的值、以及该第一处理器的操作参数。
5.如权利要求4所述的控制处理器的方法，其特征在于，该操作参数被储存在该第一处理器中或该第二处理器中或一储存元件中。
6.如权利要求1所述的控制处理器的方法，其特征在于，该第一处理器包括多数个功能单元，且该第一处理器的操作状态包括该些功能单元的启动和关闭状态。
7.如权利要求1所述的控制处理器的方法，其特征在于，该第一处理器包括多数个独立执行单元，且该第一处理器的操作状态包括该些独立执行单元的启动和关闭状态。
8.一种电脑系统，包括：
至少一第一处理器；以及
一处理器管理单元；其中
当该第一处理器即将改变操作状态时，该第一处理器或一第二处理器根据该操作状态的改变编程该处理器管理单元，该第一处理器进入一待机模式，并送出一告知信号给该处理器管理单元；
该处理器管理单元在收到该告知信号后根据该操作状态的改变而开始调整该第一处理器的操作状态，接着在该第一处理器的操作状态稳定后送出一完成信号给该第一处理器，
其中该第一处理器借由执行一待机指令进入该待机模式，或者该第一处理器借由写入一预设值到一待机控制寄存器中来进入该待机模式。
9.如权利要求8所述的电脑系统，其特征在于，该待机指令具有两种可选模式，
在该第一种可选模式中，该第一处理器进入该待机模式，送出该告知信号给该处理器管理单元，并且于收到该处理器管理单元送出的该完成信号后开始监控唤醒事件；
在该第二种可选模式中，该第一处理器进入该待机模式，送出该告知信号给该处理器管理单元，并且在收到该处理器管理单元送出的该完成信号时被唤醒。
10.如权利要求8所述的电脑系统，其特征在于，该预设值为一第一数值或一第二数值；而且
若该待机控制寄存器被写入该第一数值，则该第一处理器进入该待机模式，送出该告知信号给该处理器管理单元，并且于收到该处理器管理单元送出的该完成信号后开始监控唤醒事件；
若该待机控制寄存器被写入该第二数值，则该第一处理器进入该待机模式，送出该告知信号给该处理器管理单元，并且在收到该处理器管理单元送出的该完成信号时被唤醒。
11.如权利要求8所述的电脑系统，其特征在于，该第一处理器的操作状态至少包括下列其中之一：该第一处理器的电源电压、该第一处理器的操作频率、该第一处理器的一寄存器的值、以及该第一处理器的操作参数。
12.如权利要求11所述的电脑系统，其特征在于，该操作参数被储存在该第一处理器中或该第二处理器中或一储存元件中。
13.如权利要求8所述的电脑系统，其特征在于，该第一处理器包括多数个功能单元，且该处理器的操作状态包括该些功能单元的启动和关闭状态。
14.如权利要求8所述的电脑系统，其特征在于，该第一处理器包括多数个独立执行单元，且第一该处理器的操作状态包括该些独立执行单元的启动和关闭状态。
CN2008100097919A 2007-06-04 2008-02-14 电脑系统和其控制处理器的方法 Active CN101320347B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/757,411 2007-06-04
US11/757,411 US7822999B2 (en) 2007-06-04 2007-06-04 Computer system and method for controlling a processor thereof

Publications (2)

Publication Number Publication Date
CN101320347A CN101320347A (zh) 2008-12-10
CN101320347B true CN101320347B (zh) 2010-06-09

Family

ID=40089632

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008100097919A Active CN101320347B (zh) 2007-06-04 2008-02-14 电脑系统和其控制处理器的方法

Country Status (2)

Country Link
US (1) US7822999B2 (zh)
CN (1) CN101320347B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9367107B2 (en) * 2011-10-19 2016-06-14 Psion Inc. Method and system for controlling reset state change in a system-on-a-chip device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6542996B1 (en) * 1999-09-06 2003-04-01 Via Technologies, Inc. Method of implementing energy-saving suspend-to-RAM mode
CN1492299A (zh) * 2003-09-09 2004-04-28 威盛电子股份有限公司 具有电源管理的计算机系统及其方法
CN1801132A (zh) * 2004-12-31 2006-07-12 联想(北京)有限公司 一种具有多处理器的计算机及其操作方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000045437A1 (fr) * 1999-01-26 2000-08-03 Hitachi, Ltd. Procede de reglage de polarisation inverse de circuit mos, et circuit integre mos
US6754837B1 (en) * 2000-07-17 2004-06-22 Advanced Micro Devices, Inc. Programmable stabilization interval for internal stop grant state during which core logic is supplied with clocks and power to minimize stabilization delay

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6542996B1 (en) * 1999-09-06 2003-04-01 Via Technologies, Inc. Method of implementing energy-saving suspend-to-RAM mode
CN1492299A (zh) * 2003-09-09 2004-04-28 威盛电子股份有限公司 具有电源管理的计算机系统及其方法
CN1801132A (zh) * 2004-12-31 2006-07-12 联想(北京)有限公司 一种具有多处理器的计算机及其操作方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP特开2003-44178A 2003.02.14

Also Published As

Publication number Publication date
US7822999B2 (en) 2010-10-26
US20080301480A1 (en) 2008-12-04
CN101320347A (zh) 2008-12-10

Similar Documents

Publication Publication Date Title
TWI527051B (zh) 記憶體控制器之調校、電力閘控與動態頻率改變
KR101459140B1 (ko) 전원관리 제어 장치 및 방법
US7032117B2 (en) Dynamic power control in integrated circuits
CN101470509B (zh) 计算机系统的控制方法、该计算机系统及笔记本电脑
JP4515093B2 (ja) Ｃｐｕのパワーダウン方法及びそのための装置
JPH03210617A (ja) コンピュータ用リアルタイム省電力方法及び装置
TWI475368B (zh) 電源控制系統及其方法
CN101689072A (zh) 集成的唤醒/正唤起的电源管理系统
JP2004086912A (ja) ワーキングコンテキスト格納及び再格納装置、並びに方法
JP2003195989A (ja) コンピュータ装置、電源供給制御方法、およびプログラム
TW201443631A (zh) 經由微架構頻寬節流之處理器電力消耗控制及電壓降
US11119559B2 (en) Controlling a processor clock
TWI417712B (zh) 電子系統的電源調整模組與電源調整單元
US7219248B2 (en) Semiconductor integrated circuit operable to control power supply voltage
CN101320347B (zh) 电脑系统和其控制处理器的方法
JPH07281782A (ja) クロック制御回路
JPH11202968A (ja) マイクロコンピュータ
JP2013176878A (ja) 画像形成装置、画像形成装置の制御方法、及びプログラム
JP2010097427A (ja) 処理装置、処理方法及びコンピュータプログラム
CN101452337A (zh) 一种外接设备的控制方法和装置
JP2009122922A (ja) データ処理装置
CN101980103A (zh) 电源状态管理方法及相关的计算机系统
CN1332287C (zh) 电源管理的频率电压装置及频率电压控制的方法
TW541453B (en) Power saving device for computer and method thereof
CN102109877B (zh) 具有超/降频控制功能的计算机系统及其相关控制方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant