CN101312349A - 信息块编码及同步检测的方法和装置 - Google Patents
信息块编码及同步检测的方法和装置 Download PDFInfo
- Publication number
- CN101312349A CN101312349A CN200710106648.7A CN200710106648A CN101312349A CN 101312349 A CN101312349 A CN 101312349A CN 200710106648 A CN200710106648 A CN 200710106648A CN 101312349 A CN101312349 A CN 101312349A
- Authority
- CN
- China
- Prior art keywords
- synchronization
- synchronization character
- sequence
- piece
- information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/33—Synchronisation based on error coding or decoding
- H03M13/333—Synchronisation on a multi-bit block basis, e.g. frame synchronisation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/33—Synchronisation based on error coding or decoding
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/65—Purpose and implementation aspects
- H03M13/6522—Intended application, e.g. transmission or communication standard
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0057—Block codes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
- H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Theoretical Computer Science (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
本发明涉及通信领域,公开了一种信息块编码及同步检测的方法和装置。本发明中,根据满足特定条件的同步字符序列进行信息块编码和同步检测,可以在不增加复杂度的前提下,有效地降低错误同步的概率。本发明还提出了在不同的长度下最优的同步字符序列,进一步降低了错误同步的概率。
Description
技术领域
本发明涉及通信领域,特别涉及信息编码及同步检测技术。
背景技术
随着通信技术的不断发展,用户对通信的容量、速度等各种服务质量的要求越来越高。由于接入网是整个电信网中最具有技术挑战性的区域之一,因此为了满足用户对带宽日益增长的要求,实现接入网的高速化、宽带化和智能化,各种接入技术层出不穷的出现。其中,被认为最有前途的是无源光网络(Passive Optical Network,简称“PON”)技术,尤其是以太网无源光网络(Ethernet Passive Optical Network,简称“EPON”)技术。
EPON技术的主要特点在于维护简单,成本较低,较高的传输带宽和高性能价格比。特别是EPON技术能够提供1GHz(吉赫兹)甚至到10GHz的带宽,这使得同时传送语音、数据和视频业务成为可能。
由于EPON是一种采用无源光传输的技术,不使用具有放大和中继功能的元器件。因此EPON网络的传输距离和分支数目依赖于功率预算和各种传输损耗。随着传输距离或分支比数目的增加,传输数据的信噪比(Signal NoiseRatio,简称“SNR”)逐渐减小,从而就导致了更多的比特错误。为了解决这一问题,在EPON系统中引入了前向纠错(Forward Error Correction,简称“FEC”)技术来提高系统的抗干扰能力,以增大系统的功率预算。
EPON系统中的FEC的基本工作原理是:在发送端被传输的以太网帧后附加上FEC校验码字,这些校验码字与被校验的以太网帧数据以某种确定的规则互相关联(约束),接收端按既定的规则检验以太网帧数据与校验码字的关系,一旦传输中发生错误,就会破坏这种关系,从而实现对以太网帧数据的纠错功能。FEC技术力求用尽可能少的校验字节纠正尽可能多的错误,在开销(增加了校验字节而带来的开销)和获得的编码增益之间找到一个最佳的平衡点。
在EPON系统中,为使发送的数据是接收端可以接收的格式,在采用FEC技术之前,需要使用线路编码技术,该线路编码还必须保证所发送的数据有足够的切换(即0、1之间的变换)以保证接收端能够恢复时钟。线路编码器还提供一种将数据对齐到字的方法,同时线路可以保持良好的直流平衡。
在与以太网系统相关的标准中,已经在物理编码子层(Physical CodingSublayer,简称“PCS”)使用了64b/66b等编码效率更高的线路编码机制。64b/66b线路编码机制是在64比特信息的基础上,增加了2比特的同步字符作为同步头,形成66比特的线路编码块。这2比特的同步字符在正常情况下只有“01”或“10”这两种可能。其中,同步字符为“01”表示64比特信息全部为数据;同步字符为“10”表示64比特信息中包含数据和控制信息。同步字符为“00”或“11”表示传输过程中发生了错误。当经64/66b线路编码后的线路编码块数目达到FEC编码所要求的数据长度时,进行FEC编码。经过FEC编码后产生相关的校验信息。校验信息的长度为64的倍数,从而可以将校验信息形成以64比特为单位的校验信息块。然后在校验信息块的前面加2个比特的同步字符(“00”或“11”)作为校验信息块的同步头,形成66比特的校验信息块及其校验信息块同步头,为描述方便,将64比特的校验信息块及其2比特的校验信息块同步头称为校验块,一个校验块的长度为66比特。
也就是说,经过FEC编码后的线路编码块和校验块均为66比特。每个线路编码块中含有2比特的同步头以及64比特的数据信息块,并且,这2比特的同步头总是互异的;每个校验块中含有2比特的同步头以及64比特的校验信息块,并且,这2比特的同步头总是相同的。因此,接收端就可以利用线路编码块和校验块中的同步头的特性进行同步,从而确定FEC码字的起始和终止的位置(一个完整的FEC码字由若干个线路编码块和若干个校验块组成)。
目前,经过FEC编码后一个码字(该码字由K个线路编码块和M个校验块组成)的结构如图1所示,每个线路编码块中包含2比特互异的同步头和64比特的数据信息块Di(i=1,2,...K),每个校验块中包含2比特相同的同步头和64比特的校验信息块Pi(i=1,2,...M),并且,第一个校验信息块P1的同步头为“00”,其余的校验信息块Pi(i=2,3,...M)的同步头为“11”。因此,接收端可利用同步头的特性进行FEC码字同步
然而,本发明的发明人发现,由于在传输过程中存在噪声干扰等原因,数据信息块的同步头可能会从原来的“01”或“10”变成“00”或“11”,校验信息块的同步头也可能会发生改变,因此,在某种情况下就会导致错误同步。
比如说,FEC码字结构如下:
(1)数据信息块的数目为K,校验信息块的数目为M(M=4),即FEC码字中包含的信息块的数目为N,N=K+M=K+4。
(2)校验信息块始终加在数据信息块的尾端。
(3)每N个信息块及其相应的同步头为一个FEC码字,多个FEC码字首尾相连形成一连串的信息。
如图2中的“错误同步1”部分所示,当FEC码字中的第K个(即图2中的第i+K-1的位置)数据信息块的同步头中的一个比特发生错误,使原来的“01”或者“10”变成了“00”(即变成了第一个校验信息块的同步头);同时此FEC码字里的第一个校验信息块的同步头从原来的“00”变成“11”(即变成了第二个校验信息块的同步头);第三个校验信息块的同步头没有发生变化还是“11”,并且前一个FEC码字中的第四个校验信息块(即图2中的第i-1的位置)的同步头中的一个比特发生错误,从原来的“11”变成了“10”或者“01”(即变成了数据信息块的同步头)。这时接收端就会把i-1到i+K+2错误看成一个FEC码字进行同步,并完成同步功能,从而导致了错误同步。图2中的“错误同步2”部分是另一种导致错误同步的情况,与错误情况1的主要区别是出现错误的同步字符的位置不同,在此不再赘述。
在如图2所示的“错误同步1”中,由于一个FEC码字中有4个同步比特发生错误而造成了错误同步,因此这4比特就是导致FEC码字错误同步的比特数。当然,在这4个比特发生错误的同时,还可能存在其余的数据信息块的同步头也发生了错误,且该同步头的2个比特是同时发生错误的情况。如某个数据信息块的同步头从“01”变成“10”或从“10”变成“01”,则此时导致图2所示的“错误同步1”的比特数目为6比特。但由于发生6比特错误的概率和发生4比特的概率相比是可以忽略不计的。因此,在统计出现错误同步时,可以只考虑导致FEC码字错误同步的最少比特数,对于图2所示的“错误同步1”而言,最少比特数即为4比特。校验信息块的数目M=4,且校验信息块的同步头采用现有技术的序列(即00,11,11,11)时,各种可能导致FEC码字错误同步的最少比特数如表1所示。其中,FEC码字同步起始点为i时表示正确同步,因此最少比特数为0,FEC码字同步起始点为i-1时,即为图2中“错误同步1”的情况,因此最少比特数为4,依次类推。需要说明的是,FEC码字每N个信息块就循环一次,即信息块起始点i,i+N,i-N所指的都是FEC码字中的数据信息块D1。
表1
也就是说,在使用现有技术时,当一个FEC码字中有4个同步比特(在3个同步字符中)同时出错时,就有可能出现错误同步。同步是数据接收的基础,错误同步会导致数据接收的错误。本发明的发明人认为现有技术中出现错误同步的概率还较大,需要改进。
发明内容
本发明实施方式要解决的主要技术问题是提供一种信息块编码及同步检测的方法和装置,使得在不增加复杂度的前提下,有效地降低错误同步的概率。
为解决上述技术问题,本发明的实施方式提供了一种信息块编码方法,包括以下步骤:
通过FEC得到M个连续的校验信息块,根据同步字符序列{Tj}为连续的M个校验信息块各添加一个同步字符作为同步头,其中为第j个信息块Pj添加的同步字符为Tj,同步字符序列{Tj}满足以下条件:
本发明的实施方式还提供了一种同步检测方法,包括以下步骤:
在连续的比特流中,每隔Q个比特获取一个字符,依次连续获取M个字符,如果所获取的M个字符所构成的序列与预定的同步字符序列{Tj}相同,则同步成功,将M个字符的位置作为M个信息块的同步头的位置,同步字符序列{Tj}满足以下条件:
本发明的实施方式还提供了一种信息块编码装置,包括:
序列存贮模块,用于存贮同步字符序列{Tj},{Tj}满足以下条件:
FEC编码模块,用于通过FEC生成M个连续的校验信息块;
第一同步编码模块,用于根据序列存贮模块中的同步字符序列{Tj}为所述FEC编码模块生成的连续的M个信息块各添加一个同步字符作为同步头,其中为第j个信息块Pj添加的同步字符为Tj。
本发明的实施方式还提供了一种同步检测装置,包括:
序列存贮模块,用于存贮同步字符序列{Tj},{Tj}满足以下条件:
其中,函数1≤j≤M,M为大于3的整数;
抽样模块,用于在输入的连续比特流中,每隔Q个比特获取一个字符,依次连续获取M个字符构成抽样序列;
比较模块,用于比较抽样模块得到的抽样序列和序列存贮模块中的同步字符序列,如果该抽样序列和同步字符序列相同,则将该抽样序列中M个字符的位置记录为M个信息块的同步头的位置,输出表示同步成功的信号。
本发明实施方式与现有技术相比,主要区别及其效果在于:
使用满足以下条件的同步字符序列{Tj}进行同步编码和同步检测:
只有在连续M个信息块的同步头中同时出现至少4个同步字符的差错时,才会出现错误同步的问题,相比之下,现有技术出现3个同步字符(4个比特)的差错时就可能出现错误同步,可见本发明实施方式中的技术方案有效降低了错误同步的概率。
附图说明
图1是现有技术中经过FEC编码后一个码字的结构示意图;
图2是现有技术中FEC码字同步示意图;
图3是根据本发明第一实施方式的信息块编码方法流程图;
图4是根据本发明第一实施方式的信息块编码方法示意图;
图5是根据本发明第一实施方式中采用同步字符序列为{00,11,11,00}的码字结构示意图;
图6是根据本发明第一实施方式中采用同步字符序列为{11,00,00,11}的码字结构示意图;
图7是根据本发明第四实施方式的同步检测方法流程图;
图8是根据本发明第五实施方式的信息块编码装置的结构示意图;
图9是根据本发明第六实施方式的同步检测装置的结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚,下面将结合附图对本发明的实施方式作进一步地详细描述。
本发明的第一实施方式涉及一种信息块编码方法,在本实施方式中,根据同步字符序列{Tj}为连续的M个校验信息块各添加一个同步字符作为同步头,其中为第j个校验信息块Pj添加的同步字符为Tj,同步字符序列{Tj}满足以下条件: 并且, 其中,函数1≤j≤M,M为大于3的整数。本实施方式中的校验信息块为10G EPON中FEC码字的校验信息块,同步字符为00或11。
本实施方式的具体流程如图3所示,在步骤310中,对数据信息进行64/66线路编码。具体地说,将数据信息以64比特块为单位进行划分,64/66线路编码器对划分后的各数据信息块进行64/66线路编码,即为每个数据信息块添加2比特的同步字符作为该数据信息块的同步头。这2比特的同步字符只有“01”或“10”两种可能。其中,同步字符为“01”表示该64比特数据信息块为纯数据信息;同步字符为“10”表示该64比特数据信息块中包含数据信息和控制信息。这2比特的同步字符中有一个比特为重要比特,另一个比特为次要比特。该重要比特除用于数据信息块的同步外,还用于指示该数据信息块中信息的类型,该次要比特仅用于数据信息块的同步。
接着,进入步骤320,将各64比特的数据信息块及其同步头中的重要比特作为FEC编码器的输入数据比特送入到缓存器中,进行FEC输入信息的缓存/排序,等缓存器中的数据比特构成一个FEC编码数据帧时再一并送入到FEC编码器进行FEC编码,而同步头中的次要比特不参与该FEC编码,如图4所示。经FEC编码后生成的校验信息为64比特的倍数,也就是说,可以将校验信息以64比特为单位划分成校验信息块Pi(i=1,2,...M)。
需要说明的是,在64/66线路编码后,进行FEC输入信息的缓存/排序之前,可能还需要对数据信息块进行加扰。
由于数据信息块的同步头中仅用于数据信息块同步的次要比特不参与FEC编码,有效减少了需要通过FEC编码保护的信息量,相当于使用更多的冗余(校验比特)对尽可能少的有用的信息数据进行保护,从而获得更大的编码增益,增大了EPON系统的功率预算。而且,由于对用于指示数据类型的重要比特进行了FEC编码保护,更大的编码增益可以提高对数据类型判断的正确概率。
接着,进入步骤330,为生成的校验信息块添加同步头。具体地说,根据同步字符序列{Tj}为连续的M个校验信息块各添加一个同步字符作为同步头,其中为第j个校验信息块Pj添加的同步字符为Tj,同步字符序列{Tj}满足以下条件: 并且, 其中,函数1≤j≤M,M为大于3的整数。
在本实施方式中,以M=4为例进行说明。当M=4时,满足上述条件的同步字符序列{Tj}为{00,11,11,00}或{11,00,00,11},如表2所示。
表2
因此,如果采用的同步字符序列为{00,11,11,00},则为第一个校验信息块添加同步字符“00”,作为该校验信息块的同步头;为第二个校验信息块添加同步字符“11”,作为该校验信息块的同步头;为第三个校验信息块添加同步字符“11”,作为该校验信息块的同步头;为第四个校验信息块添加同步字符“00”,作为该校验信息块的同步头,如图5所示。如果采用的同步字符序列为{11,00,00,11},则为生成的校验信息块添加同步头后的FEC码字如图6所示。
接着,进入步骤340,将带校验信息块的同步头的FEC码字传送到物理媒质附加字符,进行发送。具体地说,在完成为校验信息块添加同步头的步骤后,FEC码字包含有K个数据信息块及其相应的同步头,和M个校验信息块及其相应的同步头,当FEC码字形成系统所要求的帧结构后,再经过码率调和器传送到物理媒质附加子层,进行发送。
采用本实施方式中优化的同步字符序列{00,11,11,00}或{11,00,00,11},以及采用现有技术中的同步字符序列{00,11,11,11},分别导致的FEC码字错误同步的最少比特数如表3所示。
表3
不难发现,如果采用现有技术的方案,则当一个FEC码字中有4个同步比特同时出错时,就有可能出现错误同步。而如果采用本实施方式中优化的方案,则一个FEC码字中至少需要有6个同步比特同时出错,才有可能出现错误同步,从而提高了系统的稳定性。由于FEC码字的错误同步的概率为每个错误同步起始点的概率总和,因此,设pe为每比特的错误概率,则在采用现有技术方案的情况下,FEC码字的错误同步的概率p(false)≈2pe 4,设在10G EPON中的每比特误码率为10-3,并且N的取值范围为十位数或者百位数,则p(false)≈2×(10-12)。与之相对比,设p′e为本实施方式的每比特的错误概率,并以采用的同步字符序列为{11,00,00,11}为例,可导致FEC码字错误同步的最少比特位数是6比特,因此,p′(false)≈4p′e 6。设在10G EPON中的每比特误码率为10-3,并且N的取值范围为十位数或者百位数,可以得到,p′(false)≈4×(10-18)。由此可见,本实施方式的FEC码字错误同步的概率远远的小于现有技术方案的FEC码字错误同步的概率。
值得一提的是,本实施方式中是以在10G EPON的应用场景下,同步字符为两比特的“00”或“11”为例进行说明,而在实际应用中,也可以是其它两比特的同步字符,如“01”、“10”,或其它长度的同步字符,如三比特、四比特的同步字符。
本发明的第二实施方式涉及一种信息块编码方法,本实施方式与第一实施方式大致相同,其区别在于,在第一实施方式中,校验信息块的个数M=4,而在本实施方式中,校验信息块的个数M=5。因此,为了保证同步字符序列{Tj}能够满足条件: 并且, 可以将以下序列之一作为同步字符序列{Tj}:
{00,00,11,00,11};{00,00,11,11,00};{00,11,00,00,11};{00,11,00,11,11};
{00,11,11,00,00};{00,11,11,00,11};{00,11,11,11,00};{11,00,00,00,11};
{11,00,00,11,00};{11,00,00,11,11};{11,00,11,00,00};{11,00,11,11,00};
{11,11,00,00,11};{11,11,00,11,00}。
采用本实施方式中优化的同步字符序列(即上述各序列),以及采用现有技术中的同步字符序列{00,11,11,11},分别导致的FEC码字错误同步的最少比特数如表4所示。
表4
不难发现,如果采用现有技术的方案,则当一个FEC码字中有4个同步比特同时出错时,就有可能出现错误同步。而如果采用本实施方式中优化的方案,则一个FEC码字中至少需要有6个同步比特同时出错,才有可能出现错误同步。
本发明的第三实施方式涉及一种信息块编码方法,本实施方式与第一实施方式大致相同,其区别在于,在第一实施方式中,校验信息块的数据M=4,而在本实施方式中,校验信息块的数据M=6。因此,为了保证同步字符序列{Tj}能够满足条件: 并且, 可以将以下序列之一作为同步字符序列{Tj}:
{00,00,11,11,00,11};{00,11,00,00,11,11};{00,11,00,11,11,00};
{00,11,11,00,11,00};{11,00,00,11,00,11};{11,00,11,00,00,11};
{11,00,11,11,00,00};{11,11,00,00,11,00}。
采用本实施方式中优化的同步字符序列(即上述各序列),以及采用现有技术中的同步字符序列{00,11,11,11},分别导致的FEC码字错误同步的最少比特数如表5所示。
表5
不难发现,如果采用现有技术的方案,则当一个FEC码字中有4个同步比特同时出错时,就有可能出现错误同步。而如果采用本实施方式中优化的方案,则一个FEC码字中至少需要有8个同步比特同时出错,才有可能出现错误同步。
值得一提的是,当校验信息块M的数目确定后,可以从相应表(如M=4时对应表3)的优化方案中选取一个同步字符序列,因此,可以加快接收端的同步速度。另外,当M为2或为3时,也可以有其它替代的同步字符序列,分别如表6和表7所示。
表6
表7
本发明的第四实施方式涉及一种同步检测方法,具体流程如图7所示。
在步骤710中,接收端的同步器在连续的比特流中,每隔Q个比特获取一个字符,依次连续获取M个字符,其中,Q为信息块的比特数。比如说,在连续的比特流中,每隔64比特获取一个2比特的字符,依次连续获取3个字符(针对一个信息块的比特数为64比特,发送端生成3个校验信息块,同步头为2比特的情况)。在本实施方式中,信息块为10G EPON中FEC码字的校验信息块,同步字符为“00”或“11”。
具体地说,如果M=4,则满足上述条件的同步字符序列{Tj}为{00,11,11,00}或{11,00,00,11}。
如果M=5,则满足上述条件的同步字符序列{Tj}为以下序列之一:
{00,00,11,00,11};{00,00,11,11,00};{00,11,00,00,11};{00,11,00,11,11};
{00,11,11,00,00};{00,11,11,00,11};{00,11,11,11,00};{11,00,00,00,11};
{11,00,00,11,00};{11,00,00,11,11};{11,00,11,00,00};{11,00,11,11,00};
{11,11,00,00,11};{11,11,00,11,00}。
如果M=6,则满足上述条件的同步字符序列{Tj}为以下序列之一:
{00,00,11,11,00,11};{00,11,00,00,11,11};{00,11,00,11,11,00};
{00,11,11,00,11,00};{11,00,00,11,00,11};{11,00,11,00,00,11};
{11,00,11,11,00,00};{11,11,00,00,11,00}。
因此,同步器可以根据校验信息块的数目M,判断出所获取的M个字符所构成的序列是否与预定的同步字符序列{Tj}相同。如果相同,则进入步骤730,如果不同,则进入步骤740。
在步骤730中,由于所获取的M个字符所构成的序列与预定的同步字符序列{Tj}相同,说明同步成功,因此,在本步骤中,可将M个字符的位置作为M个校验信息块的同步头的位置,完成同步操作。
如果所获取的M个字符所构成的序列与预定的同步字符序列{Tj}不同,则说明同步失败,因此,在步骤740中,该同步器显示同步失败的信息。
值得一提的是,本实施方式中是以在10G EPON的应用场景下,同步字符为两比特的“00”或“11”为例进行说明,而在实际应用中,也可以是其它两比特的同步字符,如“01”、“10”,或其它长度的同步字符,如三比特、四比特的同步字符。
本发明的第五实施方式涉及一种信息块编码装置,如图8所示,包括:序列存贮模块,用于存贮同步字符序列{Tj},{Tj}满足以下条件: 并且, 其中,函数1≤j≤M,M为大于3的整数;第一同步编码模块,用于根据该序列存贮模块中的同步字符序列{Tj}为连续的M个信息块各添加一个同步字符作为同步头,其中为第j个信息块Pj添加的同步字符为Tj。由于本实施方式的装置为10G EPON中FEC码字的校验信息块的编码装置,信息块为10G EPON中FEC码字的校验信息块,同步字符为“00”或“11”。因此本装置还包含:第二同步编码模块,用于为每个数据信息块添加同步头,该同步头中包括一个重要比特,该重要比特用于指示对应的数据信息块的类型;FEC编码模块,用于对第二同步编码模块输出的预定数目的数据信息块和该数据信息块的同步头中的重要比特进行FEC编码,得到M个校验信息块,输出到该第一同步编码模块。
根据上述公式可以推导出:如果M=4,则满足条件的同步字符序列{Tj}为{00,11,11,00}或{11,00,00,11},该同步字符序列导致的FEC码字错误同步的最少错误同步比特数为6(从表3中可知),也就是说,一个FEC码字中至少需要有6个同步比特同时出错,才有可能出现错误同步,从而提高了系统的稳定性。
如果M=5,则满足条件的同步字符序列{Tj}为以下序列之一:
{00,00,11,00,11};{00,00,11,11,00};{00,11,00,00,11};{00,11,00,11,11};
{00,11,11,00,00};{00,11,11,00,11};{00,11,11,11,00};{11,00,00,00,11};
{11,00,00,11,00};{11,00,00,11,11};{11,00,11,00,00};{11,00,11,11,00};
{11,11,00,00,11};{11,11,00,11,00}。
从表4中可知,M=5时导致FEC码字错误同步的最少错误同步比特数也同样为6。
如果M=6,则满足条件的同步字符序列{Tj}为以下序列之一:
{00,00,11,11,00,11};{00,11,00,00,11,11};{00,11,00,11,11,00};
{00,11,11,00,11,00};{11,00,00,11,00,11};{11,00,11,00,00,11};
{11,00,11,11,00,00};{11,11,00,00,11,00}。
从表5中可知,M=6时导致FEC码字错误同步的最少错误同步比特数为8。
本发明的第六实施方式涉及一种同步检测装置,如图9所示,包括:序列存贮模块,用于存贮同步字符序列{Tj},{Tj}满足以下条件: 并且, 其中,函数1≤j≤M,M为大于3的整数;抽样模块,用于在输入的连续比特流中,每隔Q个比特获取一个字符,依次连续获取M个字符构成抽样序列;比较模块,用于比较该抽样模块得到的抽样序列和该序列存贮模块中的同步字符序列,如果该抽样序列和同步字符序列相同,则将该抽样序列中M个字符的位置记录为M个信息块的同步头的位置,输出表示同步成功的信号,如果该抽样序列和同步字符序列不同,则输出表示同步失败的信号。
本实施方式的装置为10G EPON中的同步检测装置,信息块为10G EPON中FEC码字的校验信息块,同步字符为“00”或“11”。因此,当M=4时,满足条件的同步字符序列{Tj}为{00,11,11,00}或{11,00,00,11}。
当M=5时,满足条件的同步字符序列{Tj}为以下序列之一:
{00,00,11,00,11};{00,00,11,11,00};{00,11,00,00,11};{00,11,00,11,11};
{00,11,11,00,00};{00,11,11,00,11};{00,11,11,11,00};{11,00,00,00,11};
{11,00,00,11,00};{11,00,00,11,11};{11,00,11,00,00};{11,00,11,11,00};
{11,11,00,00,11};{11,11,00,11,00}。
当M=6时,满足条件的同步字符序列{Tj}为以下序列之一:
{00,00,11,11,00,11};{00,11,00,00,11,11};{00,11,00,11,11,00};
{00,11,11,00,11,00};{11,00,00,11,00,11};{11,00,11,00,00,11};
{11,00,11,11,00,00};{11,11,00,00,11,00}。
不难发现,在M大于或等于4的情况下,一个FEC码字中至少需要有6个同步比特同时出错时,才有可能出现错误同步,从而提高了系统的稳定性。
综上所述,在本发明的实施方式中,使用满足以下条件的同步字符序列{Tj}进行同步编码和同步检测:
其中,函数1≤j≤M,M为大于3的整数;
只有在连续M个信息块的同步头中同时出现至少4个同步字符的差错时,才会出现错误同步的问题。
上述同步字符序列应用在10G以太网无源光网络中FEC码字的校验信息块时,只有在一个FEC码字中有6个或6个以上同步比特同时出错时,才会出现错误同步的问题。而使用现有技术时,有可能在一个FEC码字中只有4个同步比特同时出错时就出现错误同步。
M=4时,将{00,11,11,00}或{11,00,00,11}作为同步字符序列,导致FEC码字错误同步的最少错误同步比特数为6。
M=5时,将以下序列之一作为同步字符序列,导致FEC码字错误同步的最少错误同步比特数为6:
{00,00,11,00,11};{00,00,11,11,00};{00,11,00,00,11};{00,11,00,11,11};
{00,11,11,00,00};{00,11,11,00,11};{00,11,11,11,00};{11,00,00,00,11};
{11,00,00,11,00};{11,00,00,11,11};{11,00,11,00,00};{11,00,11,11,00};
{11,11,00,00,11};{11,11,00,11,00}。
M=6时,将以下序列之一作为同步字符序列,导致FEC码字错误同步的最少错误同步比特数为8:
{00,00,11,11,00,11};{00,11,00,00,11,11};{00,11,00,11,11,00};
{00,11,11,00,11,00};{11,00,00,11,00,11};{11,00,11,00,00,11};
{11,00,11,11,00,00};{11,11,00,00,11,00}。
对数据信息块及其同步头中的重要比特进行FEC编码得到校验信息块,该重要比特为用于指示同一线路编码块中信息数据的类型的比特。由于数据信息块的同步头中仅用于数据信息块同步的部分比特不参与FEC编码,有效减少了需要通过FEC编码保护的信息量,使得更多的冗余(校验比特)对尽可能少的有用的信息数据进行保护,从而获得更大的编码增益,增大了EPON系统的功率预算。而且,由于对用于指示数据类型的比特进行了FEC编码保护,更大的编码增益可以提高对数据类型判断的正确概率。
需要说明的是,为了较为具体地说明本发明的技术方案,上述各实施方式都是以10G EPON为背景进行描述的。不过本发明的技术方案并非只能应用在10G EPON,也可以应用在其它以太网技术,或其它需要同步的技术中。
虽然通过参照本发明的某些优选实施方式,已经对本发明进行了图示和描述,但本领域的普通技术人员应该明白,可以在形式上和细节上对其作各种改变,而不偏离本发明的精神和范围。
Claims (22)
2.根据权利要求1所述的信息块编码方法,其特征在于,所述M=4,所述同步字符序列{Tj}为{A,B,B,A}或{B,A,A,B},其中A、B为不同的同步字符。
3.根据权利要求1所述的信息块编码方法,其特征在于,所述M=5,所述同步字符序列{Tj}为以下之一,其中A、B为不同的同步字符:
{A,A,B,A,B};{A,A,B,B,A};{A,B,A,A,B};{A,B,A,B,B};
{A,B,B,A,A};{A,B,B,A,B};{A,B,B,B,A};{B,A,A,A,B};
{B,A,A,B,A};{B,A,A,B,B};{B,A,B,A,A};{B,A,B,B,A};
{B,B,A,A,B};{B,B,A,B,A}。
4.根据权利要求1所述的信息块编码方法,其特征在于,所述M=6,所述同步字符序列{Tj}为以下之一,其中A、B为不同的同步字符:
{A,A,B,B,A,B};{A,B,A,A,B,B};{A,B,A,B,B,A};{A,B,B,A,B,A};
{B,A,A,B,A,B};{B,A,B,A,A,B};{B,A,B,B,A,A};{B,B,A,A,B,A}。
5.根据权利要求2至4中任一项所述的信息块编码方法,其特征在于,所述校验信息块为10G以太网无源光网络中FEC码字的校验信息块,所述同步字符A为00,所述同步字符B为11。
6.根据权利要求5所述的信息块编码方法,其特征在于,所述通过FEC得到M个连续的校验信息块的步骤之前还包括以下步骤:
为每个数据信息块添加同步头,该同步头中包括一个重要比特,该重要比特用于指示对应的数据信息块的类型;
所述通过FEC得到M个连续的校验信息块的步骤中,
对预定数目的所述数据信息块和该数据信息块的同步头中的重要比特进行FEC编码,得到M个所述校验信息块。
8.根据权利要求7所述的同步检测方法,其特征在于,所述M=4,所述同步字符序列{Tj}为{A,B,B,A}或{B,A,A,B},其中A、B为不同的同步字符。
9.根据权利要求7所述的同步检测方法,其特征在于,所述M=5,所述同步字符序列{Tj}为以下之一,其中A、B为不同的同步字符:
{A,A,B,A,B};{A,A,B,B,A};{A,B,A,A,B};{A,B,A,B,B};
{A,B,B,A,A};{A,B,B,A,B};{A,B,B,B,A};{B,A,A,A,B};
{B,A,A,B,A};{B,A,A,B,B};{B,A,B,A,A};{B,A,B,B,A};
{B,B,A,A,B};{B,B,A,B,A}。
10.根据权利要求7所述的同步检测方法,其特征在于,所述M=6,所述同步字符序列{Tj}为以下之一,其中A、B为不同的同步字符:
{A,A,B,B,A,B};{A,B,A,A,B,B};{A,B,A,B,B,A};{A,B,B,A,B,A};
{B,A,A,B,A,B};{B,A,B,A,A,B};{B,A,B,B,A,A};{B,B,A,A,B,A}。
11.根据权利要求7至10中任一项所述的同步检测方法,其特征在于,所述信息块为10G以太网无源光网络中FEC码字的校验信息块,所述同步字符A为00,所述同步字符B为11。
13.根据权利要求12所述的信息块编码装置,其特征在于,所述M=4,所述同步字符序列{Tj}为{A,B,B,A}或{B,A,A,B},其中A、B为不同的同步字符。
14.根据权利要求12所述的信息块编码装置,其特征在于,所述M=5,所述同步字符序列{Tj}为以下之一,其中A、B为不同的同步字符:
{A,A,B,A,B};{A,A,B,B,A};{A,B,A,A,B};{A,B,A,B,B};
{A,B,B,A,A};{A,B,B,A,B};{A,B,B,B,A};{B,A,A,A,B};
{B,A,A,B,A};{B,A,A,B,B};{B,A,B,A,A};{B,A,B,B,A};
{B,B,A,A,B};{B,B,A,B,A}。
15.根据权利要求12所述的信息块编码装置,其特征在于,所述M=6,所述同步字符序列{Tj}为以下之一,其中A、B为不同的同步字符:
{A,A,B,B,A,B};{A,B,A,A,B,B};{A,B,A,B,B,A};{A,B,B,A,B,A};
{B,A,A,B,A,B};{B,A,B,A,A,B};{B,A,B,B,A,A};{B,B,A,A,B,A}。
16.根据权利要求13至15中任一项所述的信息块编码装置,其特征在于,所述装置为10G以太网无源光网络中FEC码字的校验信息块的编码装置,所述信息块为10G以太网无源光网络中FEC码字的校验信息块,所述同步字符A为00,所述同步字符B为11。
17.根据权利要求16所述的信息块编码装置,其特征在于,还包括:
第二同步编码模块,用于为每个数据信息块添加同步头,该同步头中包括一个重要比特,该重要比特用于指示对应的数据信息块的类型;
所述FEC编码模块对第二同步编码模块输出的预定数目的所述数据信息块和该数据信息块的同步头中的重要比特进行FEC编码,得到M个所述校验信息块。
18.一种同步检测装置,其特征在于,包括:
序列存贮模块,用于存贮同步字符序列{Tj},{Tj}满足以下条件:
其中,函数1≤j≤M,M为大于3的整数;
抽样模块,用于在输入的连续比特流中,每隔Q个比特获取一个字符,依次连续获取M个字符构成抽样序列;
比较模块,用于比较所述抽样模块得到的抽样序列和所述序列存贮模块中的同步字符序列,如果该抽样序列和所述同步字符序列相同,则将该抽样序列中M个字符的位置记录为M个信息块的同步头的位置,输出表示同步成功的信号。
19.根据权利要求18所述的同步检测装置,其特征在于,所述M=4,所述同步字符序列{Tj}为{A,B,B,A}或{B,A,A,B},其中A、B为不同的同步字符。
20.根据权利要求18所述的同步检测装置,其特征在于,所述M=5,所述同步字符序列{tj}为以下之一,其中A、B为不同的同步字符:
{A,A,B,A,B};{A,A,B,B,A};{A,B,A,A,B};{A,B,A,B,B};
{A,B,B,A,A};{A,B,B,A,B};{A,B,B,B,A};{B,A,A,A,B};
{B,A,A,B,A};{B,A,A,B,B};{B,A,B,A,A};{B,A,B,B,A};
{B,B,A,A,B};{B,B,A,B,A}。
21.根据权利要求18所述的同步检测装置,其特征在于,所述M=6,所述同步字符序列{Tj}为以下之一,其中A、B为不同的同步字符:
{A,A,B,B,A,B};{A,B,A,A,B,B};{A,B,A,B,B,A};{A,B,B,A,B,A};
{B,A,A,B,A,B};{B,A,B,A,A,B};{B,A,B,B,A,A};{B,B,A,A,B,A}。
22.根据权利要求19至21中任一项所述的同步检测装置,其特征在于,所述装置为10G以太网无源光网络中的同步检测装置,所述信息块为10G以太网无源光网络中FEC码字的校验信息块,所述同步字符A为00,所述同步字符B为11。
Priority Applications (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN200710106648.7A CN101312349B (zh) | 2007-05-26 | 2007-05-26 | 信息块编码及同步检测的方法和装置 |
EP08748671.8A EP2159919B1 (en) | 2007-05-26 | 2008-05-23 | Method and device for information block coding and synchronization detecting |
PCT/CN2008/071069 WO2008145056A1 (en) | 2007-05-26 | 2008-05-23 | Method and device for information block coding and sync detecting |
US12/623,798 US8880975B2 (en) | 2007-05-26 | 2009-11-23 | Method and device for information block coding and synchronization detecting |
US12/820,745 US20100251079A1 (en) | 2007-05-26 | 2010-06-22 | Method and device for information block coding and synchronization detecting |
HK10107179.6A HK1140864A1 (en) | 2007-05-26 | 2010-07-27 | Method and device for information block coding and synchronization detecting |
US13/075,931 US8281228B2 (en) | 2007-05-26 | 2011-03-30 | Method and device for information block coding and synchronization detecting |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN200710106648.7A CN101312349B (zh) | 2007-05-26 | 2007-05-26 | 信息块编码及同步检测的方法和装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101312349A true CN101312349A (zh) | 2008-11-26 |
CN101312349B CN101312349B (zh) | 2010-08-25 |
Family
ID=40074580
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN200710106648.7A Active CN101312349B (zh) | 2007-05-26 | 2007-05-26 | 信息块编码及同步检测的方法和装置 |
Country Status (5)
Country | Link |
---|---|
US (3) | US8880975B2 (zh) |
EP (1) | EP2159919B1 (zh) |
CN (1) | CN101312349B (zh) |
HK (1) | HK1140864A1 (zh) |
WO (1) | WO2008145056A1 (zh) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102195750A (zh) * | 2010-03-03 | 2011-09-21 | 株式会社日立制作所 | 数据传送装置及数据传送系统 |
WO2014179937A1 (zh) * | 2013-05-07 | 2014-11-13 | 华为技术有限公司 | 一种编码及解码的方法、设备和系统 |
WO2016074591A1 (en) * | 2014-11-10 | 2016-05-19 | Huawei Technologies Co., Ltd. | Adding operations, administration, and maintenance (oam) information in 66-bit code |
CN108347292A (zh) * | 2017-01-22 | 2018-07-31 | 深圳市中兴微电子技术有限公司 | 一种物理编码子层的数据编解码方法和装置 |
CN109672507A (zh) * | 2019-01-04 | 2019-04-23 | 烽火通信科技股份有限公司 | 一种网络中误码率的检测方法及系统 |
WO2019105471A1 (zh) * | 2017-12-01 | 2019-06-06 | 华为技术有限公司 | 数据编译码方法和装置、olt、onu和pon系统 |
CN114745029A (zh) * | 2022-04-13 | 2022-07-12 | 北京盈通恒信电力科技有限公司 | 用于窄带电力线通信同步捕获的方法、装置和系统 |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101312349B (zh) * | 2007-05-26 | 2010-08-25 | 华为技术有限公司 | 信息块编码及同步检测的方法和装置 |
US8738988B2 (en) * | 2010-06-29 | 2014-05-27 | Futurewei Technologies, Inc. | Data sending/receiving method with forward error correction and related component and system for gigabit ethernet |
US9113227B2 (en) * | 2012-03-12 | 2015-08-18 | Broadcom Corporation | Reduced complexity transcoding |
CN102801495B (zh) * | 2012-06-18 | 2015-07-08 | 北京遥测技术研究所 | 一种基于喷泉码的遥测数据帧同步方法 |
US9942063B2 (en) | 2012-10-26 | 2018-04-10 | Altera Corporation | Apparatus for improved encoding and associated methods |
US9490836B2 (en) * | 2012-10-26 | 2016-11-08 | Altera Corporation | Apparatus for improved encoding and associated methods |
US9191252B1 (en) * | 2013-02-28 | 2015-11-17 | L-3 Communications Corp. | Variable length header for identifying changed parameters of a waveform type |
US9438411B1 (en) | 2015-08-12 | 2016-09-06 | The Boeing Company | Method and apparatus for synchronizing digital messages |
US10108486B2 (en) * | 2015-09-11 | 2018-10-23 | Arm Limited | Error protection |
US10979210B1 (en) * | 2019-02-12 | 2021-04-13 | Xilinx, Inc. | Synchronization headers for serial data transmission with multi-level signaling |
Family Cites Families (44)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3428327B2 (ja) * | 1996-10-11 | 2003-07-22 | 株式会社日立製作所 | データ同期信号検出装置 |
US3913068A (en) * | 1974-07-30 | 1975-10-14 | Ibm | Error correction of serial data using a subfield code |
GB2061575B (en) * | 1979-10-24 | 1984-09-19 | Matsushita Electric Ind Co Ltd | Method and apparatus for encoding low redundancy check words from source data |
EP0144431B1 (en) * | 1983-03-12 | 1990-10-24 | Sony Corporation | Error-correcting apparatus |
EP0156440B1 (en) * | 1984-03-24 | 1990-01-24 | Koninklijke Philips Electronics N.V. | An information transmission method with error correction for user words, an error correcting decoding method for such user words, an apparatus for information transmission for use with the method, a device for information decoding for use with the method and an apparatus for use with such device |
US4646290A (en) * | 1984-08-03 | 1987-02-24 | National Information Utilities Corp. | Data transmission method and apparatus |
EP0212327B1 (en) * | 1985-07-26 | 1991-10-02 | Fujitsu Limited | Digital signal transmission system having frame synchronization operation |
US4649543A (en) * | 1985-08-30 | 1987-03-10 | Motorola, Inc. | Synchronization sequence decoder for a digital radiotelephone system |
US4937843A (en) * | 1986-03-28 | 1990-06-26 | Ampex Corporation | Digital data block synchronizer |
NZ220548A (en) * | 1986-06-18 | 1990-05-28 | Fujitsu Ltd | Tdm frame synchronising circuit |
JPH0828691B2 (ja) * | 1988-03-14 | 1996-03-21 | 富士通株式会社 | フレーム同期方式 |
US5289476A (en) * | 1991-05-10 | 1994-02-22 | Echelon Corporation | Transmission mode detection in a modulated communication system |
KR0157546B1 (ko) * | 1995-01-19 | 1998-11-16 | 김광호 | 디지탈 전송신호의 복원 장치 |
JP2882302B2 (ja) * | 1995-02-24 | 1999-04-12 | 株式会社日立製作所 | 情報の記録方法及び再生方法 |
KR100377524B1 (ko) * | 1995-04-04 | 2003-07-23 | 마쯔시다덴기산교 가부시키가이샤 | 기록매체,기록방법과장치,및재생방법과장치 |
US5974106A (en) * | 1995-09-01 | 1999-10-26 | Motorola, Inc. | Method and apparatus for multirate data communications |
JP3305966B2 (ja) * | 1995-12-25 | 2002-07-24 | ソニー株式会社 | データ復号装置及びその方法並びにデータ再生装置 |
JP2982948B2 (ja) * | 1995-12-27 | 1999-11-29 | 松下電器産業株式会社 | 無線受信装置 |
EP0790615A3 (en) * | 1996-02-19 | 1998-04-15 | Sony Corporation | Data decoding apparatus and method and data reproduction apparatus |
JP3956417B2 (ja) * | 1997-02-28 | 2007-08-08 | ソニー株式会社 | ディスク装置及びディスク再生方法 |
GB9802096D0 (en) * | 1998-01-30 | 1998-03-25 | Sgs Thomson Microelectronics | Shared memory access |
US6536011B1 (en) * | 1998-10-22 | 2003-03-18 | Oak Technology, Inc. | Enabling accurate demodulation of a DVD bit stream using devices including a SYNC window generator controlled by a read channel bit counter |
US6263469B1 (en) * | 1998-10-22 | 2001-07-17 | Oak Technology, Inc. | Methods and systems for accessing data from a DVD using a sync detector including a 26 state finite state machine |
CZ2001525A3 (cs) * | 1999-06-10 | 2001-08-15 | Koninklijke Philips Electronics N. V. | Zařízení pro kódování datového toku pro opravu chyb, nosič záznamu a zařízení pro opravu chyb |
US6650638B1 (en) * | 2000-03-06 | 2003-11-18 | Agilent Technologies, Inc. | Decoding method and decoder for 64b/66b coded packetized serial data |
US6718491B1 (en) * | 2000-03-06 | 2004-04-06 | Agilent Technologies, Inc. | Coding method and coder for coding packetized serial data with low overhead |
KR100506964B1 (ko) * | 2000-07-11 | 2005-08-10 | 마쯔시다덴기산교 가부시키가이샤 | 정보 기록 매체, 정보 기록 장치, 정보 기록 방법, 정보재생 장치 및 정보 재생 방법 |
US7266753B2 (en) * | 2000-12-26 | 2007-09-04 | Pioneer Corporation | Information recording/reproducing apparatus, and information recording medium |
US7102973B1 (en) * | 2002-04-12 | 2006-09-05 | Dc Ip, Llc | Media authentication using altered sector sizes |
CN100576785C (zh) * | 2002-04-25 | 2009-12-30 | Pmc-斯尔若以色列有限公司 | 以太网中的前向纠错编码 |
JP3889365B2 (ja) * | 2002-08-12 | 2007-03-07 | パイオニア株式会社 | 光学式記録媒体、記録装置、記録方法及び光学式記録媒体の製造方法 |
EP1434397B1 (en) | 2002-12-24 | 2012-08-01 | Electronics and Telecommunications Research Institute | Scheduling in an Ethernet-based optical network |
JP3711106B2 (ja) * | 2002-12-27 | 2005-10-26 | 株式会社東芝 | データ処理装置及びデータ処理方法 |
JP4279611B2 (ja) * | 2003-06-17 | 2009-06-17 | 株式会社日立コミュニケーションテクノロジー | ビット同期回路および光伝送システム局側装置 |
US7302631B2 (en) * | 2004-07-16 | 2007-11-27 | Rambus Inc. | Low overhead coding techniques |
US20060170820A1 (en) * | 2005-02-01 | 2006-08-03 | Mediatek Incorporation | Synchronization methods and systems for audio frame decoder |
US7145852B2 (en) * | 2005-03-06 | 2006-12-05 | Mediatek Incorporation | Method and apparatus for decoding encoded data around a linking area on an optical storage medium |
US7376169B2 (en) * | 2005-03-07 | 2008-05-20 | Joseph Reid Henrichs | Optical phase conjugation laser diode |
US7627246B2 (en) * | 2005-07-22 | 2009-12-01 | Novera Optics, Inc. | Wavelength division multiplexing passive optical networks to transport access platforms |
CN1949761B (zh) * | 2005-10-13 | 2010-09-15 | 腾讯科技(深圳)有限公司 | 一种数据同步方法及其差分编码方法 |
US7274315B2 (en) * | 2005-11-07 | 2007-09-25 | Broadcom Corporation | Scrambled block encoder |
JP4902665B2 (ja) * | 2006-11-17 | 2012-03-21 | アラクサラネットワークス株式会社 | データ伝送装置および伝送符号の生成方法 |
CN101312349B (zh) * | 2007-05-26 | 2010-08-25 | 华为技术有限公司 | 信息块编码及同步检测的方法和装置 |
US8442398B2 (en) * | 2008-10-21 | 2013-05-14 | Broadcom Corporation | Performance monitoring in passive optical networks |
-
2007
- 2007-05-26 CN CN200710106648.7A patent/CN101312349B/zh active Active
-
2008
- 2008-05-23 WO PCT/CN2008/071069 patent/WO2008145056A1/zh active Application Filing
- 2008-05-23 EP EP08748671.8A patent/EP2159919B1/en active Active
-
2009
- 2009-11-23 US US12/623,798 patent/US8880975B2/en active Active
-
2010
- 2010-06-22 US US12/820,745 patent/US20100251079A1/en not_active Abandoned
- 2010-07-27 HK HK10107179.6A patent/HK1140864A1/xx unknown
-
2011
- 2011-03-30 US US13/075,931 patent/US8281228B2/en active Active
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102195750A (zh) * | 2010-03-03 | 2011-09-21 | 株式会社日立制作所 | 数据传送装置及数据传送系统 |
WO2014179937A1 (zh) * | 2013-05-07 | 2014-11-13 | 华为技术有限公司 | 一种编码及解码的方法、设备和系统 |
US10014880B2 (en) | 2013-05-07 | 2018-07-03 | Huawei Technologies Co., Ltd. | Coding and decoding method and device, and system |
US10476526B2 (en) | 2013-05-07 | 2019-11-12 | Huawei Technologies Co., Ltd. | Coding and decoding method and device, and system |
WO2016074591A1 (en) * | 2014-11-10 | 2016-05-19 | Huawei Technologies Co., Ltd. | Adding operations, administration, and maintenance (oam) information in 66-bit code |
US9654250B2 (en) | 2014-11-10 | 2017-05-16 | Futurewei Technologies, Inc. | Adding operations, administration, and maintenance (OAM) information in 66-bit code |
CN108347292A (zh) * | 2017-01-22 | 2018-07-31 | 深圳市中兴微电子技术有限公司 | 一种物理编码子层的数据编解码方法和装置 |
WO2019105471A1 (zh) * | 2017-12-01 | 2019-06-06 | 华为技术有限公司 | 数据编译码方法和装置、olt、onu和pon系统 |
US11245490B2 (en) | 2017-12-01 | 2022-02-08 | Huawei Technologies Co., Ltd. | Data encoding method and apparatus, data decoding method and apparatus, OLT, ONU, and PON system |
CN109672507A (zh) * | 2019-01-04 | 2019-04-23 | 烽火通信科技股份有限公司 | 一种网络中误码率的检测方法及系统 |
CN114745029A (zh) * | 2022-04-13 | 2022-07-12 | 北京盈通恒信电力科技有限公司 | 用于窄带电力线通信同步捕获的方法、装置和系统 |
CN114745029B (zh) * | 2022-04-13 | 2024-04-16 | 北京天润旺林科技有限公司 | 用于窄带电力线通信同步捕获的方法、装置和系统 |
Also Published As
Publication number | Publication date |
---|---|
US20110173516A1 (en) | 2011-07-14 |
HK1140864A1 (en) | 2010-10-22 |
WO2008145056A1 (en) | 2008-12-04 |
US20100070823A1 (en) | 2010-03-18 |
EP2159919A4 (en) | 2010-08-18 |
EP2159919A1 (en) | 2010-03-03 |
US8281228B2 (en) | 2012-10-02 |
US20100251079A1 (en) | 2010-09-30 |
EP2159919B1 (en) | 2014-03-05 |
US8880975B2 (en) | 2014-11-04 |
CN101312349B (zh) | 2010-08-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101312349B (zh) | 信息块编码及同步检测的方法和装置 | |
CN101267210B (zh) | 数据编译码和收发方法及装置 | |
CN100353690C (zh) | 使用普通网络分组发送多个8b/10b位流的多路传输系统 | |
CN101345745B (zh) | 数据成帧方法及其设备 | |
US8171370B2 (en) | Method and apparatus for applying forward error correction in 66b systems | |
CN1968036B (zh) | 一种前向纠错解码装置及控制方法 | |
JP2002204219A (ja) | 損失パケットのバーストを訂正するための低遅延通信路符号 | |
KR101023463B1 (ko) | 데이터 에러 보고를 수행하는 방법 및 장치 | |
CN101729194B (zh) | 数据编码、数据解码的方法、装置和系统 | |
CN102025448A (zh) | 通用公共无线接口业务发送、接收方法及装置 | |
CN101192900B (zh) | 用于电信级以太网的应用前向纠错机制的通信方法和设备 | |
CN101312385B (zh) | 信息编码译码方法及装置 | |
JP3419520B2 (ja) | データ通信方法および装置 | |
CN101018107B (zh) | 数据发送设备、数据接收设备、数据发送方法、和数据接收方法 | |
CN101695015B (zh) | 一种用于epon系统的rs译码器及译码方法 | |
CN101729193A (zh) | 编码方法和装置、解码方法和装置以及编解码系统 | |
US4709227A (en) | Method and device for inserting a digital signal in a channel with higher flow rate | |
JP2000358007A (ja) | 伝送方式、それに用いる端局及び中継器並びにその伝送方法 | |
CN108650047B (zh) | 一种串行数据接收实时同步监测电路及监测方法 | |
CN101373974B (zh) | 一种编码方法及装置 | |
GB2094107A (en) | Digital code for line transmission | |
Oliveras Boada | Forward error correction in optical Ethernet Communications | |
JPH0964848A (ja) | 巡回冗長符号誤り検査方式 | |
JPS5912653A (ja) | 誤り訂正復号器の同期回路 | |
JPH04334223A (ja) | フレーム伝送装置およびフレーム同期装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |