CN101310455B - 整体瑞克（Rake）接收机及其接收方法 - Google Patents

Abstract

一种灵活的和整体的瑞克接收机装置、方法以及计算机可读介质，用于对多径扩频信号进行解码以产生符号。瑞克接收机包括输入数据双缓冲器、插入器、相关引擎以及相干累加器。输入数据双缓冲器在当前分时周期期间收集输入数据。插入和旋转输入数据，产生去扩展的数据和去扰频的数据。执行相干累加而从去扩展和去扰频的数据产生符号。

Description

整体瑞克(Rake)接收机及其接收方法

本申请要求2005年9月21日提交的美国临时申请60/719,925号的优先权。 

发明领域

本发明的一些方面一般涉及无线通信。具体地，本发明的一些实施例涉及能够在高度配置的但是有效的硬件平台上同时对多个无线通信标准进行解调的多模无线接收机的专用集成电路(ASIC)结构。 

背景技术

无线通信标准的领域已经渐渐变得日益复杂。普通配置的系统是基于包括码分多址(CDMA)、时分同步码分多址(TD-SCDMA)、宽带CDMA(WCDMA)以及码分多址2000(CDMA2000)之类的无线标准的。甚至诸如高速下行分组接入(HSDPA)和高速上行分组接入(HSUPA)之类更先进的技术也濒临于作为商用系统来使用和配置。 

此外，对于诸如移动电话、数据接入卡和模块、游戏设备、个人数字助理、数码照相机、便携式音乐播放机以及其它同时支持多个无线通信标准的便携式设备之类的无线通信设备来说、向它们的用户提供灵活性、机动性和到处存在的可接入性也变得日益重要。 

一般，每种类型的代码信道都需要各自专用的硬件来接收。CDMA瑞克接收机的传统方法是为每个接收到的多径信号分配专用的硬件部分。在每个接收机硬件组成中，所需要的硬件资源由该接收机所必须处理的最大编码信道的数量来决定。。这导致了要支持多模无线通信标准时，所实现的接收机非常的不经济。 

发明内容

本发明的实施例包括配置成对从接收到的多径信号的解码出符号的瑞克接收机装置、方法和计算机可读出介质。该接收机包括输入数据双缓冲器、插入器、相关引擎和相干累加器。输入数据双缓冲器在当前分时周期期间收集输入数据。通过插入器插入输入数据。在相关引擎处接收插入的输入数据并且进行旋转，产生去扩展的数据和去扰频的数据。通过相干累加器执行相干累加，根据去扩展和去扰频的数据而产生符号。 

附图说明

图1是能够对各种无线接收路径和每个接收路径的各种数量的扩频代码信道进行解调的、灵活的CDMA瑞克接收机结构实施例的方框图。 

图2A-D示出能够同时处理大量无线通信标准的、灵活的CDMA瑞克接收机的备选实施例。 

具体实施方式

本发明的一个方面包括实现灵活的码分多址(CDMA)瑞克接收机的结构，该结构应该能够对不同数量的无线接收路径和每个接收路径的不同数量的扩频代码信道进行解调。在宽带CDMA实施例中，该方法提供灵活的、一体化的以及低成本的瑞克接收机，用于执行对WCDMA版本99和版本5的高速下行分组接入(HSDPA)的解调。 

本发明实施例包括一种装置、方法以及集成电路，其被配置用于从多路扩展频谱中接收输入数据以产生被解码的符号。 

下述ASIC结构示出本发明的一些实施例的概念和实施。这些实施例揭示了支持宽带CDMA高速下行分组接入(HSDPA)、高速上行分组接入(HSUPA)以及全球定位系统(GPS)的多模接收机的结构。熟悉本领域的技术人员可以理解，可以等同地应用其它变型物和替代物，而这并不偏离本发明。除了上述标准和技术之外，所揭示的实施例可以同时支持的其它无线标准包括，但是不局限于：时分多址(TDMA)、全球移动通信系统(GSM)、通用分组无线 业务(GPRS)、用于GSM的增强型数据速率演进技术(EDGE)、电气和电子工程师协会(IEEE)802.11标准(“WiFi”)、微波存取全球互通(WiMAX)、蓝牙、任何无线扩频技术以及本技术领域中已知的其它无线网络通信标准。 

确定设计要求

由发射机源(诸如基站或卫星)通过空中发射的无线电发送信号一般是通过多个无线电传播路径而行进的。在每个无线电传播路径上，无线电信号经受各种干扰和失真，然后导致添加了噪声的信号以不同的相位和时间到达接收机处。在诸如WCDMA和HSDPA之类的无线通信系统中，为了提供在灵敏度和数据通过量方面的出众的性能，接收机必须能够接收这些来自每个发射机源的传播路径中的大多数(典型值：≥10)。在任意给定时间，在相邻区域中的许多发射机源(典型值：≥8)必须被同时接收。必须使传播路径的分离的组与每个发射机源相关联。 

为了示意的目的，我们定义接收机部分作为基本硬件单元，该基本硬件单元对从一个发射机源经由一个无线电传播路径到接收机的一组代码信道进行解调。对于WCDMA、HSDPA和HSUPA，需要大量的接收机部分-可能多于80个相关的传播路径。(八十是从八个发射机源和每个发射机源十个传播路径的乘积得到的)。 

当考虑接收GPS时，由于可能要在任意给定时间接收多达12个GPS发射机源(卫星)，所以同时的接收机部分的数量增加得更多。 

在分配给一个接收机部分的一个无线电传播路径中，一般存在多个被信道化代码分隔开的信息通道。把这些信息通道称为“代码信道”。要求接收机部分同时对下列WCDMA代码信道进行解调： 

1.1个主要公共控制物理信道(PCCPCH) 

2.来自服务基站的多达2个次级公共控制物理信道(SCCPCH) 

3.多达3个的专用物理信道(DPCH) 

4.1个寻呼指示信道(PICH) 

5.1个接入指示信道(AICH) 

6.3个主要公共导频信道(PCPICH) 

如果要求接收HSDPA，则接收机部分必须能够对除了WCDMA代码信道之外的下列信道进行解调： 

1.4个高速共享控制信道(HSSCCH) 

2.多达15个高速物理下行共享信道(HSPDSCH) 

此外，如果要求支持HSUPA，则除了WCDMA和HSDPA信道之外，接收机部分还必须对与上行增强型专用信道(E-DCH)相关联的下列信道进行解调： 

3.1个E-DCH绝对准许信道(E-AGCH) 

4.1个E-DCH混合ARQ指示信道(E-HICH) 

5.1个E-DCH相对准许信道(E-RGCH) 

除了这些工作于WCDMA+HSDPA+HSUPA的接收机部分之外，需要其它接收机部分对承载在从GPS卫星发射的GPS信号上的代码信道进行解调： 

1.3个C/A代码(清楚捕获代码) 

因此，接收机部分载有各种量的工作负载，范围从简单的GPS C/A代码信道的信号检测，到复杂的同时接收WCDMA、HSDPA和HSUPA上的约30个可能的代码信道。 

在每个代码信道中，一般使用正交可变扩展因子(OVSF)代码对信息符号进行信道化。在信道化之后，每个数据符号变成许多碎片(也称之为“码片”)，然后再通过扰频代码序列进一步对所产生的码片序列进行扰频。 

对于每个代码信道，接收机移除从发射机侧施加的扰频的效应(称之为“去扰频操作”)，然后通过组合许多相关的码片而颠倒信道化步骤以再产生所发送的数据符号(称之为“去扩展操作”)。 

实施例

可以通过例子来示出本发明的一些实施例的操作。图1示出了根据本发明一个实施例的灵活的和整体的瑞克接收机1000，该瑞克接收机被引入来同时处理WCDMA版本99和WCDMA版本5代码信道。熟悉本领域的技术人员应当理解，所选中的无线通信标准仅为了示意性的目的，其它实施例可适用于其它无线通信标准而不偏离本发明。 

接收机1000的中心处是执行去除扰频代码和使正交可变扩展因子代码去 扩展的相关引擎14。在多达16个多径，以及在每个多径上的不同数量的代码信道之间，相关引擎14是分时的。分配给每个多径的时间与对该多径进行解调的代码信道的实际数量相对应。处理所有的多径的时间是实际数量的多径的实际数量的代码信道的总和。在已经处理了所有多径的所有代码信道时的时间周期期间，使瑞克接收机关机以节省能量。因此，通过接收机1000的最终的灵活性来给出其特征：灵活的多径数量、灵活的用于每个多径的代码信道数量和类型、以及与实际需要对应的成正比的功耗。 

如图1所示，输入数据进入输入数据双缓冲器10。通过插入器12插入经双缓冲的输出以达到第八级码片分辨率，然后发送到相关引擎14。相关引擎14除去扰频影响和OVSF代码，使结果在相干累加器16中相加。相干累加器16输出用于进一步处理的完整的输出符号。 

瑞克控制器18提供调度信息，作为多径和多径中的代码信道的分类次序，以分时使用相关引擎14。 

在一些实施例中，根据扩展速率来选择时钟速率。例如，可以选择时钟速率为38.4MHz，相当于3.84Mcps扩展速率的10倍。选择分时周期为15个扩展码片，或150个时钟周期。 

扰频代码去除，OVSF代码去扩展以及接下来的符号解调器和组合器能够处理每个周期的代码信道。因此，在所有多径上的代码信道的总数量是150个。很明显，通过选择较高的时钟速率或较长的分时周期，可以容纳更多的代码信道。为了实用的目的，10×时钟速率和15-码片的分时周期的组合是工程上好的折衷。 

下面是瑞克接收机1000的分时配置的一个例子： 

·多径0，3，6，12，15：禁止 

·多径1，7，11，13：4个代码信道，跟踪相邻基站的P-CCPCH。 

·多径2，4，8，9，10：24个代码信道，跟踪HS-SCCH、SH-PDSCH以及DPCH。 

·多径5，14：6个代码信道，跟踪DPCH。 

因此，这种配置的代码信道的总数量是： 

4×4+5×24+2×6＝148＜150 

如上述示例所示出，列出的次序、动态多径接收机部分的数量和每个接收机部分的代码信道的数量和类型是灵活的。 

在一个15码片分时周期中，输入数据缓冲器1把前一个分时周期期间到达的输入数据0呈现给其余的接收机1000。同时，输入数据缓冲器10收集在当前分时周期期间到达的输入数据以在下一个周期中呈现。可以在一些实施例中使用双缓冲器方案。 

在一些实施例中，分别着手于用移位寄存器通过并行寄存器阵列来传播输入数据以捕获对应的输入数据的替代方法。对于到达的每个输入数据，只有一个寄存器用时钟触发并被启动来存储数据。与对每个输入数据都要更新所有移位寄存器的移位寄存器方法相比较，这个方法降低了功耗。 

接收到的信号按两倍的扩展-码片-速率(7.68Mcps)流入瑞克接收机，允许接收机故意地使定时偏移成早或晚半个-扩展-码片(对应于CPICH-E和CPICH-L)，以便得到时间同步。 

在一些实施例中，输入数据双缓冲器包括15×2×2×2＝120个寄存器单元，每个单元具有复数(同相和正交)接收信号。对于双缓冲器，60个寄存器的两个组在每个分时周期中轮流担当捕获输入数据和呈现经捕获的数据的任务。 

在输入数据按两倍的扩展-码片速率进入时，每个多径需要高达八级扩展码片的定时分辨率。在每个15-码片分时窗中，通过插入器12把所呈现的30个输入数据插入到第八级码片分辨率。 

由于改变无线电传播信道，多径会随时间移动。逐渐地，根据检测到的多径移动来调节第八级码片定时分辨率。当多个第八级码片步长的调节使多径定时越过整数扩展码片边界时，根据越过的方向，我们从当前的分时周期向该特定的多径添加第16码片数据(定时提前)或移除第15码片(定时延迟)，以补偿改变路径定时的影响。 

对于每个代码信道，插入器12以特定的第八级码片分辨率向接着的相关引擎14输出14到16个并行码片数据。 

扰频代码发生器22是在每个分时周期中为相关引擎产生复数扰频序列的 并行码片的任何电路、模块或功能。在我们的实施例中，扰频代码发生器22产生16个并行码片。 

OVSF代码发生器20是在每个分时周期中为相关引擎产生OVSF序列的并行码片的任何电路、模块或功能。在我们的示例实施中，OVSF代码发生器20产生16个并行码片。 

相关引擎14可以是从插入器12取得被插入的输入数据然后除去扰频影响的任何电路、块或功能。具体地，基于由扰频代码发生器22提供的扰频序列的每个复数码片，相关引擎14执行旨在旋转复数插入输入数据的相位的复数乘法。 

在除去扰频之后，从去扰频的输入数据中移除OVSF序列，产生14到16个并行码片数据，用于进一步在相干累加器16中进行处理。 

对于每个代码信道，相干累加器16把来自基站的、在发送过程期间在OVSF代码序列上扩展的数据加起来。相加的结果被表示为要进一步处理的输出符号。 

分时周期边界可任意选择。根据特定的多径定时和扩展因子(SF，也称为OVSF代码序列的长度)，每个分时周期可以包括与部分、一个、或多个输出符号相对应的信号码片。 

相干累加器16在由相关引擎14提供的14到16个数据码片上进行扫描。它包含2个累加树160，即，A树160A和B树160B。A树160A在分时周期中负责把数据码片加起来达到新输出符号(如果有的话)的第一码片。B树160B把其余的数据码片加起来。 

如果在分时周期中的最后的数据码片并不是输出符号的最后码片，则把A树160A或B树160B的输出存储在相干累加RAM 24中，从而保持经部分地累加的符号值以用于下一个分时周期。具体地，如果在当前分时周期中不存在新符号的第一码片，则把A树160A的输出保存在相干累加RAM24中。否则，保存B树160B的输出。 

如果在分时周期中的第一数据码片不是输出符号的第一码片，则读出相干累加RAM以检索以前存储的经部分地累加的符号，然后把它加到A树上。 

在SF＝4和SF＝8的情况中，15码片分时周期可以包含多个完整的符号。大的A树160A和B树160B被重新配置为数个较小的A和B累加树160，以产生这些输出符号。 

图2A-D示出根据本发明的实施例的、为同时处理大量无线通信标准而引入的备选的灵活的和整体的瑞克接收机的实施例。这些标准包括，但是不局限于，WCDMA、HSDPA、HSUPA、TD-SCDMA和GPS。本领域普通技术人员能够理解，所选的无线通信标准只是示意性的，其它实施例可以适用于其它无线通信标准而不偏离本发明。 

接收机结构包括按各种配置的下列电路元件： 

1.离线数据缓冲器100， 

2.高速频率/定时调节器101， 

3.多路前端数据高速缓存102， 

4.精确相位选择插入滤波器103， 

5.并行去扩展和去扰频器104， 

6.任意符号组合树105， 

7.并行频率/定时调节器106， 

8.相干组合器107，以及 

9.可变周期多接收机部分控制器108。 

在图2A-D中按各种配置和形式示出这个结构。 

多个接收机部分分时共享采用上述结构的单硬件引擎。每个接收机部分的解调要求基于无线通信标准的类型以及所要接收的代码信道的数量而变化。每个接收机部分在固定的时间周期上根据其解码需要而占据可变数量的周期。在所有接收机部分已经完成它们的处理之后每个时间周期内，关断硬件引擎以节省能量。 

概括地，可以通过接收机支持许多无线通信标准的根本的灵活性给出接收机的特征，在整个单硬件引擎上，每个标准有多个发射机源以及每个发射机有多个传播路径，以及每个路径有多个代码信道。功耗与实际工作量成正比。 

一种可选缓冲器，即，离线数据缓冲器100，被置于前面以提供样本存储。这对于在WCDMA中的PICH解调和解码、GPS信号捕获以及频率间和/或RAT(无线接入技术)间信号扫描是特别有用的。 

按固定的次序从离线数据缓冲器100中依次捕获输入基带数据。接着，当对应的接收机部分得到其在硬件引擎上的分时时间时，相关的数据可以以任意的次序和/或以脉冲的形式从离线数据缓冲器读出。这允许恒定速率的输入基带接收，而处理电路按任意的速率运行。 

接收机作为一个整体一般使用可调谐到特定无线电载波频率的振荡器。然而，由于相对运动，通过不同无线电传播路径行进的信号对于接收机所调谐到的频率会有不同的频率偏移。速度频率/定时调节器101可以是能对频率进行校正的任意单元。例如，GPS卫星以相当高的速度飞越天空，因此产生相当大的、必须被校正的多普勒频移。 

高速频率/定时调节器101用于校正输入流上的相对大数据量的频率/定时偏移-使接下来的信号处理更有效。 

输入的接收到的数据或是直接进入高速频率/定时调节器101，或是从离线数据缓冲器100中取出。 

值得注意的一点是，在调节器中的定时调节中，不仅频率偏移得到了校正，而且由于采样频率偏移而累积的定时偏移也得到了补偿。 

在多路前端数据高速缓存102中例示了许多部件高速缓存。每个部件高速缓存都独立地运行，并且其目的是为不同的接收流提供中间存储，其中每个流可以是： 

1.在不同接收天线上捕获的； 

2.从前端信道均衡器109输出的； 

3.通过使用不同频率/定时调节器设置而从高速频率/定时调节器101输出的。 

这些流从它们各自的源出来，然后经多路复用。在分配给其的时间中工作的每个接收机部分选择一个或多个流来执行解调。 

多路前端数据高速缓存102的另一个重要特征在于每个部件高速缓存是 双缓冲的。这允许在任何给定时刻对在多个接收机部分正在分时共享的整个时间周期上稳定的部件高速缓存进行复制。此外，由于在一个一个的高速缓存中捕获数据，与基于现有技术所根据的单个缓冲器的移位寄存器相比，高速缓存消耗的功率最少。 

为了节省离线数据缓冲器100和多路前端数据高速缓存102两者的存储元件，保持可能的最低采样率(一般为尼奎斯特采样频率)。然而，如果要求更精确的数据输出相位，则精确相位选择插入滤波器103插入可编程的数据采样偏移。 

并行去扩展和去扰频器104同时处理许多数据码片。并行去扩展和去扰频器104从精确相位选择插入滤波器103取得输入。输出被提供给任意符号组合树。 

为了支持GPS与WCDMA、HSDPA、HSUPA等，并行去扩展和去扰频器104除了主要扰频代码发生器之外还具有内置C/A代码发生器。 

当通过并行的去扩展和去扰频器104对多个数据码片进行去扩展和去扰频时，并行输出可以包含零个、一个或多个符号。 

在图2A-D中，同时把输入的经去扩展和经去扰频的数据提供给两组任意符号组合树，即，105A和105B。每个组合树用于对输入数据进行组合，经受对应屏蔽即屏蔽205A和屏蔽205B的控制。如果是N单元并行数据，则存在以下的可能性： 

1.整个N-码片数据是数据符号的一部分。这种情形下，设置屏蔽205A或205B以选择所有单元。选中的组合树把组合结果传送给跟踪电路单元。 

2.整个N-码片数据包括来自两个数据符号的码片。这种情形下，设置屏蔽205A以选择对应于第一数据符号的数据码片组，该第一数据符号是较早到达的数据，并且设置屏蔽205B以选择其余的数据码片。 

3.整个N-码片数据包括来自两个以上的数据符号的码片。这种情形下，对包含在N-码片范围内的每个完整的数据符号插入额外的时钟周期。结果，在每个时钟周期中，跟随1和2中定义的指令。 

在一些实施例中，在任意符号组合树105的输出处，可以使可选并行频 率/定时调节器106经受多路频率调节。这在信号检测和测量期间特别重要，其中尝试多路频率-偏移-假定以便找到施加于输入数据流上的正确的频率偏移量。

相干组合器107执行超过并行去扩展和去扰频器104的大小的数据码片组合。它的入口始终包含每个接收机和每个代码信道的部分地去扩展的结果。 

可变周期多接收机部分控制器108可以作为整个硬件引擎的管理实体。它向每个电路单元发出各种复位和使能脉冲。它对在每个接收机部分中的代码信道解调的顺序进行调度。 

提供一些实施例的上述说明以使任何本领域普通技术人员能够实现本发明。对于熟悉本领域的技术人员来说，这些实施例的各种修改是显而易见的，并且这里定义的一般原理可应用于其它实施例而无需创造本领。因此，本发明并不旨在局限于这里所示出的实施例，而是要符合与这里揭示的原理和新颖特征一致的最宽广的范围。 

Claims (13)

1.一种灵活的和整体的瑞克接收机包括：

配置成在当前分时周期期间收集输入数据的输入数据双缓冲器；

配置成插入从所述输入数据双缓冲器接收到的所述输入数据以产生经插入的输入数据的插入器；

配置成旋转所述经插入的输入数据的相位以产生去扩展的数据和去扰频的数据的相关引擎；以及

配置成相干地累加去所述扩展的数据和所述去扰频的数据以产生至少一个符号作为输出信号的相干累加器；其中，所述相干累加器包括两个累加树，所述第一累加树被配置成把数据码片加起来以产生至少一个符号，所述第二累加树被配置成把任何其余的数据码片加起来；

相干累加随机存储器；其中，每个分时周期包括与部分或一个输出符号相对应的数据码片；如果在当前分时周期中不存在新符号的第一码片，则将第一累加树的输出保存在相干累加随机存储器，否则保存第二累加树的输出；如果在分时周期中的第一数据码片不是输出符号的第一码片，则读出相干累加随机存储器以检索以前存储的已被部分累加的符号，然后把它加到第一累加树上。

2.如权利要求1所述的接收机，其特征在于，所述相关引擎执行正交可变扩展因子(OVSF)代码去扩展。

3.如权利要求2所述的接收机，其特征在于，所述相关引擎在多个路径中是分时的。

4.如权利要求3所述的接收机，还包括：

配置成提供与所述多径的分类次序和所述多径中的代码信道有关的调度信息以对相关引擎进行分时共享的瑞克控制器。

5.如权利要求4所述的接收机，还包括：

配置成在所述当前分时周期期间为所述相关引擎产生复数扰频序列的并行码片的扰频代码发生器。

6.如权利要求5所述的接收机，还包括：

配置成在所述当前分时周期期间为所述相关引擎产生正交可变扩展因子代码的并行码片的正交可变扩展因子代码发生器。

7.如权利要求6所述的接收机，其特征在于，所述输入数据是宽带码分多址、高速下行分组接入(HSDPA)、高速上行分组接入(HSUPA)、全球定位系统(GPS)、全球移动通信系统(GSM)、通用分组无线业务(GPRS)、或用于GSM的增强型数据速率演进技术(EDGE)数据。

8.一种灵活的整体瑞克接收方法，包括：

在当前分时周期期间收集输入数据以产生被收集的输入数据；

插入所述被收集的输入数据以产生被插入的输入数据；

旋转所述被插入的输入数据的相位以产生去扩展的数据和去扰频的数据；以及

相干地累加去扩展的数据和去扰频的数据以产生至少一个符号作为输出信号；其中，所述相干累加使用两个累加树，所述第一累加树被配置成把数据码片加起来以产生至少一个符号，所述第二累加树被配置成把任何其余的数据码片加起来；每个分时周期包括与部分或一个输出符号相对应的数据码片；如果在当前分时周期中不存在新符号的第一码片，则将第一累加树的输出保存在相干累加随机存储器，否则保存第二累加树的输出；如果在分时周期中的第一数据码片不是输出符号的第一码片，则读出相干累加随机存储器以检索以前存储的已被部分累加的符号，然后把它加到第一累加树上。

9.如权利要求8所述的方法，其特征在于，经由正交可变扩展因子(OVSF)代码去扩展来产生所述去扩展的数据。

10.如权利要求9所述的方法，还包括：

在所述被插入的输入数据的所述相位旋转中提供与所述多径的分类次序和代码信道有关的调度信息。

11.如权利要求10所述的方法，还包括：

在当前分时周期期间为所述被插入的输入数据的所述相位旋转而产生复数扰频序列的并行码片。

12.如权利要求11所述的方法，还包括：

在当前分时周期期间为所述被插入的输入数据的所述相位旋转产生正交可变扩展因子代码的并行码片。

13.如权利要求12所述的方法，其特征在于，所述输入数据是宽带码分多址、高速下行分组接入(HSDPA)、高速上行分组接入(HSUPA)、全球定位系统(GPS)、全球移动通信系统(GSM)、通用分组无线业务(GPRS)、或用于GSM的增强型数据速率演进技术(EDGE)数据。

Images