JP4283216B2 - Cdma通信システムにおける柔軟な相関と待ち行列 - Google Patents

Cdma通信システムにおける柔軟な相関と待ち行列 Download PDF

Info

Publication number
JP4283216B2
JP4283216B2 JP2004500463A JP2004500463A JP4283216B2 JP 4283216 B2 JP4283216 B2 JP 4283216B2 JP 2004500463 A JP2004500463 A JP 2004500463A JP 2004500463 A JP2004500463 A JP 2004500463A JP 4283216 B2 JP4283216 B2 JP 4283216B2
Authority
JP
Japan
Prior art keywords
correlator
samples
correlation
data
input queue
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004500463A
Other languages
English (en)
Other versions
JP2005524284A (ja
Inventor
イエ、ジュアン
ピー. ガーニー、デイビッド
キム、ユン
アール. スクーラー、アンソニー
Original Assignee
モトローラ・インコーポレイテッドMotorola Incorporated
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to US10/133,149 priority Critical patent/US6788731B2/en
Application filed by モトローラ・インコーポレイテッドMotorola Incorporated filed Critical モトローラ・インコーポレイテッドMotorola Incorporated
Priority to PCT/US2003/008254 priority patent/WO2003092236A1/en
Publication of JP2005524284A publication Critical patent/JP2005524284A/ja
Application granted granted Critical
Publication of JP4283216B2 publication Critical patent/JP4283216B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F17/00Digital computing or data processing equipment or methods, specially adapted for specific functions
    • G06F17/10Complex mathematical operations
    • G06F17/15Correlation function computation including computation of convolution operations
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69Spread spectrum techniques
    • H04B1/707Spread spectrum techniques using direct sequence modulation
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69Spread spectrum techniques
    • H04B1/707Spread spectrum techniques using direct sequence modulation
    • H04B1/709Correlator structure
    • H04B1/7095Sliding correlator type
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B2201/00Indexing scheme relating to details of transmission systems not covered by a single group of H04B3/00 - H04B13/00
    • H04B2201/69Orthogonal indexing scheme relating to spread spectrum techniques in general
    • H04B2201/707Orthogonal indexing scheme relating to spread spectrum techniques in general relating to direct sequence modulation
    • H04B2201/7097Direct sequence modulation interference
    • H04B2201/709727GRAKE type RAKE receivers

Description

本発明は、一般に無線通信システムにおける受信信号、特にCDMA通信システムにおける相関信号に関するものである。

直接シーケンス通信システム(DS−CDMA)のような符号分割多重アクセスシステムは、800MHzで動作する携帯電話システムや1800MHzのパーソナル通信システムの周波数帯で用いられる。例えば、DS−CDMAシステムにおいて、全セル内の全ての基地局は、同一の通信用無線周波数を使用する。基地局は、独自に割り当てられた拡散符号によって、このシステム内で独自に識別され得る。特定の擬似ランダムノイズ(PN)シーケンスや最長線形フィードバック・シフトレジスタ・シーケンス(m−シーケンス)が、使用者のデータストリームを拡散するために活用されている。直交変調システムにおいて、あるシーケンスは、通常、Iチャンネル符号の同相(I)チャンネル拡散のために使用され、他のシーケンスは、Qチャンネル符号の直交(Q)チャンネル拡散のために使用される。このシステムの移動端末は、同じ長さの拡散符号を有し、その符号をIおよびQチャンネルの最初の非拡散のために用いる。第3世代・パートナーシップ・プロジェクト(3GPP)の広帯域CDMA(WCDMA)とグローバル・ポジショニング・システム(GPS)において、ゴールド符号は、通常、m−シーケンスの代わりに拡散シーケンスとして活用される。

IおよびQチャンネルが拡散する前に、伝送の符号が通常、直交可変拡散因子(OVSF)符号をカバーするとして、周知の工程を用いて拡散される。電話をかけると、各移動端末は基地局によって、特定のウォルシュもしくはOVSFを付与されて、各移動端末に異なるウォルシュかOVSF符号が使用されると、あるセル内での各移動端末への伝送が直交で、全ての他の移動端末に伝送されることが保証される。この様にして、基地局と移動端末との間の双方向通信のためのチャンネルが確立される。例えば、移動端末は、特定のウォルシュとPNコードへ受信データを関連させることによって基地局に同期する。ゴールド、バーカー、そしてカサミ符号のような他の符号も用いられ、そして全てのコードは通常、組み合わせて用いられる。

通常、移動端末は、受信できる信号の擬似ノイズ(PN)符号の位相を探すための受信者探索部品として、相関器を用いる。移動端末が通信するのに用いる、基地局の正確なIおよびQチャンネルの拡散符号PN位相を知ることによって、基地局によって伝送される他の全ての符号チャンネルの検波が可能になる。通常のDS−CDMA移動受信端末は、3つ以上の独自に制御されたフィンガーを有するレイク受信器を活用し、そのフィンガーは、時間を、受信器の位相が探索部品によって決定される正確なPNシーケンス位相に時間配列される。

レイクフィンガーは、主に相関器からなる受信者探索器と復調器を含む。相関器は、事前に定義されたPN符号シーケンス(データ要素を反転、または非反転するキーとしてシーケンスを用いる)を用いてデータストリームを乗算し、結果を積分して(あるいは加算)、復号された(非拡散)信号を作成する。適切なPNシーケンス(あるいは符号位相)の保有者のみが、確実なデータの符号決定に到達するための一見不規則なデータパターンをうまく加算して、適切なシーケンスを知っているという発想である。確実なデータの符号決定に到達するための、PNシーケンスと加算によるデータ反転の工程は、通常、相関と呼ばれる。しかし、次世代CDMAとグローバル・ポジショニング・システム(GPS)通信システムの一連の提案により、提案された全てのシステムに適合するために、いく
つかの、相関器のハードウェア構成が必要とされるであろう。例えば、広帯域CDMAシステムは、適合させるのに必要な、種々の拡散符号とチップレートを提供し得る。

現状の相関方法は、通常2種類のうちの1つを含む。第1の方式は、ここで説明した、特定の装置に必要とされる特定用途向け集積回路(ASIC)上で実行される専用ハードウェアによる相関器を用いた方法を含む。費用を最小にするために、いくつかの相関器の制御区画を再利用するためのいくつかの最適化が行われるが、動作モードのわずかな変化にも、通常、いくつかのパラメータ(例えば、拡張符号、相関器の長さ、データ方式、等)を調整するためのハードウェアの変更が必要である。

現状の第2の相関方式は、相関長が調整可能である。しかし、この方式の相関器は、特定の空気中伝播インタフェイスに依存し、従って、ハードウェアに含まれるPN発生器ユニットによって制限される。さらに、この方式の相関器は、通信の標準仕様のメモリを保管する場所を含む。

従って、様々な既存品、および次世代CDMA通信標準によって生成される、あらゆる信号(あるいは増殖)を調査、受信、そして追跡できる、単体で、プログラム可能な汎用CDMAプロセッサが求められている。これらの特定用途プロセッサの構造の方式は、用途特定プロセッサと呼ばれる。特定のレジスタやメモリが専有する場所の制限がなく、処理することは利点と思われる(通常のハードウェアもしくはASIC構造内の場合)。従って、通信装置において、(共通コストに加えて)更なるハードウェアのコストをかけずに達成することは長所であると思われる。

本発明は、プログラム可能なCDMA処理のための装置および方法についてのものであり、そのCDMA処理は、種々の次世代、および現行CDMA通信基準によって作られた、あらゆる信号を検索、受信、そして追尾できる。これは、一般的なハードウェア構造上で達成され、通信システムで用いられる特有のCDMA空気伝播インタフェイスの必要性に対応するソフトウェアのアップロードのみを必要とする。ここに開示する特定の発明は、プログラム可能な相関器、もしくは入力信号の拡散を可能にする、マイクロコード化された適応CDMAプロセッサと、独立信号源、サンプル幅(精度)、オーバーサンプリングレート、そしてサンプルクロックを可能にする、同等にプログラム可能な入力キューの構造である。入力キューは次に、通常、捕捉データを、特有の処理のためのプログラム可能な相関器へ供給する。入力源は、通常、既述の処理構造中の入力装置(あるいは入力レジスタ)内に供給され、アナログ―デジタル変換器(ADC)、または一般の他の前処理部品(例えば、ディジタルチャンネルフィルタ他)からのデータを供給する。多重入力源(例えば、複数チャンネル)は、多重通信基準、複合アンテナ(例えば、ダイバーシティ)等をサポートするために活用され得る。

特に、本発明は、プログラム可能な相関器や、あらゆる符号、あるいは、オペランドメ
モリと呼ばれる長期的保存ユニットへシステムの特定の情報を保持できるホストレジスタのファイルを用いて、含有された汎用のマイクロコード化されたエンジンによって動作可能な入力キューを備える。ここで留意すべきは、全てのプロセッサがある種のマイクロコード化された命令によって操作する、ということは当業者には周知である。マイクロコード(あるいはメモリ内の命令)は、あらゆる特定のCDMA環境において動作するために、上述の発明において、必要に応じて提供される。ここで留意すべきは、マイクロコード制御は、ランダムアクセスメモリ(RAM)技術、リードオンリメモリ(ROM)技術中に存在し、あるいは別の装置(例えば、プロセッサ)によって生成され得る。更に、マイ
クロコード化されたエンジンは、プログラム可能なプロセッサからのマイクロコードの制御下における数値演算ユニット(ALU)を任意に含む。そしてこのプロセッサも、他の補助ALUを、コプロセッサの柔軟性を超えたフレキシビリティユニットを改善する構造へ含有し得る(汎用ディジタルシグナルプロセッサ、あるいはDSPの性能が上がるにつれて)。

本発明は、これまで説明した好ましい実施例とは別の応用も有するであろうが、その記載は、本発明を単に図示し、説明しているのに過ぎず、本発明に少しも制限を与えるべきものではない。明細書は、新規性に関する本発明の特徴を決定する特許請求の範囲で結論づけるが、本発明は、以下の説明が、参照数字で示す図と関連させて考えることによってより理解されるものと思われる。本発明に定義されるように、無線電話は、無線周波数帯において、電磁波を用いて基地局へ情報を伝達する通信装置である。一般に、無線電話は携帯できて、使用時に、通常人間の頭部まで持ち上げ、そして耳にあてる。

本発明のコンセプトは、製品は限定されないが、RF信号の送受信を必要とするあらゆる電子製品で有利に使用され得る。通信装置の無線電話部分はパーソナル通信用セルラー式無線電話が望ましいが、ページャ、コードレス無線電話、もしくはパーソナル通信装置(PCS)の無線電話でもよい。無線電話部分は、アナログ通信基準、もしくはディジタル通信基準に従って構成される。無線電話部分は、一般に無線周波数帯(RF)送信器、RF受信器、コントローラ、アンテナ、バッテリ、複式フィルタ、周波数合成器、信号処理器、そしてキーパッド、ディスプレイ、制御スイッチ、およびマイクロフォンのうちの少なくとも1つを含むユーザインタフェイスからなる。無線電話部分は、ページング受信器も含み得る。セルラー電話、送受信両方の無線、もしくはページャのような、選択性のある無線受信器に組み込まれる電子機器は周知の技術であり、本発明の通信装置に組み込まれ得る。本発明は、相関関係の制御(あるいは内積)が必要な、特にデータセットの1つが2つの値である、あらゆる信号処理問題に対応し得る。

図1は、本発明を活用し得るCDMA通信装置の代表的なレイク受信器の構造を示している。ほんの一例として、通信装置は、周知の技術による従来のセルラー式無線受信器の回路構成を有するセルラー式無線電話中に備えられている。その回路構成は簡略化のためにここには表記しない。本発明によるセルラー式電話は、コンパクトな筐体中に集積されたユーザインタフェイスのような、従来の携帯電話のハードウェアを含み(同様に簡略化のため表記しない)、さらにアンテナ装置も含む。それぞれ特有の無線装置は、このコンセプトや各アプリケーションのために選択される手段を実行する。

一般に、通信装置100は、無線電話104のような1つ以上の移動端末による無線通信のために設定される基地局102のような複数の基地局からなる。無線電話104は、複数の基地局と通信するための符号分割多重アクセス方式信号(CDMA)を受信(かつ伝送)するために構成され、そしてその基地局は、1つ以上の使用可能なCDMA通信基準による基地局102を含む。この例において、通信システム100は、800MHz帯で運用されるTIA/EIA暫定基準IS−95、「デュアルモード広帯域スペクトラム拡散セルラー方式システムのための移動端末基地局の両立性基準」によって運用する。あるいは、通信システム100は、1800MHz帯のPCSシステムを含む他のCDMAシステムによっても運用され得る。

基地局102は、拡散スペクトラム信号を無線電話104へ伝送する。通信中、トラフィックチャンネル上のその符号が擬似ノイズ(PN)とウォルシュカバリングとして知られるウォルシュ符号を用いて拡散されることは、当該技術分野で周知である。無線電話104のような各移動局は、特定のウォルシュ符号を基地局102によって割り当てられ、
それにより各移動端末へのチャンネル伝送は、他の全ての移動端末へのチャンネル伝送と直交する。拡散信号は、直交位相シフトキー変調されて、同相(I)と直交位相(Q)信号を形成する。IとQ信号は、それぞれ2つの特定のPNシーケンスを用いて拡散される。同一のIとQ拡散シーケンスは、通信システム100における全ての基地局によって使用される。8−SPK、64−QAM、256−QAM等のさらに高いM−アリー変調法も入力され得る。さらに異なるレートの符号も入力され得る(言い換えれば、ビット当たり多くのチップ数に対応し得る)。

例えば、無線電話104は、アンテナ106、アナログフロントエンド108、アナログ―ディジタル変換器(ADC)110、プログラム可能な相関器128を用いたプログラム可能プロセッサ114のような少なくとも1つの入力装置を含む受信経路、そしてコールプロセッサを用いたDSPのようなコントローラ、あるいはプロセッサ116からなる。状況に応じて、例えば、ADC109やADC111に示すような、ダイバーシティ用複合アンテナシステム、もしくはマルチモードシステム内のような他の受信器の入力経路も、含まれ得る。あらゆるADCは、サブチップのサンプルを提供するためにオーバーサンプリングされ得る。アンテナ106は、基地局102、かつ周辺の他の基地局からのRF信号を受信する。いくつかの受信RF信号は、直接伝送され、基地局によって可視光列が伝送される。他の受信RF信号は、反射光なので、時間内に遅延が生じる。受信RF信号は、アンテナ106によって電気信号に変換され、アナログフロントエンド108へ提供される。アナログフロントエンド108は、信号をフィルタリングし、ベースバンド信号IとQに変換する。ベースバンド信号IとQは、少なくとも1つのADC110へ提供され、ディジタルデータIとQに変換されて、そして更なる処理のために、プログラム可能なプロセッサ114の制御下において、入力キュー113へ進む。

主プロセッサ116は、無線電話104の総合機能を制御する。プロセッサ116は、ディジタル信号プロセッサ、もしくはマイクロコントローラが望ましい。プロセッサは保存された命令プログラムに応答し、その命令や他のデータを保存するためのメモリ132を備える。プロセッサは、無線電話器104の他の構成要素と結合されるのは言うまでもない。この結合は、とても複雑な作図になるので、図示しない。プログラム可能な相関器の区画128は、受信、検索、追尾が可能で、通常、プログラム可能なプロセッサ114の補助部分である。そして、そのプロセッサ114は、様々なマイクロコードのセットを活用することにより、CDMA、WCDMA、およびGPSシステム中で実施可能になる。メモリ130は、RAMやROMでよく、データ保存や命令マイクロコードの保存のために使用され得る。入力キュー113はプログラム可能なプロセッサ128の制御下にあり、そのプロセッサは、相関のあるデータが、ソフトウェアのマイクロコードを介して制御できるように、フレキシブル相関器128も制御する。あるいは、分離したメモリは、マイクロコードを保存するために提供される。図の簡略化のために表示しないが、いずれの場合も、マイクロコード化されたメモリの区画は、全てのプログラム可能なサブ区画(言い換えれば、PNクロスバーユニット、PN ALU、複素相関器、そして入力キューメモリ)が、動作を制御するために、結合される。

実際、主プロセッサ116は、「3GPPの位相1検索を実行」のような、タスク指向のメッセージをプログラム可能なプロセッサ114へ送信し得る。本発明の標準的な実施例において、主プロセッサ116は、プログラム可能なプロセッサ128に、プロセッサ114の命令メモリ130内にすでに存在する命令へのジャンプポインタ(もしくはベクトル)を与えるか、またはメモリ130内へ新たな命令を取り込む。一旦、命令がプログラム可能なプロセッサ114内に常駐、あるいは取り込まれると、入力キュー113を管理するという点においてはほとんど自動的に、プログラム可能な相関器128などは、主プロセッサ116ではなく、プログラム可能なプロセッサ114によって全て実行される。

通常、DS−CDMA受信器は、初めにシステムの取得モードを作動し、望ましい着信拡散スペクトル信号(マルチパス信号要素を含む)の全てを取得し、次に、トラッキングモードで動作して、マルチパス信号プロファイルを監視し、着信したデータチャンネルを復調する。取得は、通常、1つ以上のソースからパイロット拡散シーケンスの検出を含む。着信データチャンネルの復調は、通常、パイロットや、ウォルシュ/OVSF符号の相関(もしくは、データ符号の非拡散)、遅延ロックループ(DLL)の相関、そして周波数ロックループ(FLL)の相関関係のような、相関タスクを含む。多重アクティブモードチャンネル、あるいは多重基地局は、全ての基本的な相関操作の必要性を増加させる。

周知の技術である、従来のレイク受信器のフィンガーは、プログラム可能な相関区画が受信器のフィンガー、あるいは探査器として動作し得るので、入力キューおよび正確なPNノイズによる関連による正確なデータのアクセスによって、本発明では不要になる。さらに本発明は、マイクロコード(ソフトウェア)制御下で、データをシフトするかPNシーケンスをシフトするかによって、早期/遅期相関関係を実行し得る。さらに、プログラム可能なプロセッサは、チップレート(リアルタイム)より早く動作し得るので、相関器は、次のサンプルデータのセットが供給される前に、多重データシーケンスと関連し得る(早く、正確に、最新のフィンガー相関情報、マルチパスレイ信号、他を取得するため)。通常、プログラム可能な相関器およびプロセッサの構造は幾つかのチップ、あるいはクロックもしくは命令サイクルあたりのデータのサンプルを処理できる。これらの同時処理(もしくは並行処理)によって、極めて高度な処理スループットを、本発明により達成できる。

プログラム可能なプロセッサ114は、メモリ130、もしくはレジスタファイルを用いた相関器128を備える。一例を挙げると、アナログフロントエンド108は、基地局102を含む複数の基地局からの無線電話104によって受信される信号を検出する。プログラム可能なプロセッサ114は、メモリ130、もしくはレジスタファイルを用いた相関器128を備える。相関器128は、ADC110から受信した、検出されたサンプルデータ(PN)シーケンスと、メモリ130内に保存、もしくはPN発生器から供給される、所定の(システム特有の)PNを対比し、主プロセッサ116のために復調されたデータストリームを生成する。図に示す実施例において、相関器128は、PN数値演算ユニット(PN ALU)144、PNクロスバーユニット143、そして数値制御発振器(NCO)141とローカル積算器142を有するプログラム可能な複素相関器140を備える。

プログラム可能な相関器128は、ADC110からのデータのIおよびQストリームを受信する。サンプルデータは、本例における、直接受信された、もしくは、最初の光線と遅延時間を有する反射光線、を含む基地局102から受信された復調された拡散スペクトル信号に対応する。さらに、データは、通信システム100における他の基地局から、直接かつ反射して、受信された変調した拡散信号と対応し得る。データは、PNシーケンスと基地局102、および他の全ての基地局におけるIおよびQチャンネルを拡散するために用いられるウォルシュ符号を含み得る。

相関器128は、検出されたIとQサンプルシーケンスを、ウォルシュ、もしくはOVSF符号を含み得る、所定のPNシーケンスと比較する。一般に、規定のPNシーケンスは、着信したサンプルデータによるシーケンスに関連づける前に、受信器内のウォルシュ、もしくはOVSF符号を有する独占的OR’edである。これらのシーケンスは、PN
ALU144によって先行生成され、メモリもしくはレジスタファイル130に短期間保存、もしくは、プログラム可能な相関器128内へ、直接供給される。ここで留意すべきは、PN生成ユニット144は、一般にハードウェア(ASIC)、あるいはプログラ
ム可能なソフトウェア(マイクロコード)を基にしているということである。一例を挙げると、所定のPNシーケンスは、全ての基地局においてIおよびQチャンネルを拡散するために用いられるショートPNシーケンスの一部分と一致する。無線電話104は、メモリ130、もしくはPN値の固定パターンあるいは必要に応じて生成され得る値を保存可能なメモリ132のような記憶構成要素を備える。しかし、単一メモリも、使用されるし、それは好ましい。所定のPNシーケンスは、例えば、ショートPNシーケンス等の、512個のPNシーケンスのラストチップのような、規定数のPNシーケンスのチップ数よりなる固定パターンを備える。

プロセッサ116の制御下にある受信探査器114は、ADC110によって提供された受信データのストリームを検査する。データは、基地局102のような1つ以上の基地局から受信されたRF信号を拡散するために対応する、検出されたPN署名入りシーケンスを含んでもよい。図に示した実施例において、信号は、それぞれの同相(I)符号および直交位相(Q)符号を含む信号で直交変調される。I符号は、I PNシーケンスを用いて拡散され、Qシンボルは、Q PNシーケンスを用いて拡散される。複素相関器140は、検出されたPNサンプルシーケンスと、所定の時間分における全ての受信可能なベース伝送(言い換えれば、符号位相の拡散)のエネルギーを捕捉するための規定のPNシーケンス、を比較する。取得モード中の通信システム100のような、IS−95のDS−CDMA通信システムのための所定の時間分は、26−2/3ミリ秒が望ましく、そしてその時間は、IおよびQチャンネルを拡散するために用いられるPNシーケンスの全位相の繰返しに必要な時間である。相関器140は、Iチャンネル用のIチャンネル相関器と、改善した精度の2つの相関器出力を結合する、Qチャンネル用のQチャンネル相関器を備え得る。プログラム可能な相関器は、タスク、あるいはプロセッサ116からのマイクロコードの命令セットを含む命令レジスタ(図示せず)を備え得る。

本発明における新規性は、クロックサイクル当たりのM個のチップとN位相を関連付けるプログラム可能な相関器140の使用と、捕捉したサンプルデータをインテリジェントマナーで相関器140へ提供するために、多くの異なるサンプリングのクロックレートで多くのA/Dからのデータストリームを保存できるフレキシブル入力キュー113である。状況に応じて、小さなPNクロスバーユニット143は、正しいPNが入力キューからの正しいデータへ供給されることを保証するために、入力キューのサンプルデータシーケンスの時間シーケンス(あるいは循環)を整合させるためのPN ALU 144によって生成されたPNシーケンスを時間内に配列し直す(あるいは循環する)ユニットである。実際に、このユニットは、相関器における入力キューデータの時間シーケンスを整合するために生成されたPN符号シーケンスの場合の再配列を提供する。この方法は、入力キューのハードウェアの複雑さを大きく減少させる。さらに有利な点は、プログラム可能な相関器140は、本質的に、相関関係量、相関性の周波数調整、実行される相関性の方式、積算器のシーディングにおいて、従来のハードウェアによる相関器を越える能力を有し、もしくは通常の相関関係を用いて処理する前のPN符号値は、マイクロコードを介して、全て制御され得る。また、この新しい手法を用いて、以下に記すように、たとえMで一様に除算できなくても、フレキシブル相関器のマスキング機能を用いることにより、全てのチップの相関が可能となる。本発明において同等に重要な点は、サンプル精度、オーバーサンプルレート、そして所望のサンプリング位相に基づいて関連させるために、正確なM個の連続サンプルのデータを抽出するためのフレキシブル入力キュー113の能力である。

複素相関器140は、通常、チップ全体を間隔をあけたフレキシブル入力キュー113からのM個のサンプルデータを操作する並列相関器で、PN ALU 144のようなフレキシブルなマイクロコード化されたPN発生器、または、専用ハードウェアによるPN発生器によって生成される複素PNシーケンスのMチップと関連させる。複素相関器14
0の中心部は、図2に示すようなM個の1ビット機能ユニットで、そのユニットは、図3の複素相関器の構造内に構築される。図2−4の乗算器区画も、反転、あるいは非反転区画に置き換えられる。プログラム可能な相関器140は、以下に記す、部分相関結果を確定する(別名:内積和、あるいは代用相関値)ための入力データストリームの各サンプル上の2つの相関制御を実行し得る。Iaccum+j*Qaccum:

ここで、DataI=入力キューからのデータの実数部、DataQ=入力キューからのデータの虚数部、Iaccum=コヒーレントアキュムレーション(コヒーレント蓄積)の実数部、Qaccum=コヒーレントアキュムレーション(コヒーレント蓄積)の虚数部、PNI=生成されたPNシーケンスの実数部、およびPNQ=生成されたPNシーケンスの虚数部、である。さらに長い相関制御は、通常、これらより小さなドット結果、あるいは代用相関制御で構成される。第1式は、相互相関結果を有する複素相関(図3参照)を表し、一般に使われる。例えば、少なくとも1つの実数と少なくとも1つの複素シーケンス上の相互相関である。ある場合において、複素相関の代わりに、2つのチャンネルが2つの独立した実数チャンネルを運ぶかのように、虚数データと実数データが相互干渉もなく分離された状態にするのが望ましい。第2式は、本発明における相関関係(図2参照)を示している。状況に応じて、実数PNシーケンスのみが関連する場合において(図4参照)、クロックサイクルあたりMチップ以上の相関関係で動作するデータパスの複素領域上にPN空間が存在する。実際、拡張性のあるシングル・インストラクション・マルチプル・データ(SIMD)法のような、データの細分化(データ幅を半分に減らす)によって、相関のチップ数を、M個のチップから特別なパフォーマンスブースト用の2M個のチップまで増加させることが可能である。このようなリアルモード相関関係は、グローバル・ポジショニング・システム(GPS)、ウォルシュ相関関係、そして第3世代パートナーシップ・プロジェクト(3GPP)におけるチャンネル同期化モードのような、特殊な場合に有利に使用され得る。この全ての動作モードは、マイクロコードを介してソフトウェアによって制御可能である。

本発明は、並列処理で効果的に動作するM個の1ビット機能ユニット(図5に図示)を活用している。ここでこの機能ユニットは、キャリー・セーブ・アダー(CSA)、あるいはウォレス・ツリー構造(Wallace tree structures)のような、効率的なハードウェア構造に有利に導入され得るということに留意されたい。Mは、データの適切なクロックレートを得るために用いられる機能ユニットの数を定義する。Mは、一旦、CDMA制御システムに固定され、必要な処理スループットが決定される。あるいは、データレートの変化に対応するために可変でもよい(一般にM以下でなければならないが)。あるいは、Mは固定され、相関器は、必要に応じて相関をMサンプル未満で使用するためにマスクされてもよい(例えば、WCDMA、もしくは無線ローカルエリアネットワークシステムにおけるデータレートの変化のため)。

図5において、M個の1ビット機能ユニット139それぞれに応用できる数式(上述)の結果は、必要に応じてマスキングユニット152内にマスクされる。本来、マスキングは透明で、マイクロコードによって制御される。しかし、802.11ワイヤレス・ローカル・エリア・ネットワーク(WLAN)システムのように、相関すべきデータサンプル数がMの偶数倍でなかった場合、ユーザが規定可能なマスキング152は、相関内で合計
される特別な、または不必要なデータの効果を軽減するために提供され得る。どちらの場合も、各相関器139からの相関データは、次に、相関器内の最後の複素追加工程150中で追加される。

本発明の更なる新しい態様は、Mのサブ相関サンプルのI、Qの集積のためのコヒーレント周波数のオフセット補正を行うための相関器140内の少なくとも1つのローカルなプログラム可能の数値制御発振器(NCO)141を含むことである。これは、部分相関(またはサブ相関)の回転(もしくは複素乗算)によって本発明で達成される。必要な周波数補正(例えば、正弦、余弦出力)値の精度は、多くの通常の用途において、極めて低く(通常1−2ビット)、その精度は、複素乗算器の実行を簡単にすることに留意されたい。各NCOは、マルチビットカウンタ(通常のDSP内に見られるオフセットアドレスレジスタと類似する)として実施され、そして従来の技術において周知である、周波数オフセット補正源の現行位相、あるいはローカル発振器を計算するために活用される。多重周波数の正確なプログラム可能な相関器の実行は、ハードウェアにおいて比較的簡単であり、そして多重周波数オフセットのための相関処理における直接の速度向上を実現し得ることに留意されたい。追加の相関関係(それぞれの可能な、あるいは仮定の周波数オフセットから)は、通常、別々の積算レジスタに保存される。

周波数相関は、コヒーレント相関制御において、所望の周波数と位相補正を必要とする通信システムにおいて、特に有利である。GPSや他のシステムのような状況において、コヒーレント相関における予知される周波数エラーに対して、PNシーケンスを前もって回転することによって、より長い相関中の調整された信号群の周波数回転を追跡することが望ましい。これは、最終の複素共役乗算に影響を及ぼす相関器におけるローカルNCOの使用によって可能になる。この様にして、所望の周波数補正は、直ちにM個のサンプルのグループ(例えば、プログラム可能な相関器の内積、もしくはサブ相関結果)へ応用される。NCOカウンタのステップサイズは、入力サンプルのシーケンスの期待される周波数オフセットに比例するように設定され、カウンタの出力は、複素乗算プロセスにおいて使用される、従来の正弦波形値や余弦波形値を決定するために復号される。さらに有利な点は、NCOの周波数オフセット補正値は、M個のチップ相関が結合された後に使用され、その値は、他の従来の方法(周波数オフセット相関を入力サンプルシーケンスへ応用するような)よりはるかに少ないハードウェアで済む。既述の方法は、多重同時周波数調整相関のためのプログラム可能な相関(言い換えると、内積)ハードウェアも再利用する。

命令、もしくはクロックサイクルあたりのマルチプルチップ処理の上述の有利な点は、図6に示すように、フレキシブル入力キュー113によって、プログラム可能な相関器140に供給することを可能にすることである。代表的には、IおよびQサンプルは、同一のベーシックメモリロケーションにパッケージングされる。他の(分離された)データ配置も可能である。データのM個のサンプルを相関器へ供給するキーは、第1のバンク202と、ランダムアクセスメモリ(RAM)の第2のバンク204内に着信データを保存するためである。各バンクは少なくともM×2Kビットの幅であり、ここでKは、実数、虚数それぞれのデータサンプル(ADCソリューションによって決定されることが多い)内のビット数であり、Mは、数、あるいは必要な処理のスループットに必要な数または相関動作(命令またはクロックサイクルあたりのチップにおいて)に対応する。例えばM=4の場合、各バンクは理論上、各行において4列のサンプルを有し、各行は単一のメモリ・ロケーションからなる。RAMは、システム初期化において(ソフトウェア制御下)動的に割り当てられ、CDMAシステムの使用のみに依存する。通常、少なくとも1つのADC(図1に示す110のような)は、IおよびQデータを双方のバンクを満たす入力キューへ供給する。図に示すように、これが、左から右へ、および上部から下部へ行われる。1つ以上のADC(図1に示す109、111のような)は、データを入力キューへ供給し、その入力キューは、最初に、1つのADCからのサンプルによって満たされ、続いて
別のADC等からのサンプルが続く。一旦満たされると、RAMは、先入れ先出し法(FIFO)において、第1のアドレスから上書きされ得る。ダブルバッファリングのような、他のバッファリング方式の使用も可能であり、本発明によって制限されるものではない。

別例として、プログラム可能な相関器は、相関出力データの結果を入力キューへ書き込み、その結果は、後に多段相関のために用いられる。言い換えると、サンプルデータは、特定のサンプリング位相と時間オフセットに対応する入力キューにおけるアドレスから読み出され、関連付けられ、そして次の再相関のための同一、または異なるアドレスでの入力キューへ書き戻される。これらの保存パラメータは全て(例えば、データ位置、オーバーサンプルレート、等)は、ソフトウェア、もしくはマイクロコードの制御下にある。入力データストリームは、相関器あるいはプロセッサによる指示の下でマルチプレクサ208によって制御される。新しいサンプルデータや相関器の出力データのアドレスは、それぞれの新たなサンプルアドレスや相関器のアドレスコントロールラインによって制御され、そして、入力キーの行をアドレス指定する。これらは、キューに書き込まれるのが新たなサンプルデータか相関器の出力データかどうかに依存して、マルチプレクサ210によって多重化される。アドレスデコーダ212は、次にオーバーサンプルレートおよびサンプル精度に依存して、デコーダへ書き込むための入力キューの列を決定する。

図7は、M=4、オーバーサンプルレート=2(すなわち、チップレートの2倍)でデュアルバンクの入力キュー中に読み込まれた入力データストリームの最初の32個の新たなサンプル例を示している。この場合、データの各チップは、入力キューの列(第1列)に配置された2つのサンプル(例えば、0、1)を有する。次の2つのサンプル(例えば、2、3)は、その次の列(第2列)、等に配置される。与式M=4で、2つのバンクがある場合、16個のサンプルが、入力キューの最初の2行に配置される。17番目のサンプルは、再び第1列であるが次の行(第3段行)で始める。アドレス復号化区画(図6の212)は、この着信サンプルの配列をキューへ導く。例えば、代わりに4倍のオーバーサンプリングがこのシステムに使用された場合、最初の4行が32個のサンプルで埋まるまで、第1列中の最初の4エントリーは、サンプル0−3を保持し、次列は、サンプル4−7を保持し、それを繰り返す。従って、オーバーサンプルレートは、最終的に入力キューのマッピングを決定する。通常、各サンプルは、入力キューにおける様々な配列を有する、IおよびQデータどちらかを含む。しかしここで留意すべきは、リアルモードの相関性のみが使用された場合、未使用のQサンプルのスペースが実数データで満たされ、そして入力キューが、効率的に2Mに相当する相関器を用いるために細分化され得る。あるいは、着信サンプルの解像度が半分のみ必要な場合、2Mか、パッケージングされたデータサンプルが、活用され得る。

入力キューのデータを読み取るために、データは相関器へ送信するためのデコーダ206によって選択される(図2−4中の1つのような)。更に、読み出されるデータのアドレスは、マイクロコードによる制御の下で、新たなサンプルアドレスか、相関器のアドレス(データが再相関がある場合)のどちらかによって供給される。オーバーサンプルを認識すると、アドレスデコーダ212によって、デコーダ206へ供給される列配置を提供する。本発明の保存方法は、RAMの2つのバンクを用いてアドレスされた入力データの、2M個の連続したサンプルを提供する。この方法により、2つのバンクは、アドレスポインタと相関器のデータを読み込むためのデコーダ212によって提供される2つの行アドレスのみが必要であるという優位点を有する。例えば、M相関器は、サンプル{0、2、4、6}、サンプル{2、4、6、8}、サンプル{4、6、8、10}、あるいはサンプル{6、8、10、12}を入力し得る;すべてのアドレスは単一のアドレスポインタのみを有する。次に、データがメモリ配置を包み込んでいない場合、2つのアドレスは、同一になる。データを包み込んでいればバンク1のアドレスとバンク2のアドレスは異
なる。デュアルバンクの入力キューという有用性が無いと、マルチリード型ポートのRAMが必要になり、ハードウェア中で、実行するには多くのコストがかかるであろう。

実際には、単一のアドレスポインタは、メモリの2つのバンクからの入力データのM個のサンプルの始点を指す。デコーダ206は、2M個のサンプルから生成された適切なM個の連続シーケンスを選出することにより、より精密な解像度を得るための各アドレスを提供し、その解像度は、各バンクからの対応する列の多重送信である。読み込まれたRAMの適切なアドレスは、プログラム可能な相関器、もしくはプロセッサのマイクロコードによって提供されたアドレスにより決定される。本発明のデュアルバンクの実施例は、1回書き込み部分、1回読み込み部分のRAM、および記憶法を使用することによって、RAMのバンクあたり同時にはアドレスされないことを保証し、それによってメモリリソースの衝突を回避する(すなわち、個別のRAMの最少数が、入力キューを実現するために用いられる)。

保存方法は、入力データのオーバーサンプルレート、およびM個あるいは2M個の連続したフルチップ選択を可能にするサンプル精度を考慮に入れている。すなわち、マイクロコードは、データのフルチップ内のあらゆるオーバーサンプル位置から開始することを選択でき、チップ内で同一のサンプリング位相でサンプルを得るために、フルチップ長で全て分離されたM個、あるいは2M個のサンプルを引き出す。更に、入力キューは、ソースに依存する入力キューの異なるアドレスに配置される、多くの異なる入力ソース(例:ADC)からのデータサンプルを受け入れるために、ソフトウェア内に分割され得る。この機能は、複合アンテナのダイバーシティ復調や、GPS、そして3GPPのWCDMAのような、全く異なる2つの通信システムの同時受信も、可能にする。

RAMからのM個のサンプルは、時間順にサンプルを正しく配置するために時間で適切に並んでいなければならない。これは、データを直接、既述の相関器へ送信し、データサンプルの代わりに、導入するハードウェアが小さくて済む、PNチップシーケンスを再配置(あるいは回転)によって、より低コストで実施できることが好ましい。PNチップシーケンスは、入力キューによるプログラム可能な相関器へ提供されるデータサンプルの時間シーケンスを調整するために、バレルシフタと同じ機能を有するPNクロスバーユニットにおいて、時間内に再配置される(回転される)。これは、更に低いゲートカウントの実施が可能になるので、シングルビットのPNチップ(+/−1)データを回転させることが、必要に応じて複素数になり得る2Kビットデータ値を回転させることより、より簡単になる。あるいは、データサンプルは、入力データのクロスバーユニットを用いた入力キューから直接、再配置、あるいは回転され得る。

好ましい実施例において、本発明は、図8に示すように、PNシーケンス(そして多重和積)の多重の(N)異なる符号位相に対する、プログラム可能な相関による処理の更なる処理スループット実行利得を同時に提供する。相関の異なる符号位相を掃引するために、付与されたPNシーケンスのセット上で関連付けるサンプルデータの特別なセット、または付与されたPN符号シーケンスによるサンプルデータのセットの特別なセットも提供する必要がある場合がある。本実施例において、N個の位相は関連付けられ、N個の複素相関器140の使用を必要とする。本提案の唯一の制限は、相当量の所要のハードウェア(例:ダイ寸法)上にある。好ましい実施例において、同一のサンプルデータのセットが、多重シフトPN符号シーケンスを有する、それぞれの相関器のために用いられるので、この手法は、上述した代わりの手法よりはるかに小さいハードウェアで済む。N符号位相の並列相関性の好ましい実現は、データの単一セットを提供し、特別な(例えば、シフトした)PNシーケンスを用いて位相を掃引することである。これは、相関器が追加のPN符号シーケンスデータを活用しているので、PNシーケンスのM+N−2個の連続ビットを生成する発生器に負担がかかる。多くの場合、この特別なPN情報は、直ちに達成でき
る。各相関器の同一のPN ALUに関して、PNクロスバーと周波数補正(NCO)構造は、共用、もしくは個別に使われ、処理スループットを更に拡張する。分離したローカル加算器は、それぞれのN個の複素相関器と併用するのが望ましい(かつ、相関結果で補正されたそれぞれの独立周波数)。その結果、クロックサイクルによるM個のチップ/データサンプル、それぞれN回交差可能な符号位相、さらにF回交差可能な周波数オフセット(上述の補正された同相相関の周波数)、そして本発明で説明した処理構造におけるM×N×F処理スループット(チップ内におけるクロックサイクルあたり)によって理論的に得られる結果、の処理を可能にする。

本発明は、図9に示すように、CDMA通信システムの相関をプログラム可能なソフトウェアである工程300も提供する。この手法は、M個のサンプルと入力キューを、IおよびQサンプルの2Kビット書き込むための2M個のデュアルバンクのランダムアクセスメモリ幅と関連付ける、プログラム可能な複素相関器を提供する第1の工程302を含む。プログラム可能な相関器は、少なくとも1つのローカル数値制御発振器(NCO)と周波数補正ロジックを含むのが望ましい。NCOは、内積の周波数オフセット補正、あるいはM個のデータサンプルの準相関値(IおよびQの加算)を同時に提供する。次の工程304は、複素サンプルを入力キューへ書き込む工程を含む。次の工程306は、2列のアドレスが、RAMのバンクあたり同時にアクセスされないように、2M個のサンプルのM個を読み出す工程を含む。次の工程308は、M個のデータサンプルを平行に関連付ける工程を含む。

実際には、本工程は、入力キューからの相関器へ提供されるサンプルデータの時間シーケンス(もしくは回転)に適合するために生成されたPN符号を再配置(もしくは回転する)する更なる工程を含む。プログラム可能な相関器は、M個の複素サンプルのパラレル複素相関性を提供する複素相関器である。相関工程は、クロックサイクルによるN個の位相を制御できるのが望ましい。さらに、本工程は、細分化した入力キューの工程を含み、相関工程が、スループットレベルの2倍のリアルモード相関性によるQ個のサンプル相関性へ通常に割り当てられた相関器を使用することを含む工程である(M個のデータサンプル精度の半分を要求する2M個のデータサンプルの動作による)。上述した制御方法の全ては、全てソフトウェアとマイクロコードの制御の下にあり、ハードウェアの最大のフレキシビリティを引き出す結果となる。

本発明は、多くの現存し、提案されているCDMA通信システムに柔軟に適合するための相関器、およびメモリ構造を提供する。これは、特定の通信システムのデータ構造で構成され得る入力キューによって非構造化ランダムアクセスメモリを提供することにより達成される。異なるサンプリングレート、データレート、およびサンプル精度は、すべて適合され得る。入力キューのメモリアドレス指定は、単一の、1回書き込み、1回読み込みであるアドレス部分を減少させる。例えば、プログラム可能な相関器のような、ハードウェアの周辺機器も、すべてマイクロコード制御の下で、フレキシブルな保存方法と多重制御モードを効率良く使用するために構成される。プログラム可能な相関器は、少なくとも1つの周波数オフセット補正された相関のためのローカルNCOを含み、そのNCOは、例えば、GPSシステムに優位に用いられる。更に、プログラム可能な相関は、同時に、マイクロコード制御の下で、多重符号位相を超えるデータを相関することができ、処理速度も大幅に増加する。さらに、本発明におけるプログラム可能な相関器は、すべてのパラレル相関器にデータサンプルが十分に提供されないデータストリームのマスキングを提供する。

これら全ての方法は、大量のデータサンプルが命令、またはクロックサイクルあたりの処理を可能にし、その命令、もしくはクロックサイクルは、(従来ハードウェア構造を実施するために求められる)CDMA通信システムの完全なソフトウェア化を可能にする。
多重CDMAシステムは、上述のようなプログラム可能なハードウェアの同一の基本セットでは、全て制御するソフトウェアの制御符号の異なるセットをロードすることにより提供される。これら全ての方法の組合せが、高スループット処理エンジンの実現を可能にし、適切なクロックレートで、最小のハードウェア製作コスト、かつ低消費電力の多重CDMAシステムに適合し得る。

当然のことながら、使用した表現、もしくは専門用語は、説明のためであり、制限を設けるものではない。さらに、本発明には、代替物、改良、等価および改変すべてのものが、本発明の請求の範囲内に含まれる。

本発明による、CDMA受信器の構造の簡略ブロックダイヤグラム。 1―チップ実数相関器の実施例の簡略ブロックダイヤグラム。 1―チップ複素相関器の実施例の簡略ブロックダイヤグラム。 本発明による、実数モード相関関係を用いた図3における相関器の簡略ブロックダイヤグラム。 図1における複素相関器の簡略ブロックダイヤグラム。 図1における入力キューの簡略ブロックダイヤグラム。 図6における入力キューのサンプルデータのグラフ表示。 本発明による、位相相関器の簡略ブロックダイヤグラム。 本発明による、方法のフローチャート。

Claims (10)

  1. プログラム可能な相関器の装置であって:
    入力装置と結合した、ランダムアクセスメモリ(RAM)を含む入力キューであって、少なくとも1つの入力装置からのデータストリームは前記RAMに書き込まれ前記入力キューは、幅2Mを有する2つのメモリバンクを有する、入力キューと、
    M個のサンプルを同時に動作できるプログラム可能な相関器であって単一の個々のアドレスポインタを用いて2つのメモリバンクの各々に前記入力キーからの読み出しサンプルの一部としてアクセスすることで、前記入力キューからの2M個のサンプルから、M個のサンプルを読み出すために結合されるプログラム可能な相関器とを備える装置。
  2. 前記RAMの各バンクが少なくともM×2K幅であって、Mは前記相関器に読み込むサンプル数で、Kは実数、虚数それぞれのデータサンプルの数であって、前記プログラム可能な相関器は命令サイクルあたりN個の符号位相でも動作できる、請求項1に記載の装置。
  3. 前記相関器は、M個のサンプルの同位相(I)と直交位相(Q)の積算のための周波数補正を行うための少なくとも1つのローカル数値制御発振器を更に含み、更に、前記相関器中における入力キューのデータの回転を調整するための生成されたPN符号シーケンスを時間内に再配置し得る擬似ノイズ(PN)クロスバーユニットを含む、請求項1に記載の装置。
  4. 前記入力キューは、2つのメモリバンクの各々に関連する単一の個々のサンプルアドレスを用いて操作可能であってかつ、細分化される、1回書き込みポート、1回読み込みポートの入力キューであり、前記入力データ幅は2M個のサンプルの同時相関をするために半数に減少する、請求項1に記載の装置。
  5. 前記相関器は、複素サンプル上での相関を、少なくとも2つの複素シーケンス上での相互相関であって、少なくとも1つの実数および少なくとも1つの複素シーケンスの相互相関、および実数サンプル上での相関のうちの1つ以上を用いて動作すべく構成し得る、請求項1に記載の装置。
  6. 相関の方法であって、
    並列にM個のサンプルを相関し得るプログラム可能な相関器および、Kビットのサンプルを書き込むために、幅2Mを有するデュアルバンクのランダムアクセスメモリを有する入力キューを提供する工程と;
    前記入力キューにサンプルを書き込む工程と;
    単一の個々のアドレスポインタを用いてデュアルバンクの各々に前記入力キューからの読み出しサンプルの一部としてアクセスすることで、2M個のサンプルのうちM個を読み出す工程と;
    並列にM個のサンプルデータを相関する工程とを備える方法。
  7. 前記相関器において、前記入力キューによるデータの時間シーケンスを整合するために生成されたPN符号シーケンスを時間内に再配置する工程、更に備える請求項6に記載の方法。
  8. 前記相関工程は、サイクルあたりN個の符号位相で動作する工程を含み、前記提供する工程は、ローカル数値制御発振器を有する前記相関器を含み、かつ、M個のサンプルのIおよびQ積算を周波数補正する工程を更に含む、請求項6に記載の方法。
  9. 前記相関工程は、M個の複素サンプルとM個の複素チップの並列複素相関、2M個の複素サンプルと2M個の実数チップの並列複素相関、または、2M個の実数サンプルと2M個の実数チップの実数相関のうちの1つ以上を含む、請求項6に記載の方法。
  10. 前記入力キューを細分化する工程であって、前記相関工程は、実数モード相関のために配列されたQ個のサンプル相関を通常に割り当てられた相関器を用いる工程、更に備える請求項6に記載の方法。
JP2004500463A 2002-04-26 2003-03-17 Cdma通信システムにおける柔軟な相関と待ち行列 Expired - Fee Related JP4283216B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US10/133,149 US6788731B2 (en) 2002-04-26 2002-04-26 Flexible correlation and queueing in CDMA communication systems
PCT/US2003/008254 WO2003092236A1 (en) 2002-04-26 2003-03-17 Flexible correlation and queueing in cdma communication systems

Publications (2)

Publication Number Publication Date
JP2005524284A JP2005524284A (ja) 2005-08-11
JP4283216B2 true JP4283216B2 (ja) 2009-06-24

Family

ID=29248929

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004500463A Expired - Fee Related JP4283216B2 (ja) 2002-04-26 2003-03-17 Cdma通信システムにおける柔軟な相関と待ち行列

Country Status (6)

Country Link
US (1) US6788731B2 (ja)
JP (1) JP4283216B2 (ja)
KR (1) KR100632319B1 (ja)
CN (1) CN1650590B (ja)
AU (1) AU2003223290A1 (ja)
WO (1) WO2003092236A1 (ja)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6977918B2 (en) * 2001-06-29 2005-12-20 Nokia Corp. Method and apparatus for processing a signal received in a high data rate communication system
EP1446893B1 (en) * 2001-11-20 2009-01-07 MediaTek Inc. Methods and apparatus for spread spectrum signal processing using a reconfigurable coprocessor
US7280588B2 (en) * 2002-03-21 2007-10-09 Vixs Systems Inc. Correlation module for use in a radio receiver
AT484890T (de) * 2002-08-21 2010-10-15 Nxp Bv Verzögerungsleitung für den empfang von mehrfachausbreitungswegen
US7822157B2 (en) * 2002-12-31 2010-10-26 L-3 Communications, Corp. Acquisition and tracking of burst code signals
US7738536B2 (en) 2003-04-15 2010-06-15 Novatel Inc. Apparatus for and method of making pulse-shape measurements
US7298775B1 (en) * 2003-08-29 2007-11-20 National Semiconductor Corporation Processor-implemented RAKE receiver
US20050080576A1 (en) * 2003-10-10 2005-04-14 Dickerson Robert T. Method and system for frequency domain time correlation
US7171238B2 (en) * 2004-01-14 2007-01-30 Cisco Technology, Inc. Self-identifying antenna system
US7936846B2 (en) * 2004-07-05 2011-05-03 Accord Software & Systems Pvt. Ltd. Low gate count sequential multitap correlator
US7738877B2 (en) 2004-07-19 2010-06-15 Cisco Technology, Inc. Wireless network management with antenna control
DE102004059958B4 (de) * 2004-12-13 2007-10-04 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Vorrichtung und Verfahren zum Bestimmen eines Korrelationswertes
US7738606B2 (en) * 2005-03-24 2010-06-15 Novatel Inc. System and method for making correlation measurements utilizing pulse shape measurements
US8134981B2 (en) * 2005-07-26 2012-03-13 Thomson Licensing Correlator for primary cell search using memory architecture
US7738537B2 (en) * 2005-09-14 2010-06-15 Novatel Inc. Apparatus for and method of determining quadrature code timing from pulse-shape measurements made using an in-phase code
US7668228B2 (en) 2005-09-16 2010-02-23 Novatel Inc. Apparatus for and method of correlating to rising chip edges
US20070153837A1 (en) * 2005-12-30 2007-07-05 Alon Meir Device, system and method of frequency tracking for clock and data recovery
CN101162919B (zh) * 2006-10-11 2011-01-05 中兴通讯股份有限公司 一种数据缓存电路
US8325856B2 (en) * 2007-03-05 2012-12-04 Qualcomm Incorporated Coherent initial acquisition
US8108020B2 (en) * 2009-05-08 2012-01-31 Cisco Technology, Inc. Identification of an antenna
US9143190B2 (en) * 2013-03-11 2015-09-22 Freescale Semiconductor,Inc System and method for demodulating an incoming signal
US9130786B2 (en) 2013-03-15 2015-09-08 Qualcomm Incorporated Device and method for computing a channel estimate
US9489197B2 (en) * 2013-07-09 2016-11-08 Texas Instruments Incorporated Highly efficient different precision complex multiply accumulate to enhance chip rate functionality in DSSS cellular systems
US9584178B2 (en) 2014-07-21 2017-02-28 International Business Machines Corporation Correlating pseudonoise sequences in an SIMD processor
RU2618941C2 (ru) * 2015-09-15 2017-05-11 Иван Владимирович Малыгин Коррелятор
RU2716027C1 (ru) * 2019-03-07 2020-03-05 Иван Владимирович Малыгин Коррелятор полезного сигнала с обнаружением и классификацией помех

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2629931B1 (fr) 1988-04-08 1991-01-25 Lmt Radio Professionelle Correlateur numerique asynchrone et demodulateurs comportant un tel correlateur
US6144649A (en) * 1997-02-27 2000-11-07 Motorola, Inc. Method and apparatus for acquiring a pilot signal in a CDMA receiver
US6091785A (en) 1997-09-25 2000-07-18 Trimble Navigation Limited Receiver having a memory based search for fast acquisition of a spread spectrum signal
SE9802109D0 (sv) 1998-06-12 1998-06-12 Ericsson Telefon Ab L M One-bit correlator rake receiver
US6044105A (en) 1998-09-01 2000-03-28 Conexant Systems, Inc. Doppler corrected spread spectrum matched filter
US6157684A (en) 1998-10-14 2000-12-05 Cadence Design Systems, Inc. One bit matched filter with low complexity and high speed
US6650694B1 (en) 2000-02-18 2003-11-18 Texas Instruments Incorporated Correlator co-processor for CDMA RAKE receiver operations
US7103095B2 (en) 2000-03-06 2006-09-05 Texas Instruments Incorporated Spread spectrum code correlator

Also Published As

Publication number Publication date
US6788731B2 (en) 2004-09-07
JP2005524284A (ja) 2005-08-11
US20030202569A1 (en) 2003-10-30
KR100632319B1 (ko) 2006-10-12
CN1650590A (zh) 2005-08-03
KR20040101557A (ko) 2004-12-02
CN1650590B (zh) 2011-06-08
WO2003092236A1 (en) 2003-11-06
AU2003223290A1 (en) 2003-11-10

Similar Documents

Publication Publication Date Title
CN1133295C (zh) 码分多址无线通信的接收方法及接收装置
US5802102A (en) Programmable two-part matched filter for spread spectrum
US6768768B2 (en) Method and apparatus for step two W-CDMA searching
EP1313229B1 (en) Fixed pattern detection apparatus and fixed pattern detection method
ES2254181T3 (es) Metodo y aparato para la adquision de señales de espectro expandido.
KR100938022B1 (ko) 통신 시스템에서 수신 신호를 처리하기 위한 방법 및 장치
US7535952B2 (en) Reception apparatus and method of a mobile station in an mobile communication system
EP1082819B1 (en) Combining sub-chip resolution samples in fingers of a spread-spectrum rake receiver
JP3678023B2 (ja) 符号分割多元接続方式移動通信システムにおける通信装置
JP4092291B2 (ja) 構成可能なターミナル・エンジン
US6985517B2 (en) Matched filter and correlation detection method
US8582623B2 (en) Multiplexed CDMA and GPS searching
DE19806095C2 (de) Verfahren und Gerät zur Erfassung eines Pilotsignals in einem CDMA-Empfänger
EP0920743B1 (en) Symbol-matched filter having a low silicon and power requirement
KR100552076B1 (ko) Cdma통신시스템에있어서의신호수신장치
KR200307422Y1 (ko) 개량된 레이크 구조로 각각 설치된 기지국(bs) 및사용자 장치(ue)의 네트워크
JP2005522932A (ja) 再構成可能な相関器セットを用いたパスサーチャ
US7130331B2 (en) Method and apparatus for searching time-division multiplexed synchronization sequences
US20020141489A1 (en) Correlation circuit for spread spectrum
EP1503515B1 (en) Apparatus producing continuous stream of correlation values
US7616680B2 (en) Method for processing data in a spread spectrum system
US6549563B1 (en) Methods and apparatus for use in generating spreading sequences for multiple modes of communication
US20020018518A1 (en) Generic finger architecture for spread spectrum applications
US6650689B1 (en) Correlator and delay lock loop circuit
AU748936B2 (en) High-speed cell search system for CDMA

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060316

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080717

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080805

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20081104

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20081111

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090128

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090217

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090318

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120327

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120327

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120327

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120327

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130327

Year of fee payment: 4

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130327

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130327

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140327

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees