CN101308886A - 发光元件结构与制造方法 - Google Patents
发光元件结构与制造方法 Download PDFInfo
- Publication number
- CN101308886A CN101308886A CNA2007100407319A CN200710040731A CN101308886A CN 101308886 A CN101308886 A CN 101308886A CN A2007100407319 A CNA2007100407319 A CN A2007100407319A CN 200710040731 A CN200710040731 A CN 200710040731A CN 101308886 A CN101308886 A CN 101308886A
- Authority
- CN
- China
- Prior art keywords
- extension base
- electrode
- crystal grain
- medullae spinalis
- light emitting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
本发明提供一种高效率、低成本的发光元件结构及其制造方法,是将半导体发光元件设置于一大面积的延伸基板上,然后将半导体发光元件的电极重新配置于较大的延伸基板上,以有效避免大面积电极遮蔽光线,同时因其散热路径能有效扩大到较大面积的延伸基板上,故可有效的延长其使用寿命;另一方面,本发明的制程相当简单,极具工业价值。
Description
【技术领域】
本发明有关于一种发光元件结构,尤其是有关于一种采用延伸基板的发光元件结构及其制造方法。
【背景技术】
III-V或II-VI族元素化合物半导体材料所构成的发光二极管(light emitting diode,LED)是一种具各种能隙(bandgap)的发光元件,它所发出的光线由红外光一直到紫外光,涵盖了所有可见光的波段。近年来随着高亮度氮化镓(GaN)蓝/绿光发光二极管的快速发展,如全彩发光二极管显示器、白先发光二极管、及发光二极管交通号志等,得以实用化,而其它各种发光二极管的应用也更加普及。
发光二极管元件的基本结构包含P型及N型的半导体元素化合物磊晶层(epitaxial layer),以及其间的主动层(active layer)(或称为发光层)。发光二极管元件的发光效率高低为取决于主动层的内部量子效率(internal quantum efficiency),以及该元件的光取出效率(light extraction efficiency)。增加内部量子效率的方法,主要是改善主动层的长晶质量及其磊晶层额的结构设计,而增加光取出效率的关键,则在于减少主动层所发出的光在发光二极管内部全反射、吸收等所造成的能量损失。
目前一般氮化镓发光二极管元件的正负电极为成型于元件的同一面。由于正负电极会遮敝光线(因此会降低光取出效率),所以氮化镓发光二极管目前常采用覆晶式(flip-chip)的结构。第1a图所示为习知覆晶式发光二极管结构的剖面示意圈。如图所示,晶粒100的正负电极(未图示)是向下面对不透明的基板106和电路板110,然后以凸块(bump)102和焊垫104连接,再由焊垫104以金/铝导线108和电路板110连接。一般还会另外在朝向基板106的晶粒100底面镀上反射层(未图示),以将向下的光线反射朝上射出。采用覆晶式结构的缺点是金/铝导线108脆弱易断,容易在制程及使用过程中断裂,造成发光二极管元件的失效。
发光二极管另一传统的结构方式为表面黏着式的结构,这种结构方式又可分为支架型与电路板型二种。支架型是利用金属支架与耐高温塑料材料射出成型,作为发光二极管晶粒固定的基座,而电路板型则是以复合材料电路板作为发光二极管晶粒固定的基座,随后再进行打线、封胶等动作。第1b图所示为习知电路板型发光二极管结构的剖面示意圈。如图所示,为了将向下的光线反射朝上射出,晶粒100是设置于壁面具有金属电极112与反射层114的凹槽内。支架型与电路板型的共同缺点是:不耐高温,特别是发光二极管元件与其它电路板线路接合时需过高温炉(约250-300℃),导致元件容易产生异常不良现象;另外,散热性不佳,元件在运作时通常会随着热量的累积(尤其是高功率的发光二极管),发生发光效率跟质量的下降;同时,元件微小化时其反射凹槽基本上在传统制程中是很难制作的。
【发明内容】
因此,本发明提出一种实用可行的发光元件结构及其制造方法,来制备高效率、散热性佳的发光元件。
本发明适用于半导体的发光元件(例如发光二极管),其主要特征为将半导体发光元件设置于一延伸基板上,然后将半导体发光元件的电极重新配置于较大之延伸基板上。本发明除了制造过程相当简单,极具工业价值外,本发明所提出的发光元件结构还具有以下优点:
(1)有效的避免大面积电极遮蔽光线,将半导体发光元件的发光面积有效的裸露出来,提高其光取出效率。
(2)将原先较小的散热面积扩大到新的延伸基板上,大幅提升散热效果,有效的延长其使用寿命。
(3)本发明利用电极重新配置,有效的增加发光面积,故可以用较小的半导体发光元件得到与原来较大面积半导体发光元件同样的发光效果,大幅降低生产的成本。
为了使本发明之上述和其它目的、特征、和优点能更明显,下文特举本发明实施例,并配合所附图示,作详细说明如下:
【附图说明】
图1a所示为公知覆晶式发光二极管结构的剖面示意圈。
图1b所示为公知电路板型发光二极管结构的剖面示意圈。
图2a~2c所示为依据本发明第一实施例的发光二极管结构的透视、剖面、与上视示意圈。
图3a~3c所示为依据本发明第二实施例的发光二极管结构的透视、剖面、与上视示意圈。
图4a~4c所示为依据本发明第三实施例的发光二极管结构的透视、剖面、与上视示意圈。
【具体实施方式】
请注意到,本发明适用于半导体的发光元件,例如发光二极管或是半导体激光等,但为了简化起见,以下说明主要是以发光二极管为例。第2a~2c图所示为本发明第一实施例之发光元件结构的透视、剖面、与上视示意圈。本实施例所适用的发光二极管晶粒1其p-n-电极为位于晶粒的上下两面、且所发射的光线为可从正反二面透出者。这样的发光二极管晶粒1通常是采用透明、导电性的二极管基板(substrate),如果发光二极管晶粒1是采用不透明、或是非导电性的二极管基板,发光二极管晶粒1需以化学蚀刻或机械研磨或激光扫瞄方式去除基板,使发光二极管晶粒1的磊晶层露出。请注意到,本发明对于发光二极管晶粒1(或是其它类似的发光元件)所采用的技术(例如包括各种现存习知的或未来可能的、如以III-V族及II-VI族的半导体发光技术)、制造过程、与形状并不特别设限。
本发明接着需提供一导电性的延伸基板2,延伸基板2的材质可以是硅、玻璃、碳化硅、砷化镓、氮化镓/铝、蓝宝石、氧化铍等化合物晶体、或是金属、或是具有钻石/碳化硅膜之晶圆等,延伸基板2本身可具导电性、或是其一表面设置有导电层,而延伸基板2该表面的面积应适当的大于晶粒1的面积,此外在延伸基板2的适当位置处,预先设置有导电性的黏接层3。
如图示,本发明接着使用固晶设备,将晶粒1正面朝下,固着于预先制作好的黏接层3上。本发明也可以延伸基板2制作成大片晶圆,然后将多颗晶粒1固接在晶圆上排列整齐,前后左右距离一致。
接下来,本发明以半导体镀膜、黄光微蚀刻等技术制作绝缘层4。绝缘层4是涵盖晶粒1朝上的反面的一部分,然后沿晶粒1一侧边表面向下延伸,最后再沿着延伸基板2的上表面延伸一适当范围。
本发明接着再制作晶粒1的电极,其中的第一电极5是以金属薄膜与晶粒1朝上的反面、未被绝缘层4覆盖的部分接合,然后沿着绝缘层4一直延伸的延伸基板2上。请注意第一电极5之范围,除了与晶粒1接合的部分外,都在绝缘层4的范围内。另外的第二电极6,因为延伸基板2的导电性则是直接制作在延伸基板2的上表面上的适当位置处。另外也请注意到,本发明在没有牺牲发光二极管晶粒1的发光面积下,大幅增加了电极的面积,除了可以承载更大电流外,连同增大的延伸基板2,散热的效果可以大幅的提升。
如前所述,若是将延伸基板2制作成大片晶圆,然后将多颗晶粒1固接在晶圆上的话,则在完成前述每个晶粒1的第一电极5、第二电极6后,可接着将这些晶粒1予以切割分离。
接下来,本发明就可以采用习知的封装作法,例如在电极5、6上制作焊接垫、然后再进行打线、以环氧树脂塑模、切割(如果有需要的话)而完成晶粒1的制备。这些习知的制程在此就不赘述。
第3a~3c图所示为本发明第二实施例之发光二极管结构的透视、剖面、与上视示意圈。其与第2a~2c图所示的第一实施例结构相同,差别只在本实施例的第一电极5、第二电极6设置有垂直贯通电极5、6与延伸基板2的穿孔(via)7以便于与其它的电路板建立电气连结。其施作的过程也和前一实施例几乎完全一样,不过在第一电极5、第二电极6制备完成前,先利用钻孔设备完成钻孔7,再进行前述其它的步骤。
第4a~4c图所示为本发明第三实施例之发光二极管结构的透视、剖面、与上视示意圈。本实施例所适用的发光二极管晶粒1其电极均位于其同一面。氮化镓发光二极管通常就是采用这种电极配置方式。通常这类发光二极管最上层是P形层,而其一侧蚀刻到暴露出N形层,而发光二极管的电极即分别形成于P形层和N形层上。
本发明首先提供一具有导电性或非导电性的延伸基板2,延伸基板2的材质可以是硅、玻璃、碳化硅、砷化镓、氮化镓/铝、蓝宝石、氧化铍等化合物晶体、或是金属、或是具有钻石/碳化硅膜之晶圆等。延伸基板2的面积应适当的大于晶粒1的面积。延伸基板2的适当位置处,预先设置有导电性或非导电性的黏接层3。
如图所示,本发明接着使用固晶设备,将晶粒1反面朝下(正面朝上),固着于预先制作好的黏接层3上。本发明也可以延伸基板2制作成大片晶圆,然后将多颗晶粒1固接在晶圆上排列整齐,前后左右距离一致。
接下来,本发明以半导体镀膜、黄光微蚀刻等技术制作绝缘层4。绝缘层4的一部份是涵盖P形层上表面的一部分,然后沿晶粒1一侧边表面向下延伸,最后再沿着延伸基板2的上表面延伸一适当范围。绝缘层4的另一部份则是涵盖N形层上表面的一部分,然后沿晶粒1另一侧边表面向下延伸,最后再沿着延伸基板2的上表面延伸一适当范围。
本发明接着再制作晶粒1的电极。其中的第一电极5是以金属薄膜与晶粒1的P形层上表面、未被绝缘层4覆盖的部分接合,然后沿着绝缘层4一直延伸的延伸基板2上。请注意第一电极5之范围,除了与晶粒1接合的部分外,都在绝缘层4的范围内。另外的第二电极6是以金属薄膜与晶粒1的N形层上表面、未被绝缘层4覆盖的部分接合,然后沿着绝缘层4一直延伸的延伸基板2上。请注意第二电极6之范围,除了与晶粒1接合的部分外,都在绝缘层4的范围内。另外也请注意到,本发明在没有牺牲发光二极管晶粒1的发光面积下,大幅增加了电极的面积,除了可以承载更大电流外,连同增大的延伸基板2,散热的效果可以大幅的提升。
如前所述,若是将延伸基板2制作成大片晶圆,然后将多颗晶粒1固接在晶圆上的话,则在完成前述每个晶粒1的第一、第二电极5、6后,可接着将这些晶粒1予以切割分离。
如有需要,也可以和前述实施例一样在完成电极前制作穿孔7。最后,完成前述步骤后本发明就可以采用习知的封装作法,例如在电极5、6上制作焊接垫、然后再进行打线、以环氧树脂塑模、切割(如果有需要的话)而完成晶粒1的制备。这些习知的制程在此不再赘述。
Claims (21)
1.一种发光元件结构,适用于一半导体晶粒,该半导体晶粒的P、N电极分别位于元件相对之正反二面,该发光元件结构至少包含:一具有导电性的延伸基板,该晶粒正面朝下且以一导电性黏接层固接于该延伸基板的上表面上;一绝缘层,涵盖该晶粒朝上反面的一部分,然后沿该晶粒一侧边表面向下延伸,最后再沿着该延伸基板之上表面延伸一适当范围;一第一电极,与该晶粒朝上之反面且未被该绝缘层覆盖之部分接合,然后沿着该绝缘层一直延伸到该延伸基板上;以及一第二电极,位于该延伸基板之上表面的适当位置处。
2.如权利要求1所述的发光元件结构,其特征在于:其延伸基板的材质为硅、玻璃、碳化硅、砷化镓、氮化镓/铝、蓝宝石、氧化铍化合物晶体、金属、具有钻石/碳化硅膜之晶圆的其中一种。
3.如权利要求2所述的发光元件结构,其特征在于:该延伸基板之材质若不具有导电性,则其上表面将设置有一导电层。
4.如权利要求1所述的发光元件结构,其特征在于:该第一、第二电极至少有一个具有一垂直贯通该电极与该延伸基板的穿孔。
5.一种发光元件结构,适用于一正面分别暴露出P电极与N电极的半导体晶粒,其至少包含有一延伸基板,该晶粒正面朝上且以一黏接层固接于该延伸基板的上表面上;一绝缘层,其第一部份涵盖该晶粒P形层的一部分,然后沿该晶粒的一个侧边表面向下延伸,最后再沿着该延伸基板的上表面延伸一适当范围,其另一第二部份涵盖该晶粒N形层的一部分,然后沿该晶粒的另一侧边表面向下延伸,最后再沿着该延伸基板的上表面延伸一适当范围;一第一电极,其与该晶粒P形层的上表面、未被该绝缘层第一部份覆盖的部分接合,然后沿着该绝缘层第一部份一直延伸到该延伸基板上;以及一第二电极,与该晶粒N形层的上表面、未被该绝缘层第二部分覆盖的部分接合,然后沿着该绝缘层第二部分一直延伸到该延伸基板上。
6.如权利要求5所述的发光元件结构,其特征在于:该延伸基板的材质为硅、玻璃、碳化硅、砷化镓、氮化镓/铝、蓝宝石、氧化铍化合物晶体、金属或具有钻石/碳化硅膜之晶圆的其中之一种。
7.如权利要求5所述的发光元件结构,其特征在于:该第一、第二电极至少有一个具有一垂直贯通该电极与该延伸基板的穿孔。
8.如权利要求1所述的发光元件结构,其特征在于:该半导体晶粒是一种发光二极管。
9.如权利要求1所述的发光元件结构,其特征在于:该半导体晶粒是一种半导体激光。
10.一种发光元件结构的制造方法,适用于一半导体晶粒,该半导体晶粒的P、N电极分位于改元件相对的正反二面,该制造方法至少包含下列步骤:提供一具有导电性的延伸基板;将该晶粒正面朝下且以一导电性黏接层固接于该延伸基板之一上表面;提供一绝缘层,该绝缘层涵盖该晶粒朝上之反面的一部分,然后沿该晶粒的一侧边表面向下延伸,最后再沿着该延伸基板的上表面延伸一适当范围;提供一第一电极,该第一电极为与该晶粒朝上之该反面、未被该绝缘层覆盖之部分接合,然后沿着该绝缘层一直延伸到该延伸基板上;以及提供一第二电极,该第二电极位于该延伸基板上表面的适当位置处。
11.如权利要求10所述的发光元件结构的制造方法,其特征在于:该延伸基板的材质为硅、玻璃、碳化硅、砷化镓、氮化镓/铝、蓝宝石、氧化铍化合物晶体、金属或具有钻石/碳化硅膜之晶圆的其中之一种。
12.如权利要求11所述的发光元件结构的制造方法,其特征在于:该延伸基板的材质若不具有导电性,则在其上表面提供一导电层。
13.如权利要求10所述的发光元件结构的制造方法,进一步包含下列步骤:提供至少一穿孔,该穿孔垂直贯通第一、第二电极其中之一以及该延伸基板。
14.如权利要求10所述的发光元件结构的制造方法,进一步包含下列步骤:若该晶粒采用不透明、或是非导电性的基板,则先将该基板去除以暴露出该晶粒的磊晶层。
15.如权利要求10所述的发光元件结构的制造方法,其特征在于:该半导体晶粒为一种发光二极管。
16.如权利要求10所述的发光元件结构的制造方法,其特征在于:该半导体晶粒为一种半导体激光。
17.一种发光元件结构的制造方法,适用于一正面分别暴露出P电极与N电极的半导体晶粒,至少包含下列步骤:提供一延伸基板;将该晶粒正面朝上且以一导电性黏接层固接于该延伸基板的上表面;提供一绝缘层,该绝缘层之第一部份涵盖该晶粒P形层的一部分,然后沿该晶粒的一侧边表面向下延伸,最后再沿着该延伸基板的上表面延伸一适当范围,该绝缘层的另一第二部份涵盖该晶粒之N形层的一部分,然后沿该晶粒另一侧边表面向下延伸,最后再沿着该延伸基板的上表面延伸一适当范围;提供一第一电极,该第一电极与该晶粒P形层的上表面、未被该绝缘层第一部份覆盖的部分接合,然后沿着该绝缘层第一部份一直延伸到该延伸基板上;以及提供一第二电极,该第二电极与该晶粒N形层的上表面、未被该绝缘层第二部分覆盖的部分接合,然后沿着该绝缘层第二部分一直延伸到该延伸基板上。
18.如权利要求17所述的发光元件结构的制造方法,其特征在于:该延伸基板的材质为硅、玻璃、碳化硅、砷化镓、氮化镓/铝、蓝宝石、氧化铍化合物晶体、金属或具有钻石/碳化硅膜之晶圆的其中之一种。
19.如权利要求17所述的发光元件结构的制造方法,进一步包含下列步骤:提供至少一穿孔,该穿孔垂直贯通该第一、第二电极其中之一以及该延伸基板。
20.如权利要求17所述的发光元件结构的制造方法,其特征在于:该半导体晶粒为一种发光二极管。
21.如权利要求17所述的发光元件结构的制造方法,其特征在于:该半导体晶粒为一种半导体激光。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNA2007100407319A CN101308886A (zh) | 2007-05-16 | 2007-05-16 | 发光元件结构与制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNA2007100407319A CN101308886A (zh) | 2007-05-16 | 2007-05-16 | 发光元件结构与制造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN101308886A true CN101308886A (zh) | 2008-11-19 |
Family
ID=40125197
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNA2007100407319A Pending CN101308886A (zh) | 2007-05-16 | 2007-05-16 | 发光元件结构与制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101308886A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109216516A (zh) * | 2017-06-30 | 2019-01-15 | 英属开曼群岛商錼创科技股份有限公司 | 微型发光二极管及显示面板 |
-
2007
- 2007-05-16 CN CNA2007100407319A patent/CN101308886A/zh active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109216516A (zh) * | 2017-06-30 | 2019-01-15 | 英属开曼群岛商錼创科技股份有限公司 | 微型发光二极管及显示面板 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20210104503A1 (en) | Wafer level packaging of light emitting diodes (leds) | |
CN101868863B (zh) | 用于衬底剥离的鲁棒led结构 | |
TWI422065B (zh) | 發光二極體晶片、包含其之封裝結構以及其製造方法 | |
KR101230622B1 (ko) | 집단 본딩을 이용한 반도체 디바이스 제조 방법 및 그것에 의해 제조된 반도체 디바이스 | |
US9287468B2 (en) | LED submount with integrated interconnects | |
CN106981550B (zh) | 一种易封装易散热倒装高压led芯片 | |
CN101032034A (zh) | 用于封装发光器件的芯片级方法和芯片级封装的发光器件 | |
JP2006186297A (ja) | 半導体発光装置及びその製造方法 | |
JP2007527123A (ja) | サブマウントを置かないフリップチップ発光ダイオード素子 | |
WO2001061748A9 (en) | Method for fabricating light emitting diodes | |
CN103339749A (zh) | 晶片级发光二极管封装件及制造此的方法 | |
CN102270727A (zh) | 半导体发光装置及其制造方法 | |
KR20130117875A (ko) | 반도체 발광 장치 및 그 제조 방법 | |
TW201322437A (zh) | 高電壓交流發光二極體結構 | |
JP2006080165A (ja) | 発光装置 | |
US20110241041A1 (en) | Light emitting diode thermally enhanced cavity package and method of manufacture | |
CN103972219A (zh) | 灯单元 | |
CN105378949A (zh) | 具有圆顶的芯片级发光器件封装 | |
KR101578266B1 (ko) | 웨이퍼 레벨 칩 스케일 발광다이오드 패키지 | |
KR20130044717A (ko) | 웨이퍼 레벨 발광 다이오드 패키지 및 그것을 제조하는 방법 | |
CN101409319A (zh) | 一种使用键合技术的发光二极管制造方法 | |
GB2426123A (en) | Substrate-free flip chip light emitting diode | |
US20110140137A1 (en) | Led device and method of manufacturing the same | |
TW201318236A (zh) | 具增大面積之氮化鎵發光二極體及其製造方法 | |
CN101308886A (zh) | 发光元件结构与制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Open date: 20081119 |