CN101296540A - 发光装置及其制造方法 - Google Patents

发光装置及其制造方法 Download PDF

Info

Publication number
CN101296540A
CN101296540A CNA2007101118710A CN200710111871A CN101296540A CN 101296540 A CN101296540 A CN 101296540A CN A2007101118710 A CNA2007101118710 A CN A2007101118710A CN 200710111871 A CN200710111871 A CN 200710111871A CN 101296540 A CN101296540 A CN 101296540A
Authority
CN
China
Prior art keywords
light
conductive foil
hole
electrode
component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2007101118710A
Other languages
English (en)
Inventor
成田悟郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ELEMENT ELECTRONICS KK
Element Denshi Co Ltd
Original Assignee
ELEMENT ELECTRONICS KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ELEMENT ELECTRONICS KK filed Critical ELEMENT ELECTRONICS KK
Publication of CN101296540A publication Critical patent/CN101296540A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48237—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Led Device Packages (AREA)

Abstract

一种发光装置及其制造方法，现有发光装置是在支承衬底上层叠发光元件的结构，因此，对发光装置的薄型化有限制。本发明的发光装置由设于绝缘衬底的一主面上的第一导电箔、设于另一主面的第二导电箔、贯通绝缘衬底的元件载置用贯通孔、发光元件、由第二导电箔以覆盖元件载置用贯通孔的方式形成的固着电极、由第一导电箔(11)构成的取出电极、连接发光元件的第一电极和取出电极的金属细线、透明树脂构成，在元件载置用贯通孔内配置为发光元件，发光元件(31)的发光经由设于元件载置用贯通孔的倾斜面的导电性金属层被反射。在不存在绝缘衬底的区域配置发光元件，因此，能够实现发光装置的薄型化，通过在固着电极上层叠导电性金属层，能够确保作为支承材料的强度。

Description

发光装置及其制造方法
技术领域
本发明涉及插入两面贴有导电箔的绝缘衬底的薄型发光装置及其制造方法。
背景技术
图7中表示有防止从发光元件发出的光被支承衬底吸收、抑制发光损失而实现整体亮度提高的发光装置。
该发光装置由发光元件100、支承衬底200、衬底电极300、固着电极部400、光反射部500、孔部600及镀层700构成。发光元件100为三族氮化物类化合物半导体发光元件。支承衬底200为由聚酰亚氨、玻璃环氧树脂或BT树脂等树脂形成的绝缘性衬底，还具有以下部分：由从该表面敷盖到背面形成的铜箔膜构成的一对衬底电极部300、在与发光元件100的载置面相反侧的面上形成的铜箔膜构成的光反射部500、在支承衬底200的厚度方向开设了一对衬底电极部300相对的绝缘部的孔部600、由形成于从该孔部600露出的光反射部500的露出面和孔部600的内周面的金或银形成的镀层700。另外，由设于支承衬底200的背面且和衬底电极部300导通的导电膜构成的电极为安装于主插件板等装置衬底上的固着电极部400。
专利文献1：特开2005-185387号公报
上述的发光装置中存在以下这些问题点。
例如移动终端设备等正在进行小型化、薄型化，发光装置的薄型化是市场要求。
但是，在如图7的发光装置中，发光元件100为配置于支承衬底200上的结构，因此，需要安装后的厚度至少为发光元件100的厚度和支承衬底200的厚度的总和以上。对支承衬底200的材料进行改良等的薄型化进程也在进行着，但作为支承材料需要确保一定程度的强度，在也考虑制造工序中操作的容易度等时以上大幅度的薄型化是有限度的。
发明内容
本发明是鉴于有关的问题点而开发的，目的在于提供一种发光装置及其制造方法。
本发明第一方面提供一种发光装置，其具备：设于绝缘衬底的两主面上的第一导电箔及第二导电箔、贯通所述绝缘衬底的元件载置用贯通孔、由覆盖所述贯通孔的底面的所述第二导电箔形成的固着电极、粘接于所述固着电极上并且埋入所述绝缘衬底的元件载置用贯通孔的发光元件、用由所述第一导电箔形成的所述发光元件的第一电极和金属细线连接的取出电极。其具备如下特征：
1、所述发光元件大部分埋入所述元件载置用贯通孔，其上面高于所述绝缘衬底表面。
2、所述发光元件用导电膏或非导电膏粘接于固着电极上，所述发光元件的第二电极和由第二导电箔形成的背面安装电极电连接。
3、所述第一及第二导电箔由铜构成，在所述固着电极上积层有镍镀层和金或银镀层，利用所述镍镀层使所述固着电极的硬度提高。
4、在所述元件载置用贯通孔的内壁设有通孔镀敷层，在该通孔镀敷层上也积层有镍镀层和金或银镀层。
5、所述固着电极和所述取出电极及所述背面安装电极一体形成并传递来自发光元件的发热。
6、所述通孔镀敷层上的所述金或银镀层作为所述发光元件的反射器共用。
本发明第二方面提供一种发光装置的制造方法，其具备：准备在其两主面贴有第一导电箔及第二导电箔的绝缘衬底的工序；选择性除去形成预定的元件载置用贯通孔的区域的所述第一导电箔而使所述绝缘衬底露出的工序；对所述绝缘衬底选择性地进行干蚀刻而形成所述元件载置用贯通孔、检测所述第二导电箔的背面而停止干蚀刻、在所述元件载置用贯通孔的底面形成露出所述第二导电箔的背侧的固着电极的工序；通过通孔镀敷在所述第一导电箔及第二导电箔、所述元件载置用贯通孔的内壁形成通孔镀敷层的工序；按所希望的形状对所述第一导电箔及第二导电箔进行干蚀刻而形成取出电极、背面安装电极的工序；在所述取出电极、背面安装电极、所述元件载置用贯通孔的内壁的通孔镀敷层及所述固着电极上积层而形成镍镀层及金或银镀层的工序；在所述元件载置用贯通孔的底面的所述固着电极上粘接发光元件的工序；用金属细线连接所述发光元件的第一电极和所述取出电极的工序；用透明树脂包覆所述发光元件及所述金属细线的工序；将各单元部分别分割为单个发光装置的工序。其具备如下特征：
1、所述干蚀刻利用激光蚀刻而进行。
2、在形成所述通孔镀敷层的工序中，在通过表面沾污去除处理除去所述元件载置用贯通孔内的蚀刻残渣之后形成所述通孔镀敷层。
3、所述第一导电箔及第二导电箔用铜构成，所述通孔层也通过铜形成。
4、各单元形成长方形形状并以行列状排列有多个。
根据本发明能够得到以下效果：
第一，将发光元件埋入式安装于贯通成为发光装置的支承材料的绝缘衬底的元件载置用贯通孔内，由此，发光装置可大幅度薄型化。在支承材料(支承衬底)上层叠发光元件的安装结构需要成为发光元件和支承材料的总厚度以上，存在不能增进发光装置的薄型化的问题。但是，根据本发明的结构，发光元件能够配置于不存在绝缘衬底的固着电极上，因此，即使采用如现有厚度的发光元件及支承材料(绝缘衬底)，也能够实现发光装置的薄型化。
第二，发光元件大部分被埋入元件载置用贯通孔，并以其上面高于绝缘衬底表面的方式配置，因此，能够防止发光效率的劣化。
发光元件被完全埋入元件载置用贯通孔时，向外部的发光效率可能劣化。另外，发光元件的发光角度根据其尺寸(厚度)而变化，因此，大幅度变更发光元件的结构时，发光特性可能变化。
但是根据本实施方式，在发光元件的载置区域不存在绝缘衬底，即，可以忽视目前受到制约的绝缘衬底的厚度。因而，使用和现有同样的发光元件不会改变发光效率的劣化及发光特性，能够容易地实现发光装置的薄型化。
第三，发光元件用导电膏或非导电膏粘接在设于元件载置用贯通孔的底部的固着电极上，发光元件的第二电极经由固着电极或经由金属细线能够和用第二导电箔形成的背面安装电极电连接。通过在设于绝缘衬底背面的第二导电箔上固着发光元件能够实现装置的大幅度薄型化。
第四，固着电极层叠有镍镀层和金或银镀层，因此，在由不存在绝缘衬底的导电箔(第二导电箔)构成的固着电极上载置发光元件而实现薄型化的结构，照样能够确保作为发光元件的载置区域的强度。
第五，在元件载置用贯通孔的内壁层叠有通孔镀敷层、镍镀层和金或银镀层，由此，即使是在元件载置用贯通孔中绝缘衬底被彻底分离的结构，利用硬度高的镍镀层也能够确保作为发光元件的支承材料的强度。
第六，固着电极和取出电极及背面安装电极被一体形成，因此，能够将来自发光元件的发热经由分别直接连接的固着电极及取出电极传给背面安装电极。
第七，设于元件载置用贯通孔内壁的通孔镀敷层上的金或银镀层和发光元件的侧面相对，因此，能够将这些镀层作为发光元件的反射器共用。
根据本发明的制造方法，第一，能够提供通过将发光元件埋入式配置于贯通绝缘衬底的元件载置用贯通孔的内部，实现发光装置的薄型化的制造方法。还通过在元件载置用贯通孔的干蚀刻的终点检测中利用第二导电箔的背面，能够正确且容易地形成规定深度的元件载置用贯通孔，同时能够使连接发光元件的固着电极露出。
另外，通过在取出电极、背面安装电极、元件载置用贯通孔的内壁的通孔镀敷层、固着电极上层叠而形成镍镀层及金或银镀层的工序，能够在一个工序中实施用于确保不存在绝缘衬底的固着电极部分的强度的镀层的形成、和粘结用镀层的形成及发光元件的反射器的形成，从而，能够简化制造工序。
进而，能够使发光元件的取出电极和第一电机趋于大致同等的高度，因此，能够容易地进行金属细线的固着。
第二，通过使用激光蚀刻进行形成元件载置用贯通孔的干蚀刻，能够在由铜构成的第二导电箔的背面检测蚀刻的终点。另外，能够将元件载置用贯通孔内壁的倾斜角形成为大致研钵状，因此，能够作为反射器有效地利用。还因为是大致研钵状，因此发光元件的安装也变得容易。
第三，在形成通孔镀敷层的工序中，在通过表面沾污去除处理除去元件载置用贯通孔内的蚀刻残渣之后形成所述通孔镀敷层，由此，能够提高通孔镀敷层的密合性。
第四，第一导电箔及第二导电箔由铜构成，通孔镀敷层也用铜镀层形成，由此，在这些镀层上形成的镍镀层及金或银镀层能够通过电解镀层形成彼此均匀的厚度。
第五，将各单元做成长方形状的单元群并以行列状多个排列配置，由此，能够大量地制造发光装置，而且可将必不可少的反射器也作入元件载置用贯通孔内。
附图说明
图1是本发明的发光装置的(A)上面图、(B)剖面图；
图2用于本发明的安装衬底的(A)上面图、(B)底面图；
图3(A)～(D)是说明本发明的制造方法的剖面图；
图4(A)～(B)是说明本发明的制造方法的剖面图；
图5(A)～(C)是说明本发明的制造方法的剖面图；
图6(A)～(C)是说明本发明的制造方法的平面图；
图7是说明现有的发光装置的剖面图。
符号说明
10绝缘衬底
11第一导电箔
11a取出电极
12第二导电箔
12a固着电极
12b背面安装电极
13通孔镀敷层
20通孔
23、23a、23b、23c、23d、23e导电性金属层
25元件载置用贯通孔
26倾斜面
27、28分离槽
29连接图案
30金属细线
31发光元件
32透明树脂
33粘接剂
34第一电极
35第二电极
40对位孔
具体实施方式
参照图1～图6说明本发明的实施方式。
首先，图1中表示本发明的发光装置。图1(A)是上面图，图1(B)是图1(A)的a-a线剖面图。
本实施方式的发光装置由绝缘衬底10、第一导电箔11、第二导电箔12、元件载置用贯通孔25、固着电极12a、发光元件31、金属细线30、取出电极11a构成。
绝缘衬底10作为第一及第二导电箔11、12的支承衬底起作用，其为FR4(环氧玻璃布)、BT(双马来酰亚胺三嗪)树脂构成的衬底、玻璃环氧衬底、玻璃聚酰亚胺衬底等。本实施方式中作为一例使用BT树脂构成的衬底。绝缘衬底10的厚度t1例如为60μm左右。
第一导电箔11及第二导电箔12用粘接剂压接式贴于绝缘衬底10的两面。作为第一导电箔11及第二导电箔12只要为可蚀刻的金属即可。在本实施方式中，采用由铜构成的金属箔。这些构成配线的一部分，另外，后述的第二导电箔12构成发光元件31的支承材料。
即，这些的膜厚选择必要的厚度作为配线及发光元件31的支承材料。配线的厚度可由安装的电路元件的电流容量等任意确定。第一导电箔11和第二导电箔12的膜厚相等，例如为9μm～35μm。
元件载置用贯通孔25在绝缘衬底10的大致中央附近贯通绝缘衬底10而设置。元件载置用贯通孔25通过干蚀刻而形成。作为本实施方式之一例为通过激光形成的激光通道(ビア)。其侧面成为通过干蚀刻形成的平坦的倾斜面26。即，相对于配置于内壁的发光元件31能够形成所需要的足够的大小，能够实现发光装置50的小型化。利用元件载置用贯通孔25将构成一个发光装置的绝缘衬底10彻底分割成多个。
元件载置用贯通孔25形成大小比被收容的发光元件31更大的正方形、圆、椭圆或多角形等形状。
作为一例，元件载置用贯通孔25的形状为：上面开口直径为0.3mm，下面开口直径为0.16mm的研钵状，高度为0.1mm。元件载置用贯通孔25的倾斜面26的倾斜度为125度。
固着电极12a由覆盖发光元件载置用贯通孔25的底面的第二导电箔12形成。即，元件载置用贯通孔25以自绝缘衬底10的一主面(第一导电箔11)侧起贯通绝缘衬底10、且第二导电箔12的背面(绝缘衬底10侧)露出的方式设置。而且，以覆盖发光元件载置用贯通孔25的方式残存的第二导电箔12为固着电极12a。
发光元件31为三族氮化物类化合物半导体(例如镓渗氮物(GaN))的发光元件，在元件的表面设有第一电极34及第二电极35。发光元件31的形状为底面0.15mm四方，高度为60μm～100μm。在此作为一例用高度为100μm的发光元件31。发光元件31以埋入元件载置用贯通孔25的方式配置，并用粘接剂33粘接于自元件载置用贯通孔25露出的固着电极12a上。还有后述，发光元件31实际上的粘接的是被层叠于固着电极12a上的导电性金属层23(23d)。
粘接剂33例如为非导电膏或银(Ag)等导电膏。另外，发光元件31在固着电极12a上施予金(Au)镀敷，由Au共晶粘接也可以。
发光元件31大部分被埋入元件载置用贯通孔25，其上面比绝缘衬底10表面(一主面)稍微突出。发光元件配置于绝缘衬底10的背面(另一主面)的第二导电箔12构成的固着电极12a上，因此，可实现发光装置的大幅度薄型化。另外，在本实施方式中，发光元件31的上面为自绝缘衬底10稍微突出，设于上面的第一电极34(及第二电极35)的引线接合也容易。
取出电极11a通过按所希望的形状对第一导电箔11进行构图而形成，并用金属细线和发光元件31的第一电极34电连接。
背面安装电极12b通过按所希望的形状对第二导电箔12进行构图而形成，并用金属细线和发光元件31的第二电极35电连接。
发光元件31的第二电极35和第一电极34同样地设于发光元件31的上面(参照图1(A))，并通过金属细线30和成为背面安装电极12b的导电箔12连接。在这种情况下，发光元件31经由非导电膏粘接在固着电极12a上(导电性金属层23d)。
另外，图示省略，第二电极35也可以设于和第一电极34相对的发光元件31的背面，在这种情况下，发光元件31经由导电膏粘接在固着电极12a上(导电性金属层23)，并通过固着电极12a和背面安装电极12b连接。
另外，在元件载置用贯通孔25的内壁(侧壁及底面)设有由通孔镀敷形成的通孔镀敷层13。通孔镀敷层13例如为铜箔(例如厚度15μm左右)，也被形成于第一导电箔11和第二导电箔12(固着电极12a)的表面。即，元件载置用贯通孔25的内壁只形成通孔镀敷层13，在其以外的区域通孔镀敷层13和第一导电箔11及第二导电箔12(固着电极12a)一体化而将这些相连接。
导电性金属层23为可固着的硬度高的多层金属。在此，例如为镍(Ni)-金(Au)层或Ni-Ag层。另外，也可以是使用钯(Pd)等的Ni-Pd层及Ag-Pd层。Ni层为硬度高的金属层，Au层或Ag层可以和金属细线30进行固着。另外，设有镍(Ni)-金(Au)层时，能够利用Au共晶固着如上所述的发光元件31。另外，在被共晶的情况下，另外进行Au镀敷。
导电性金属层23(例如厚度33μm)利用电解电镀层叠于第一导电箔11、第二导电箔12及通孔镀敷层13上。即，在取出电极11a、通孔镀敷层13及背面安装电极12b上分别设有导电性金属层23a、23b、23c，在固着电极12a上也设有导电性金属层23d、23e。
导电性金属层23通过金属细线30和发光元件31的第一电极34电连接，并和取出电极11a(第一导电箔11)一起形成发光元件31的正极侧的电极。另外，导电性金属层23c、23d、23e和第一导电箔11(或固着电极12a)及背面安装电极12b(第二导电箔12)一起形成发光元件31的负极侧电极。
取出电极11a和背面安装电极12b通过分离槽27、28、28’分离，在分离槽27、28、28’内壁也设有导电性金属层23。
透明树脂32覆盖整体，作为发光元件31及金属细线30的保护，同时作为发光元件31的透镜而工作。
另外，在绝缘衬底10的另一主面(背面)侧设有树脂层(阻焊剂层)38。阻焊剂层38从背面安装电极12b上的导电性金属层23c接连覆盖到分离槽28并埋入绝缘衬底10的背面侧的分离槽28、28’。
在安装本实施方式的发光装置50时，露出于阻焊剂层38两侧的导电性金属层23利用焊锡等固着于安装衬底。
利用阻焊剂层38能够防止正极侧和负极侧的短路并吸收分离槽28、28’部分的高差。
其次，图2中表示本发明的单个单元。图2(A)是其上面图，图2(B)是其底面图。
单元在绝缘衬底10的上面一体地贴有第一导电箔11，而在下面贴有第二导电箔12。在图2中，最表面的导电性金属层23被图示出来，第一导电箔11及第二导电箔12未图示。在第一导电箔11(导电性金属层23)上设有分离槽27且将第一导电箔11左右分离，一侧(导电性金属层23a侧)作为正电极，另一侧(导电性金属层23侧)作为负电极。即，在中央附近成凹状图案时，在凹状图案的左侧形成L字状图案，将L字状的图案作为发光元件31的正电极，将凹状图案作为负电极。在凹状图案的大致中央设有载置有发光元件31的载置用贯通孔25。
第二导电箔12由分离槽28、28’分离成三个，左右两端分别作为正电极和负电极。具体地说，在左右设有长方形状的图案，在中央设有凸状的图案。左端的长方形状的图案成为正电极而右端的长方形状图案成为负电极。中央的凸状的图案是成为自元件载置用贯通孔25露出的固着电极12a的区域。
在元件载置用贯通孔25的侧壁形成有通孔镀敷层13，由此，成为正电极及负电极的第一导电箔11及第二导电箔12连结且被电连接(参照图1(B))。另外，在单元的周端部形成有通孔20，在该通孔20内也形成有通孔镀敷层13。由此，在单元的周端部也连结有成为正电极及负电极的第一导电箔11及第二导电箔12，并切实地被通孔连接。
上述的单元形成为在大的薄板状的安装衬底(绝缘衬底10)上以行列状并列多个而排列。
在实施方式中，通过将发光元件31埋入贯通绝缘衬底10的元件载置用贯通孔25的内部而配置于第二导电箔12上，能够使发光装置大幅度薄型化。
如现有例(图7)，将发光元件100层叠在成为支承材料的内壁衬底200上的安装结构最低也需要在发光元件100和支承衬底200的总厚度以上，因而存在发光装置的薄型化不能增进的问题。
但是，在本实施方式中将发光元件31配置于不存在绝缘衬底10的第二导电箔12(固着电极12a)上，因此，能够完全无视制约现有例的大的绝缘衬底10的厚度而实现薄了绝缘衬底10的厚度的量的薄型化的发光装置50的薄型化。因而，即使采用和现有例同等厚度的发光元件31及绝缘衬底10，也能够实现发光装置50的薄型化。具体地说，作为一例，发光装置50能够形成150μm～200μm的薄度。
由于不存在绝缘衬底10，因此，由第二导电箔12构成的固着电极12a成为发光元件31的支承材料。固着电极12a(包括一体化了的通孔镀敷层)例如薄到28μm左右的电极，在其两面设有包含硬度高的Ni层的导电性金属层23d、23e(厚度分别为33μm左后)。由此，即使不存在绝缘衬底10，作为发光元件31的支承材料也能够确保充分的强度。
另外，在元件载置用贯通孔25的侧壁也层叠有通孔镀敷层13、导电性金属层23b，由此，即使是绝缘衬底10被元件载置用贯通孔25彻底分离的机构，也能够确保作为发光元件31的支承材料的强度。
上述的导电性金属层23的厚度为一例，其可在考虑发光元件31及绝缘衬底10的厚度及能够支承这些的强度之后，进行适当选择。
另外，固着电极12a经由通孔镀敷层13和取出电极11a(第一导电箔11)及背面安装电极12b一体形成。另外，第一导电箔11及第二导电箔12跨越绝缘衬底10的两主面设置。
即，发光元件31的第二电极35通过金属细线30和绝缘衬底10的表面的导电性金属层23连接，并和背面侧的导电性金属层23c及背面安装电极12b电连接。
或者，发光元件31的第二电极35经由导电性膏粘接于元件载置用贯通孔25的底部并通过固着电极12a直接和覆盖绝缘衬底10的主面(背面)的背面安装电极12b电连接。
因而，形成成为负电极的背面安装电极12b(导电性金属层23c)的大的长方形状图案，由此，可提高粘接于元件载置用贯通孔25的底面的发光元件31的放热性。
另外，在图2(B)的虚线区域设置阻焊剂层38以防止分离槽28、28’的高差时，防止正极和负极间的短路。
再者，通孔镀敷层13上的导电性金属层23b也可作为发光元件31的反射器而用。如上所述，元件载置用贯通孔25的侧面具有由激光通道形成的所希望的角度的倾斜面26，因此，能够使来自发光元件31的发光高效地反射到其焦点方向(上方)。
接着，参照图3及图4对本发明的制造方法进行说明。
本发明的制造方法由以下工序构成：准备将在其两主面贴有第一导电箔及第二导电箔的绝缘衬底的工序；选择性除去形成预定的元件载置用贯通孔的区域的第一导电箔而使所述绝缘衬底露出的工序；对绝缘衬底选择性地进行干蚀刻而形成所述元件载置用贯通孔、检测第二导电箔的背面而停止干蚀刻、在元件载置用贯通孔的底面形成露出所述第二导电箔的背侧的固着电极的工序；通过通孔镀敷在第一导电箔及第二导电箔、元件载置用贯通孔的内壁形成通孔镀敷层的工序；按所希望的形状对第一导电箔及第二导电箔进行干蚀刻而形成取出电极、背面安装电极的工序；在取出电极、背面安装电极、元件载置用贯通孔的内壁的通孔镀敷层及固着电极上层叠而形成镍镀层及金或银镀层的工序；在元件载置用贯通孔的底面的所述固着电极上粘接发光元件的工序；用金属细线连接发光元件的第一电极和取出电极的工序；用透明树脂包覆发光元件及所述金属细线的工序；将各单元都分别分割为单个发光装置的工序。
第一工序(图3(A))：准备将在其两主面贴有第一导电箔及第二导电箔的绝缘衬底的工序。
准备在其一主面贴上铜等第一导电箔11、在其另一主面贴上和第一导电箔11相同厚度的第二导电箔12的绝缘衬底10。
作为绝缘衬底10是例如由FR4或BT树脂构成的衬底、玻璃环氧衬底或玻璃聚酰亚胺衬底，根据情况也可以是氟衬底、玻璃PPO衬底或陶瓷衬底等、挠性薄板、薄膜等。在本实施方式中，作为一例采用了厚度60μm左右的BT设置衬底。
作为第一导电箔11及第2导电箔12只要是可蚀刻的金属即可。在本实施方式中，采用了铜构成的金属箔。第一导电箔11、第二导电箔12的膜厚是相等的，均为9μm～35μm(例如13μm)。
第一导电箔及第二导电箔12使用对应配线高度的厚度的导电箔。配线的厚度可根据被安装的电路元件的电流容量等任意确定。另外，第二导电箔12构成搭载并支承发光元件31的固着电极12a，因此，也要考虑作为支承材料的强度而进行选择。
而且，通孔20使用NC工作机用钻头等贯通第一导电箔11、第二导电箔12及绝缘衬底10而被开通。通孔20与多个单元接连且在单元的两端形成狭缝状，由此相邻的单元被分离(参照图6)。
第二工序(图3(B))：选择性除去形成预定的元件载置用贯通孔的区域的第一导电箔而使所述绝缘衬底露出的工序。
还有后述，在本实施方式中作为一例，通过使用激光的干蚀刻(激光通道加工)形成元件载置用贯通孔。此时，在被激光照射的区域存在导电箔(Cu)时，在相对于Cu激光输出弱时激光被Cu反射，在能够除去Cu的程度激光输出强时，容易引起其下侧的绝缘衬底10也溶化等蚀刻不良。
于是，在本工序中，将形成了所希望的图案的抗蚀剂PR作为掩膜，通过蚀刻选择性地除去形成元件载置用贯通孔的预定区域的第一导电箔11，从而形成露出该区域的绝缘衬底10的开口部OP。
第三工序(图3(C))：对绝缘衬底选择性地进行干蚀刻而形成元件载置用贯通孔，检测第二导电箔的背面而停止干蚀刻、在元件载置用贯通孔的底面形成露出第二导电箔的背侧的固着电极的工序。
将从开口部OP露出的绝缘衬底10进行干蚀刻。在此，作为干蚀刻采用使用激光的蚀刻(激光通道加工法)。激光例如为YAG激光、CO2激光等，在BT树脂的绝缘衬底10可蚀刻、第二导电箔即Cu不溶融的条件下进行激光照射。
作为激光通道加工法，有相对于除去第一导电箔11的开口部OP的直径进行同等激光加工的保形加工法、及进行比开口部OP的直径小的激光加工的辐射窗口加工法等。
对从开口部OP露出的绝缘衬底10进行激光照射。检测绝缘衬底10被除去、第二导电箔12的背面(和绝缘衬底10抵接的一侧)的露出，然后停止蚀刻(激光照射)。由此，形成彻底贯通绝缘衬底10的元件载置用贯通孔25，露出第二导电箔12的背面的一部分。该露出的第二导电箔12成为固着电极12a。
在本实施方式中，利用第二导电箔12的检测可成为终点检测，因此，能够正确且容易地形成元件载置用贯通孔25、和覆盖该元件载置用贯通孔25的底部的固着电极12a。另外，由于可以进行通过第二导电箔12的终点检测，因此，以绝缘衬底10可加工且第二导电箔12(Cu)不溶化的程度适当选择激光照射条件。
还有，用激光通孔加工法形成的元件载置用贯通孔25，其侧壁成为平坦的倾斜面26。元件载置用贯通孔25形成为大小比收容的发光元件31大的正方形、圆、椭圆或多角形等形状。作为一例，元件载置用贯通孔25的形状为：上面开口直径为0.3mm，下面开口直径为0.16mm的研钵状。元件载置用贯通孔的倾斜面的倾斜度为125度。
第四工序(图3(D))：通过通孔镀敷在第一导电箔及第二导电箔、元件载置用贯通孔的内壁形成通孔镀敷层的工序
首先，通过表面沾污去除处理除去元件载置用贯通孔25内的蚀刻残渣，另外，通过表面沾污去除处理使元件载置用贯通孔25内的内壁变得粗糙，使镀层的密合性也提高。表面沾污去除处理在使用氧化剂的表面沾污去除液中进行。氧化剂例如为过锰酸及重铬酸等，在此，采用了过锰酸钠。另外，合适的是在利用氧化剂处理之前进行膨润处理，这样容易除去污点。
用抗蚀剂PR将背面包覆并将绝缘衬底整体浸渍在钯溶液中，在第一导电箔11及第二导电箔12表面、和元件载置用贯通孔25内施与Cu的无电解电镀，之后再施与Cu的电解电镀，形成约20μm膜厚的通孔镀敷层13。
通孔镀敷层13覆盖露出于元件载置用贯通孔25的侧壁的绝缘衬底10表面。另外，通孔镀敷层13在第一导电箔11及第二导电箔12a的表面形成，这些镀层一体化地和第一导电箔11及第二导电箔12连接。
另外，通孔镀敷层13也在绝缘衬底10端部的通孔20的内壁形成，在绝缘衬底10端部连接第一导电箔11和第二导电箔12。
第五工序(图4)：按所希望的形状对第一导电箔及第二导电箔进行干蚀刻而形成取出电极、背面安装电极的工序。
在本工序中，用抗蚀剂层(未图示)覆盖绝缘衬底10的第一导电箔11及第二导电箔12，使图2(A)所示的L字状的图案和凹状的图案在第一导电箔11上进行曝光显像，将残留的抗蚀剂层作为掩膜进行第一导电箔11的蚀刻。由此形成分离槽27，将第一导电箔11进行构图。第一导电箔11为铜时使用氯化铁作为蚀刻溶液。然后进行抗蚀剂层的剥离除去。
接着，如图4(B))所示，也进行第二导电箔12的化学蚀刻。再一次用抗蚀剂层(未图示)覆盖绝缘衬底10的第一导电箔11及第二导电箔12，在第导电箔12上使图2(B)所示的左右长方形形状的图案及中央的凸状的图案进行曝光显像，以残留的抗蚀剂层作为掩膜进行第二导电箔12的蚀刻，形成分离槽28、28’使得第二导电箔12被构图。第二导电箔12为铜时同样使用氯化铁作为蚀刻溶液。然后进行抗蚀剂层的剥离除去。
由此，发光元件31的第一电极34及第二电极35和分别连接的取出电极11a及背面安装电极12b被形成，载置各发光元件31的第一的图案以行列状形成多个。关于各单元的图案的形状都参照图2(A)进行了说明，因此在这里省略。
另外，第二导电箔12的单元图案各自利用连接图案29(参照图2(B))电连接。这是为了下个工序中在将导电性金属层进行电镀时以第二导电箔12作为共同电极使用。
第六工序(图5(A))：在取出电极、背面安装电极、元件载置用贯通孔的内壁的通孔镀敷层及固着电极上层叠而形成镍镀层及金或银镀层的工序。
在本工序中，将被连结的第二导电箔12的单元图案作为共同电极，在经由通孔镀敷层13与其电连接的第一导电箔11的第一图案、及元件载置用贯通孔25的内壁通过电解电镀贴上导电性金属层23。导电性金属层23为可固着的硬度高的多层金属层。在此，例如为镍(Ni)-金(Au)层或Ni-Ag层。另外，也可以是使用钯(Pd)等的Ni-Pd层及Ag-Pd层。Ni层为硬度高的金属层，Au层或Ag层可以和金属细线30进行固着。
由此，在取出电极11a、通孔镀敷层13、背面安装电极12b上分别层叠有导电性金属层23a、23b、23c，在固着电极12a上(两面)层叠有导电性金属层23d、23e。
本实施方式的固着电极12a成为发光元件31的支承材料，因此，通过将导电性金属层23d、23e设于其两面，能够确保不存在绝缘衬底10的固着电极12a部分的强度。
另外，元件载置用贯通孔25的内壁的导电性金属层23b、23d作为发光元件31的反射镜而发挥作用。
即，通过本工序，用于确保固着电极12a部分的强度的镀层(导电性金属层23d、23e)的形成、和固着用的镀层(导电性金属层23a)的形成及发光元件31的反射镜(导电性金属层23b、23d)的形成能够在一工序中实施，能够使制造工序简化。
还有，在本实施方式中，成为导电性金属层23的底子的第一导电箔11及第二导电箔12由铜构成，通孔镀敷层13也由铜电镀形成，因此，在这些镀层上形成的镍镀层及金或银镀层能够均匀地形成。
第七工序(图5(B))：在元件载置用贯通孔的底面的固着电极上粘接发光元件的工序。
将发光元件31的第二电极35用粘接剂33粘接在以覆盖发光元件载置用贯通孔25的底面的方式设置的固着电极12a上。在发光元件31的粘接中使用芯片插装。发光元件31实际被粘接的是层叠于固着电极12a上的导电性金属层23(23d)。元件载置用贯通孔25形成为研钵状，因此，向其内部的发光元件31的安装变得容易。
粘接剂33例如为非导电性膏。另外，在通过固着电极12a从背面取出第二电极35时，粘接剂33使用银(Ag)等导电性膏。另外，发光元件31也可以在固着电极12a上施予金(Au)层，利用Au共晶而粘接，在这种情况下，另外要进行Au镀敷。
第8工序(图5(C))：用金属细线连接发光元件的第一电极和取出电极的工序。
用金的金属细线30利用连接器边对电极的位置进行图案识别边通过超声波热压接连接发光元件31的第一电极34、和包覆取出电极11a上的导电性金属层23a。同样，利用金属细线30连接第二电极355、和与背面安装电极12b连接的导电性金属层23(23c)。
通过元件载置用贯通孔25，发光元件31的第一电极34(第二电极35也一样)和导电性金属层23a大致等高，第一电极34位于稍微突出的高度。即如现有结构(图7)的对发光元件100和支承衬底200层叠的情况相比，金属细线30的固着被无高低差地高效地进行。另外，通过第一电极34稍微突出，在发光元件31以埋入元件载置用贯通孔25内部的方式进行安装时，固着也变得容易。
第九工序(图5(C))：用透明树脂包覆发光元件及金属细线的工序。
用透明树脂32包覆发光元件31及金属细线30。透明树脂可保护发光元件31及金属细线30不与外界气体接触，也作为取出光的凸透镜而发挥作用。
第十工序(图6)：将各单元都分别分割为单个发光装置的工序。
图6是表示本工序中的薄板状绝缘衬底10的一例的图，图6(A)是1薄板的平面图，图6(B)是表面的放大图，图6(C)是背面的放大图。
在如图的绝缘衬底10上以行列状排列有多个单元。详细地说，在Y轴方向利用连接图案29(参照图2(B))连结许多个各单元的每一个而形成长方形形状的单元群，多个单元群以行列状沿Y轴方向及X轴方向配置。另外，各单元群的两端被设置的通孔20分离为狭缝状。
而且，通过冲压或刻模将在绝缘衬底10上以行列状排列的许多个单元分离为单个完成的发光装置。这时，连结第二导电箔12的连接图案29(参照图2(B))也被切断，使得第二导电箔12的单元各自也被电分离。
具体而言，作为一例，绝缘衬底10是68mm×100mm的BT树脂衬底的薄板。在周边设有多个对位孔40，在内部配置有在行列上为多个长方形形状的各单元。对位孔40用于刻膜时的定位。
通过将各单元设计成长方形状并以行列状多个并列配置，能够大量地制造发光装置，而且也能够将必需的反射器做入元件载置用贯通孔25内。

Claims (12)

1、一种发光装置，其特征在于，具备：
设于绝缘衬底的两主面上的第一导电箔及第二导电箔；
贯通所述绝缘衬底的元件载置用贯通孔；
由覆盖所述贯通孔的底面的所述第二导电箔形成的固着电极；
固着于所述固着电极上并且埋入所述绝缘衬底的元件载置用贯通孔的发光元件；
通过金属细线与由所述第一导电箔形成的所述发光元件的第一电极连接的取出电极。
2、如权利要求1所述的发光装置，其特征在于，所述发光元件大部分埋入所述元件载置用贯通孔，其上面高于所述绝缘衬底表面。
3、如权利要求1所述的发光装置，其特征在于，所述发光元件用导电膏或非导电膏固着于所述固着电极上，所述发光元件的第二电极和由所述第二导电箔形成的背面安装电极电连接。
4、如权利要求1所述的发光装置，其特征在于，所述第一及第二导电箔由铜构成，在所述固着电极上层叠有镍镀层和金或银镀层，利用所述镍镀层提高所述固着电极的硬度。
5、如权利要求4所述的发光装置，其特征在于，在所述元件载置用贯通孔的内壁设有通孔镀敷层，在该通孔镀敷层上也层叠有镍镀层和金或银镀层。
6、如权利要求3所述的发光装置，其特征在于，所述固着电极和所述取出电极及所述背面安装电极一体形成并传递来自所述发光元件的发热。
7、如权利要求5所述的发光装置，其特征在于，所述通孔镀敷层上的所述金或银镀层作为所述发光元件的反射器共用。
8、一种发光装置的制造方法，其特征在于，包括：
准备在其两主面贴有第一导电箔及第二导电箔的绝缘衬底的工序；
选择性除去形成预定的元件载置用贯通孔的区域的所述第一导电箔而使所述绝缘衬底露出的工序；
对所述绝缘衬底选择性地进行干蚀刻而形成所述元件载置用贯通孔、检测出所述第二导电箔的背面而停止干蚀刻、在所述元件载置用贯通孔的底面形成露出所述第二导电箔的背侧的固着电极的工序；
通过通孔镀敷在所述第一导电箔及第二导电箔、所述元件载置用贯通孔的内壁形成通孔镀敷层的工序；
按所希望的形状对所述第一导电箔及第二导电箔进行干蚀刻而形成取出电极、背面安装电极的工序；
在所述取出电极、背面安装电极、所述元件载置用贯通孔的内壁的通孔镀敷层及所述固着电极上层叠并形成镍镀层及金或银镀层的工序；
在所述元件载置用贯通孔的底面的所述固着电极上固着发光元件的工序；
通过金属细线连接所述发光元件的第一电极和所述取出电极的工序；
用透明树脂包覆所述发光元件及所述金属细线的工序；
将各单元都分别分割为单个发光装置的工序。
9、如权利要求8所述的发光装置的制造方法，其特征在于，所述干蚀刻利用激光蚀刻而进行。
10、如权利要求8所述的发光装置的制造方法，其特征在于，在形成所述通孔镀敷层的工序中，在通过表面沾污去除处理除去所述元件载置用贯通孔内的蚀刻残渣之后形成所述通孔镀敷层。
11、如权利要求8所述的发光装置的制造方法，其特征在于，所述第一导电箔及第二导电箔用铜构成，所述通孔层也通过铜镀敷形成。
12、如权利要求8所述的发光装置的制造方法，其特征在于，各单元形成长方形形状并以行列状排列有多个。
CNA2007101118710A 2007-04-28 2007-06-20 发光装置及其制造方法 Pending CN101296540A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007120373 2007-04-28
JP120373/07 2007-04-28

Publications (1)

Publication Number Publication Date
CN101296540A true CN101296540A (zh) 2008-10-29

Family

ID=40066463

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2007101118710A Pending CN101296540A (zh) 2007-04-28 2007-06-20 发光装置及其制造方法

Country Status (2)

Country Link
CN (1) CN101296540A (zh)
TW (1) TW200843142A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102159046A (zh) * 2011-03-18 2011-08-17 昆山金利表面材料应用科技股份有限公司 一种电致发光电子装置壳体
EP2980869A1 (fr) * 2014-08-02 2016-02-03 Linxens Holding Procédé de fabrication de circuits intégrés à diodes électro- luminescentes et circuits intégrés obtenus par ce procédé

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102159046A (zh) * 2011-03-18 2011-08-17 昆山金利表面材料应用科技股份有限公司 一种电致发光电子装置壳体
CN102159046B (zh) * 2011-03-18 2014-07-02 昆山金利表面材料应用科技股份有限公司 一种电致发光电子装置壳体
EP2980869A1 (fr) * 2014-08-02 2016-02-03 Linxens Holding Procédé de fabrication de circuits intégrés à diodes électro- luminescentes et circuits intégrés obtenus par ce procédé

Also Published As

Publication number Publication date
TW200843142A (en) 2008-11-01

Similar Documents

Publication Publication Date Title
KR100648122B1 (ko) 반도체 장치 및 그 제조 방법
CN100530581C (zh) 一种利用互连结构制造半导体模块的方法
CN101286457B (zh) 布线板及其制造方法
US7795736B2 (en) Interconnects with interlocks
CN102163659B (zh) 发光二极管封装、高反射型硅次基板及其制造方法
CN102130084B (zh) 具有凸柱/基座的散热座及讯号凸柱的半导体芯片组体
CN102544310B (zh) 安装基板及其制造方法
KR20070059186A (ko) 상호접속 소자를 제조하는 구조와 방법, 및 이 상호접속소자를 포함하는 다층 배선 기판
CN102270727A (zh) 半导体发光装置及其制造方法
TW200414455A (en) Semiconductor device and method for manufacturing the same
CN1491076A (zh) 布线基板的制备方法
CN1350323A (zh) 引线框架和引线框架的制造方法
CN1605126A (zh) 带有一个或更多通孔的半导体结构
CN1234908A (zh) 半导体晶片的制造方法、半导体芯片的制造方法及ic卡
CN102299126A (zh) 散热基底以及制造该散热基底的方法
CN104247584B (zh) 印刷电路板及其制造方法
CN100479213C (zh) 发光装置及其制造方法
US20020117753A1 (en) Three dimensional packaging
CN104756267A (zh) 发光装置及其制造方法以及发光装置安装体
CN106133930B (zh) 半导体单元、半导体器件、发光装置、显示装置和半导体器件制造方法
CN101393877A (zh) 制造半导体器件的方法
CN100481416C (zh) 半导体装置和层叠型半导体装置以及它们的制造方法
CN118039587A (zh) 管芯封装以及形成管芯封装的方法
CN100527373C (zh) 半导体器件及其制造方法
CN101296540A (zh) 发光装置及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20081029