CN101295846A - 转接板及主机板 - Google Patents
转接板及主机板 Download PDFInfo
- Publication number
- CN101295846A CN101295846A CNA2007100980866A CN200710098086A CN101295846A CN 101295846 A CN101295846 A CN 101295846A CN A2007100980866 A CNA2007100980866 A CN A2007100980866A CN 200710098086 A CN200710098086 A CN 200710098086A CN 101295846 A CN101295846 A CN 101295846A
- Authority
- CN
- China
- Prior art keywords
- mentioned
- terminals
- terminal
- pin position
- reservation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Coupling Device And Connection With Printed Circuit (AREA)
Abstract
一种转接板及应用此转接板的主机板。转接板包括一插槽以及一转换电路。插槽具有多个端子,其中端子适用于一第一内存模块。转换电路的一端电性连接至端子,另一端为多个金手指,且金手指适用于一第二内存模块,其中金手指与端子具有多个等同脚位对应电性连接及至少一预留脚位。当预留脚位与一基板中多个脚位其中之一电性连接时,预留脚位为一侦测脚位,其用以通知基板目前插槽适用于第一内存模块。使用此转接板及应用此转接板的主机板,可使DDR2内存模块也能应用于DDR3系统的主机板中,且主机板的系统也能够对应地切换适用的DDR2或DDR3系统。因此,使用者可依照需求来选用内存模块的规格,不再受主机板的支持系统限制,具使用上的选择弹性及便利性。
Description
技术领域
本发明是有关于一种主机板,且特别是有关于一种第二代双倍数据速率同步动态随机存取(DDR2)及第三代双倍数据速率同步动态随机存取(DDR3)内存模块皆同时适用的主机板。
背景技术
一般的个人电脑系统主要是由主机板、界面卡、与周边设备组成,其中主机板可说是电脑系统的心脏。在主机板上,除了有中央处理器(centralprocessing unit,简称CPU)、控制芯片组(chip set)及可供安装界面卡的插槽外,尚有数个(一般为四个)可安装内存模块的内存插槽(memory moduleslot)。一个内存模块是由数个内存元件组成,而依照使用者的需求,主机板上可安装不同数量的内存模块(memory module)。
个人电脑所使用的内存,其中一种是同步动态随机存取内存(synchronous dynamic random access memory,SDRAM),其操作是响应于系统时钟信号的上升沿来进行数据的存取操作控制。
另外,有一种双倍数据速率动态随机存取内存(double data rate DRAM,简称DDR DRAM),其可以在系统时钟信号的上升沿与下降沿来进行数据的存取操作控制,因此DDR DRAM可以完成SDRAM两个周期才能完成的任务。将同速率的DDR DRAM与SDRAM相比,DDR DRAM性能要超出SDRAM一倍,所以DDR DRAM为使用者的首选。
为满足使用者对于数据传输速率的需求,因此DDR DRAM的规格由第一代的DDR1、第二代的DDR2演变至目前的第三代DDR3。由于DDR2的数据传输频率发展到800MHz时,其内核工作频率已经达到200MHz,欲再向上提升较为困难。此时,具有较高数据传输速率、更先进的地址/命令与控制总线的拓朴架构及较低能耗的DDR3将成为主流产品。
然而,由于DDR3是DDR2的改良,且DDR3有DDR2没有的功能(如重置及ZQ校准等),因此DDR3与DDR2的引脚排列方式不同。通常,一家厂商所制作出来的主机板的DRAM插槽,只能插置DDR3及DDR2的其中一种,因此使用者只能选择使用与主机板的系统相配合的DDR DRAM。
虽然,为满足上述需求,将主机板上的四个DRAM插槽设计为四个之中有些可插置DDR3,而其它为可插置DDR2,但却会因为主机板的系统仅能择其一使用,因此并无法同时使用DDR2与DDR3。如此一来,内存的使用上限仍会受到限制。
发明内容
本发明提供一种转接板,其可以将DDR2内存模块的信号线重新排序,以使DDR2内存模块也可适用于支持DDR3系统的主机板。
本发明提供一种可同时支持DDR2及DDR3系统的主机板。
为达上述或是其它目的,本发明提出一种转接板,其包括一插槽(slot)以及一转换电路。插槽具有多个端子,其中端子适用于一第一内存模块。转换电路的一端电性连接至端子,另一端为多个金手指,且金手指适用于一第二内存模块,其中金手指与端子同时具有多个等同脚位对应电性连接及至少一预留脚位。当预留脚位与一基板中多个脚位其中之一电性连接时,预留脚位为一侦测脚位,其用以通知基板目前插槽适用于第一内存模块。
在本发明的一实施例中,上述的等同脚位包括地址线(address line)、控制线(control line)及数据线(data line)。
在本发明的一实施例中,上述的端子包括地址端子、控制端子以及数据端子,而地址线、控制线及数据线分别对应连接至地址端子、控制端子以及数据端子。
在本发明的一实施例中,上述的端子更包括多个预留端子。
在本发明的一实施例中,上述的预留脚位分别对应连接至预留端子。
在本发明的一实施例中,上述的部分预留脚位为侦测脚位。
本发明另提出一种主机板,其包括一基板以及一转接板。基板有一第一插槽,而第一插槽中配置有多个第一端子,其中第一端子适于与一第二内存模块对应电性连接。转接板配置于第一插槽中,其包括一第二插槽以及一转换电路。第二插槽具有多个第二端子,其中第二端子适于与一第一内存模块对应电性连接。转换电路的一端电性连接至第二端子,另一端为多个金手指,且金手指适用于一第二内存模块,其中金手指与第二端子同时具有多个等同脚位对应电性连接及至少一预留脚位。当预留脚位与其中一个第一端子电性连接时,预留脚位为一侦测脚位,其用以通知基板目前使用第二插槽。
在本发明的一实施例中,上述的基板为一印刷电路板。
在本发明的一实施例中,上述的等同脚位包括地址线、控制线及数据线。
在本发明的一实施例中,上述的第一端子包括地址端子、控制端子以及数据端子,而地址线、控制线及数据线分别对应电性连接至地址端子、控制端子以及数据端子。
在本发明的一实施例中,上述的第二端子包括地址端子、控制端子以及数据端子,而地址线、控制线及数据线分别对应连接至地址端子、控制端子以及数据端子。
在本发明的一实施例中,上述的第一、第二端子更包括多个预留端子。
在本发明的一实施例中,上述的预留脚位分别对应连接至预留端子。
在本发明的一实施例中,上述的部分预留脚位为侦测脚位。
在本发明的一实施例中,上述的主机板更包括多个配置于基板上的电子零件。
在本发明的一实施例中,上述的电子零件包括电容、电感或电阻。
本发明的效果:
藉由本发明的转接板的转换电路,可将规格与主机板的插槽不兼容的内存模块的第二金手指整序为规格兼容的第一金手指,使内存模块可以配置于主机板的插槽中。因此,本发明的转接板及使用此转接板的主机板,具有使用便利性。
为让本发明的上述和其它目的、特征和优点能更明显易懂,下文特举一实施例,并配合所附图式,作详细说明如下。
附图说明
图1A为本发明一实施例的主机板的示意图。
图1B为图1A的分解示意图。
图2为一种内存模块的示意图。
具体实施方式
图1A为本发明一实施例的主机板的示意图,而图1B为图1A的分解示意图。请同时参考图1A及1B,主机板1000包括一基板1100、一转接板1200以及一内存模块1300。基板1100具有一第一插槽1120,且本实施例的基板1100为一印刷电路板。第一插槽1120中配置有多个第一端子1122,其中这些第一端子1122包括地址端子(未标示)、控制端子(未标示)、数据端子(未标示)以及预留端子(未标示)。
这些第一端子1122是以DDR3的规格来排列配置,因此第一插槽1120中适于插置DDR3内存模块,且第一端子1122会与DDR3内存模块的金手指电性连接。
转接板1200包括一第二插槽1220以及一转换电路1240,其中转换电路1240的两端分别为第二端子1242以及第一金手指1244。本实施例的第一金手指1244包括多个第一等同脚位1244a以及多个预留脚位1244b,其中第一等同脚位1244a包括地址线(未标示)、控制线(未标示)以及数据线(未标示)等信号线,其中这些信号线用以记录、传送、控制及储存数据至芯片。
详细地来说,地址线的规格如a0~a15,而控制线的规格如CS1#,数据线如DQ0......等。此外,预留脚位1244b的规格如DQS10#,DQS11#等,其中部分的预留脚位1244b为侦测脚位,且侦测脚位用以侦测内存模块为DDR2或DDR3的规格。
值得注意的是,第一端子1122的地址端子、控制端子及数据端子等会与上述的第一金手指1244的地址线、控制线及数据线相对应配置。换言之,地址端子的规格会对应a0~a15、控制端子的规格会对应CS1#...等、数据端子的规格对应DQ0...等。此外,预留端子的规格为NC/DQS9N、NC/DQS10N...等。
承上述,第二端子1242配置于第二插槽1220中,且第二插槽1220会暴露出第二端子1242。本实施例的第二端子1242是依照DDR2的规格排列,因此第二插槽1220中适于容置DDR2内存模块。第一金手指1244与第二端子1242对应连接,且这些第一金手指1244是依照DDR3内存模块的规格来排列。
第二端子1242与第一端子1122相同,也包括地址端子(未标示)、控制端子(未标示)以及数据端子(未标示),其中第二端子1242的脚位会和第一金手指1244的脚位对应电性连接。由于第二端子1242的规格与第一端子1122大致相同,其不同之处在于地址、控制、数据及预留等端子会与第一端子1122的地址、控制、数据及预留等端子的排列方式不同,因此不再赘述。但特别的是,第二端子1242的预留端子,是选择性地与预留脚位1244b对应连接。
由上述可知,转接板1200的第二插槽1220中可容置DDR2内存模块,而转接板1200的第一金手指1242适于插置于DDR3规格的第一插槽1120中,并与第一端子1122电性连接。
图2为一种内存模块的示意图。请同时参考图1A、1B及图2,内存模块1300配置于基板1100上,且本实施例的内存模块1300是DDR2内存模块,其具有多个第二金手指1320,且这些第二金手指1320适于与第二端子1242对应电性连接。
同样地,第二金手指1320也有多个第二等同脚位以及多个预留脚位,其中第二等同脚位与第一等同脚位1242a相同,也包括地址线、控制线以及数据线,此处便不再赘述。值得注意的是,第二等同脚位与第一等同脚位1242a不同之处在于脚位间的信号线排列方式。
具体而言,当我们将一规格为DDR3的内存模块直接组装于基板1100上的第一插槽1120中时,第一端子1122的侦测脚位会侦测此内存模块的规格为DDR3,此时主机板1000会选用相对应DDR3内存模块的系统。
此外,由于本实施例的内存模块1300是DDR2内存模块,其与规格为DDR3的第一插槽1120不兼容,因此内存模块1300直接插置于第一插槽1120时,第二金手指1320与第一端子1122无法完全地对应电性连接。此时,内存模块1300并无法发挥功用。
当利用转接板1200以使内存模块1300组装于基板1100上时,将内存模块1300先插置于转接板1200的第二插槽1220中,让转接板1200的第二端子1242与第二金手指1320正确地对应连接之后,DDR2规格的第二金手指1320藉由转换电路1240整序为DDR3规格的第一金手指1244。然后,再将转接板1200的第一金手指1244插置于第一插槽1120中。此时,藉由转换电路1240,DDR2规格的第二金手指1320整序为DDR3规格的第一金手指1244,而第一端子1122的侦测脚位便会侦测到内存模块1300的规格为DDR2。此时,主机板1000选用相对应DDR2内存模块的系统。因此,内存模块1300可以藉由转接板1200以与基板1100电性连接,且主机板1000会选用相对应的系统,让内存模块1300得以发挥完整的功用。
简言之,利用本实施例的转接板1200,可使规格为DDR2的内存模块1300也能应用于DDR3系统的基板1100上,而主机板1000也能够对应地切换使用系统。相较于已知技术,利用本实施例的转接板1200,使用者可以任意选用DDR2内存模块或是DDR3内存模块,不再受主机板1000的系统支持限制而只能选用单一种内存模块。因此,本实施例的转接板1200及主机板1000为使用者带来极大的使用便利性。
此外,主机板1000上更包括多个配置于基板1100上的电子零件1400,且这些电子零件1400包括电容、电感或电阻。本技术领域的技术人员,可藉由其它公开文件得知有关于主机板1000上的电子零件1400的种类及应用,因此本说明书不再详述。
综上所述,使用本发明的转接板及应用此转接板的主机板,可使DDR2内存模块也能应用于DDR3系统的主机板中。此外,主机板的系统藉由侦测脚位所侦测到的信号,也能够对应地切换适用的DDR2或DDR3系统。因此,使用者便可以依照需求来选用内存模块的规格,而不再受主机板的支持系统限制。对使用者而言,本发明的转接板及应用此转接板的主机板,极具使用上的选择弹性及便利性。
虽然本发明已以一实施例揭露如上,然其并非用以限定本发明,任何所属技术领域中技术人员,在不脱离本发明的精神和范围内,当可作些许的更动与润饰,因此本发明的保护范围当视权利要求书所界定者为准。
Claims (8)
1.一种转接板,其特征是,包括:
一插槽,具有多个端子,其中上述这些端子适用于一第一内存模块;以及
一转换电路,一端电性连接至上述这些端子,一端为多个金手指,上述这些金手指适用于一第二内存模块,其中上述这些金手指与上述这些端子同时具有多个等同脚位对应电性连接,及至少一预留脚位,当上述预留脚位与一基板中多个脚位其中之一电性连接时,上述预留脚位为一侦测脚位,用以通知上述基板目前适用于上述第一内存模块。
2.根据权利要求1所述的转接板,其特征是,其中上述这些端子包括地址端子、控制端子以及数据端子,上述这些等同脚位包括地址线、控制线及数据线,而上述这些地址线、控制线及数据线分别对应连接至上述这些地址端子、控制端子以及数据端子。
3.根据权利要求1所述的转接板,其特征是,其中上述这些端子更包括多个预留端子,上述这些预留脚位分别对应连接至上述这些预留端子。
4.一种主机板,其特征是,包括:
一基板,有一第一插槽,而上述第一插槽中配置有多个第一端子,其中上述这些第一端子适于与一第二内存模块对应电性连接;
一转接板,配置于上述第一插槽中,包括:
一第二插槽,具有多个第二端子,其中上述这些第二端子适于与一第一内存模块对应电性连接;以及
一转换电路,一端电性连接至上述这些第二端子,一端为多个金手指,上述这些金手指适用于一第二内存模块,其中上述这些金手指与上述这些第二端子同时具有多个等同脚位对应电性连接,及至少一预留脚位,当上述预留脚位与上述多个第一端子其中之一电性连接时,上述预留脚位为一侦测脚位,用以通知上述基板目前使用上述第二插槽。
5.根据权利要求4所述的主机板,其特征是,其中上述这些第二端子包括地址端子、控制端子以及数据端子,上述这些等同脚位包括地址线、控制线及数据线,而上述这些地址线、控制线及数据线分别对应连接至上述这些地址端子、控制端子以及数据端子。
6.根据权利要求4所述的主机板,其特征是,其中上述这些第二端子更包括多个预留端子,上述这些预留脚位分别对应连接至上述这些预留端子。
7.根据权利要求4所述的主机板,其特征是,更包括多个电子零件,配置于上述基板上。
8.根据权利要求7所述的主机板,其特征是,其中上述这些电子零件包括电容、电感或电阻。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2007100980866A CN101295846B (zh) | 2007-04-27 | 2007-04-27 | 转接板及主机板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2007100980866A CN101295846B (zh) | 2007-04-27 | 2007-04-27 | 转接板及主机板 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101295846A true CN101295846A (zh) | 2008-10-29 |
CN101295846B CN101295846B (zh) | 2010-07-28 |
Family
ID=40065943
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2007100980866A Active CN101295846B (zh) | 2007-04-27 | 2007-04-27 | 转接板及主机板 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101295846B (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102455966A (zh) * | 2010-10-29 | 2012-05-16 | 鸿富锦精密工业(深圳)有限公司 | 内存负载转接板 |
CN102610276A (zh) * | 2011-01-19 | 2012-07-25 | 鸿富锦精密工业(深圳)有限公司 | Smbus接口存储芯片烧录装置 |
CN107689535A (zh) * | 2017-07-07 | 2018-02-13 | 联想(北京)有限公司 | 转接卡设备和电子设备 |
CN110401052A (zh) * | 2019-08-29 | 2019-11-01 | 安费诺电子装配(厦门)有限公司 | 一种直接与主板导通的连接器组件 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN2746610Y (zh) * | 2004-11-16 | 2005-12-14 | 李蕴修 | 存储卡转接器结构 |
CN2786825Y (zh) * | 2005-03-10 | 2006-06-07 | 诠欣股份有限公司 | 模拟标准sd储存卡的转接器 |
CN1940848A (zh) * | 2005-09-28 | 2007-04-04 | 慧荣科技股份有限公司 | 记忆卡接口转换架构 |
-
2007
- 2007-04-27 CN CN2007100980866A patent/CN101295846B/zh active Active
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102455966A (zh) * | 2010-10-29 | 2012-05-16 | 鸿富锦精密工业(深圳)有限公司 | 内存负载转接板 |
CN102610276A (zh) * | 2011-01-19 | 2012-07-25 | 鸿富锦精密工业(深圳)有限公司 | Smbus接口存储芯片烧录装置 |
CN107689535A (zh) * | 2017-07-07 | 2018-02-13 | 联想(北京)有限公司 | 转接卡设备和电子设备 |
CN107689535B (zh) * | 2017-07-07 | 2019-07-26 | 联想(北京)有限公司 | 转接卡设备和电子设备 |
CN110401052A (zh) * | 2019-08-29 | 2019-11-01 | 安费诺电子装配(厦门)有限公司 | 一种直接与主板导通的连接器组件 |
Also Published As
Publication number | Publication date |
---|---|
CN101295846B (zh) | 2010-07-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101341475B (zh) | 时分复用动态片内端接 | |
US7298625B1 (en) | Expansion structure of memory module slot | |
TWI312519B (en) | Chip and system for performing memory operations | |
CN101014943B (zh) | 并行的反向存储器地址和命令总线 | |
JP6501086B2 (ja) | 複数のメモリ技術をサポートするプラットフォームを提供するデバイス、システムおよび方法 | |
JP2002117000A (ja) | メモリシステムおよび接続部材 | |
US9703745B2 (en) | Storage device and motherboard able to support the storage device | |
CN101295846B (zh) | 转接板及主机板 | |
CN101231878B (zh) | 存储器系统以及存储器存取方法 | |
US7692929B2 (en) | Interface connection device for connecting a mainboard to a memory card having two series of memory modules | |
CN101300557A (zh) | 具有上下存储器芯片的存储器系统 | |
CN103019998A (zh) | 可升级固态硬盘容量扩展装置 | |
CN100524165C (zh) | 内存模块插槽的扩充结构 | |
US6362996B2 (en) | Terminating circuit module used in a computer system | |
US20130170128A1 (en) | Motherboard | |
US20070224854A1 (en) | Memory module, method of manufacturing a memory module and computer system | |
US6370053B2 (en) | Memory address driver circuit | |
CN211604095U (zh) | 一种SATA raid卡 | |
US20080268665A1 (en) | Transfer plate and motherboard | |
US20020149959A1 (en) | Common module for ddr sdram and sdram | |
CN205450912U (zh) | 内存模组及应用该内存模组的电子装置 | |
CN101521956A (zh) | 一种通过gpio口读写t卡的方法、系统和手机 | |
US6377510B2 (en) | Memory control system for controlling write-enable signals | |
CN202995554U (zh) | 转接卡 | |
CN217181529U (zh) | 一种内存寻址电路、主板及电子设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |