CN101295724A - 一种cmos图像传感器的有源像素的制造方法 - Google Patents

Abstract

本发明提供了一种CMOS图像传感器的有源像素的制造方法，包括：步骤1，在衬底上形成硅薄膜，在硅薄膜上形成场区和P阱和/或N阱，在硅薄膜上方形成栅氧化层，在栅氧化层上沉积多晶硅，形成转移晶体管或重置晶体管的栅电极；步骤2，覆盖光阻膜，暴露出需要植入N型杂质的区域，植入1层或1层以上的N型杂质后去除剩余光阻膜；步骤3，在多晶硅栅电极侧壁形成侧壁电介质，而后再覆盖光阻膜，暴露出需要植入P型杂质的区域，以预定的合适角度植入P型杂质后去除剩余光阻膜，得到PINNED型光电二极管。本发明降低了有源像素的随机噪声，提高了光的吸收效率，节约了一道光刻工艺步骤和光罩掩膜板。

Description

一种CMOS图像传感器的有源像素的制造方法

技术领域

本发明涉及互补型金属氧化物半导体(Complementary Metal-OxideSemiconductor，以下简称CMOS)的技术领域，特别涉及一种CMOS图像传感器的有源像素的制造方法。

背景技术

图像传感器是将光学图像转换为电信号的器件。通常分为二类：电荷耦合器件(Charge Coupled Device，以下简称CCD)和CMOS。早期，CCD图像传感器图像质量高，市场占有率很高。近年来，深亚微米CMOS技术快速发展使得CMOS图像传感器(CMOS image sensor，以下简称CIS)能和控制电路、信号处理电路、模数转换电路等集成在同一芯片。此外，CIS具有低功耗、芯片面积小和制造成本低的优点。目前，CMOS图像传感器已经广泛用于静态数码相机、照相手机、数码摄像机、医疗用摄像装置(例如胃镜)、车用摄像装置等。

CMOS图像传感器的基本感光单元被称为像素(pixel)，目前市场上主要是有源像素(Active Pixel Sensor，简称APS)类型，是由一个感光二极管和3个或4个MOS晶体管构成，简称为3T或4T类型。其等效电路图如图1a和1b所示，图1a所示的3T类型的感光二极管P端接地，N端与重置晶体管M1(Reset)源端串联；图1b所示的4T类型的感光二极管也是P端接地，但N端与转移晶体管M4(Transfer Gate，简称TG)源端串联。他们都有一个放大晶体管或源极跟随管M2(Source Follower)与光电二极管N端直接或间接联接，光电二极管重置后其N端电压随光强的变化可通过这个源极跟随管和行选择管M3读出。详细工作原理许多专利和文献以有较详细描述。无论是3T还是4T结构，技术上最主要的部分是光电二极管以及光电二极管和转移晶体管或重置晶体管的源端连接部分的结构设计与工艺。除了要求光电二极管漏电流低、耗尽区尽量宽(对光的敏感度高)、噪声小以外，还要求光电二极管和转移晶体管或重置晶体管的源端之间能良好地进行电荷转移或重置。特别是铰接(PINNED)型光电二极管和转移晶体管之间要避免有夹断(pinch-off)区。夹断区会造成光电二极管和转移晶体管传输电荷受阻和随机噪声增大，严重时传感器系统无法重置和获得正确的图像信息。

图1c为早期CMOS图像传感器的光电二极管结构示意图。该光电二极管包括P+Si衬底硅片10，外延P-层11，(其中有些不用P+/P-外延硅片，直接用P-型硅片)，利用局部氧化法(local oxidation on Silicon，以下简称LOCOS)或浅沟槽镶嵌隔离工艺(shallow trench isolation，以下简称STI)在硅表面形成的场区12，N型MOS管的P阱(PW或P-field)13，热氧化SiO2栅介质14，多晶硅(poly)栅电极15，N-区16与硅衬底以及P阱形成PN光电二极管，N+区17是转移晶体管或重置晶体管的漏端。但这种二极管的缺点是具有较大的暗电流，也就是即使在黑暗环境下也有信号输出，这就增加了图像背景噪声和降低动态范围(dynamicrange)。暗电流主要来源之一是来自侧面PN结和SiO2的交界处1612，那里Si/SiO2界面的缺陷大大增强了PN结复合产生漏电流。另外，光电二极管的N区顶部没有耗尽的部分会引起较大的重置噪声(reset noise)。

为了减少来自侧面PN结和SiO2的交界之处的暗电流以及重置噪声，人们发明了PINNED型光电二极管，这种光电二极管可以在5,238,864、5,625,210、5,675,158、5,898,196、6,639,293和7,122,408号美国专利中有所说明。如图1d所示，在光电二极管N区上方植入P型杂质18形成了一个靠近硅表面的浅PN结。在靠近场区侧面，P型杂质植入范围大于N-侧面PN结，阻断了原来侧面PN结和SiO2的交界，从而降低暗电流。调节顶部P-18的植入剂量和能量可使光电二极管N区全耗尽(full depletion)或接近全耗尽161，大大降低重置噪声，同时也提高了传感器对蓝光和绿光的灵敏度。但是，在转移晶体管和光电二极之间的N区162很容易被植入的P-区18和PW13夹断(pinch-off)，造成转移晶体管传输电荷受阻，随机噪声增大，严重时传感器系统无法获得正确图像信息。在5,880,495、6,486,521、和6,051,447号美国专利以及200510137604.1号中国专利中对此有所说明。为了克服夹断区形成，在PINNED型光电二极管靠近转移晶体管源端附近植入一部分N型杂质19，如图1f所示。但是植入的P型18和N型19杂质剂量受光刻对准影响，容易引起二极管相互之间差异加大，导致像素感光差异增大，即随机噪声增加。另外，受光刻对准影响，需要占用面积较大的防止夹断区，这样就减小了PINNED型光电二极管的有效面积，即降低了光敏感度。而且上述PINNED型二极管需要三道光罩掩膜工艺。

发明内容

鉴于上述公知技术的缺点，本发明提出一种CMOS图像传感器的有源像素的制造方法，不仅可以降低随机噪声和增加光敏感度，还可以减少一道光刻工艺步骤。

鉴于上述目的，本发明提供了一种CMOS图像传感器的有源像素的制造方法，包括以下步骤：

步骤1，在衬底上形成硅薄膜，在硅薄膜上形成场区和P阱和/或N阱，在硅薄膜上方形成栅氧化层，在栅氧化层上沉积多晶硅，形成转移晶体管或者重置晶体管的栅电极；

步骤2，覆盖光阻膜，暴露出二极管需要植入N型杂质的区域，植入1层或1层以上的N型杂质后去除剩余光阻膜；

步骤3，在多晶硅的侧壁形成侧壁电介质(spacer)，而后再覆盖光阻膜，暴露出二极管需要植入P型杂质的区域，以预定的合适角度植入P型杂质后去除剩余光阻膜，得到PINNED型光电二极管。

所述步骤1中由N+型多晶硅形成转移晶体管或重置晶体管的栅电极，可以采用淀积时现场掺杂(in situ doping)或离子植入掺杂的方式形成。

所述步骤2中的1层或1以上二极管需要的N型杂质植入，可以用步骤1中阱形成后植入N层杂质替换或补充。

所述步骤1之后，沉积光阻膜，曝光并显影后植入转移晶体管或者重置晶体管漏端所需的N-杂质离子，去除剩余光阻膜。

所述步骤3之后，沉积光阻膜，曝光并显影后植入转移晶体管或者重置晶体管漏端所需的N+杂质离子，去除剩余光阻膜。

所述步骤1中场区形成后，在光电二极管上方通过热氧化形成高质量氧化层。

如果上述有源像素为3T结构，则形成由高质量氧化层构成的栅氧化层后，将所述步骤1中的多晶硅采用两层多晶硅薄膜，其中下层多晶硅淀积后蚀刻通孔到二极管N区硅表面，再淀积上层多晶硅使之连接二极管硅N区。

本发明的有益效果在于，首先由于本发明的PINNED型光电二极管P型杂质的植入与防止产生夹断区的低能N型杂质的植入分别靠多晶硅的侧壁电介质和多晶硅自对准完成，不受植入层、光罩层对准误差影响，感光二极管之间差异减小，即降低了随机噪声(temporal noise)；其次，通过调节PINNED型光电二极管P型杂质植入的倾斜角、剂量/能量和N型杂质植入的剂量/能量，可以使夹断区面积最小和光电二极管全耗尽面积最大，从而提高光的吸收效率；再次，防止产生夹断区的低能N型杂质植入和光电二极管较深的N型杂质植入可以用同一光罩，与现有PINNED型光电二极管技术相比，节约了一道光刻工艺步骤和光罩掩膜板；最后，对于3T结构的有源像素需要引出光电二极管的N端，本发明采用多晶硅引出，使得PINNED型光电二极管的P型杂质是自对准植入，也减小了像素的随机噪声。

附图说明

图1a和1b分别为现有3T和4T类型CMOS图像传感器像素的电路示意图。

图1c，1d和1f分别为现有CMOS图像传感器像素结构示意图。

图2a-2g为本发明一较佳实施例的4T类型CMOS图像传感器像素的结构及制造步骤示意图。

图3为本发明另一较佳实施例的4T类型CMOS图像传感器像素结构。

图4a-4c为本发明一较佳实施例的3T类型CMOS图像传感器像素的结构和制造步骤示意图。

图5为本发明再一较佳实施例的4T类型CMOS图像传感器像素结构。

具体实施方式

本发明的CMOS图像传感器有源像素的制作方法适用于3T和4T结构。所用衬底材料可以为5～50ohm.cm电阻率的P型硅片材料，也可以是在很低电阻率(例如小于5ohm.cm)的P型硅片表面上外延厚度4～10um电阻率为5～50ohm.cm的硅薄膜，当然也可以是其他合适的衬底材料。制备工艺是在标准的深亚微米CMOS工艺基础上增加2～3道光刻和离子植入的程序，也可以采用SOI或SOS材料上形成厚度小于10um电阻率为5～50ohm.cm的硅薄膜，且选择相对应的SOI或SOS CMOS工艺，当然也可以是任何其他合适的基础工艺。

本发明一较佳实施例的4T类型CMOS图像传感器像素的结构及制造步骤如图2a-2g所示，采用硅CMOS工艺制备4T类型的CMOS图像传感器。图中仅给出光电二极管和转移晶体管，另外三个晶体管与标准CMOS工艺相类似。

步骤11，采用P+/P-epi外延硅片201，即低电阻率(电阻率小于5ohm.cm)的P型硅片，其表面上带有硅薄膜202，该硅薄膜可以是外延厚度4～10um、电阻率为5～50ohm.cm的硅薄膜，采用LOCOS或STI在硅薄膜202表面形成场区21；实施阱注入，形成隔离光电二极管和转移晶体管的P阱22，形成如图2a所示的结构，还可以调节P阱注入条件尽量也满足其它NMOS隔离的要求，以便节约掩膜板，也可以与其它NMOS隔离的P阱注入条件不同，然后完成标准CMOS工艺的其它阱隔离，包括多种P阱和N阱(图中未示)。

步骤12，形成MOS器件的栅氧化层23，可以采用热氧化方式或其他任何合适的方式完成，在转移晶体管的栅氧化层上方形成掺N+多晶硅，可以采用淀积时现场掺杂(in situ doping)或离子植入N型杂质(例如磷离子或砷离子)形成。蚀刻出转移晶体管(包括其他晶体管)的多晶硅栅24，得到如图2b所示的结构，当然也可以蚀刻形成多晶硅连线或其他合适结构，然后进行短时间的多晶硅热氧化。

步骤13，沉积光阻膜并用预定的掩膜板曝光和显影形成光阻膜251，暴漏出转移晶体管漏端所需要的漏区轻掺杂(lightly doped drain，以下简称LLD)区域，并且植入所需N型离子25，如图2c所示，然后除去光阻膜251，完成CMOS其它MOS晶体管的LDD或源漏扩展(source drainextension)离子植入，其中，植入N型离子25可以独立实施，也可以和CMOS其它NMOS晶体管的LDD植入同步实施以便节约光罩掩膜板。

步骤14，形成光阻膜261，采取如步骤3所述的方法或其他合适的方法暴露出光电二极管所需要植入N型杂质的区域，植入较浅的N杂质离子262和较深的N型杂质离子263。其中植入较浅的N-区262时能量较低，如果选用磷离子Ph+时选择能量30～60keV，如果选用砷离子As+时选择能量小于100keV，或者选择其他合适的离子，这样选择的主要目的是防止产生夹断区。较深的N-区263可以选择磷离子Ph+作为杂质，所用能量可以为150～1000keV。其中光阻膜261跨过多晶硅栅24的边缘，以保证为防止夹断的低能较浅N杂质植入在多晶硅栅24的边缘自对准，其结构如图2d所示，最后除去光阻膜261。也可只采用一道较深的N-区263离子植入，这种情况下为了抑制夹断应该增加光阻膜261和多晶硅栅24左边缘的距离。

步骤15，用常规深亚微米CMOS工艺中的沉积和回蚀刻方法或其他合适的方法在多晶硅栅24的侧壁形成侧壁电介质(spacer)27，如图2e所示，其宽度可以为700～1200A，材料可以是SiO2，也可以是SiO2与SiN的复合层结构，当然也可以是其他任何合适的形状和绝缘材料。另外，需要保证侧壁电介质在蚀刻后有足够厚度的SiO2留在硅表面上232。

步骤16，形成光阻膜291，暴露出光电二极管所需要的P型杂质植入区域，斜角植入较浅的P型杂质离子29，其中，角度可以是0-70°，种类可以为B、BF2或In，如图2f所示，然后除去光阻膜291。植入P型杂质的离子种类、角度、剂量以及能量的选择是和侧壁电介质的宽度、光电二极管植入N区的剂量、能量、离子种类相匹配，以保证2631区不被夹断的情况下，获得最大面积的全耗尽PN光电二极管。即形成了PINNED型光电二极管。特别地，对于B离子，能量为5～35keV，剂量为1E12～5E13/cm2，倾斜角为0～60°。由于光电二极管P区29和低能N掺杂区262分别靠侧壁电介质和多晶硅栅自对准完成，因而减小了感光二极管之间差异，即降低了像素的随机噪声。

步骤17，在转移晶体管和其他NMOS管的源漏极植入所需的N+杂质28，如图2g所示。然后完成CMOS电路其他PMOS管的源漏极等植入，用快速热退火激活杂质后再实施CMOS后道金属互连工艺以及CIS需要的红绿蓝颜色过滤层(RGB color filter)和微透镜等工艺。

为了增加光电二极管底部PN结深，即增加红光吸收效率，还可以将光电二极管N杂质离子262和263置于CMOS工艺的阱植入过程实施。这样阱扩散和栅氧化过程中的热处理可以使二极管底部N区扩散的较深。也可以在阱植入过程实施较深的N杂质263植入，在多晶硅形成后和侧壁电介质27形成前再植入能量较低(例如30～250keV)的N型杂质262，以方便优化PINND型光电二极管性能。

为了减小光电二极管上面的PN结以及侧壁电介质附近的PN结和SiO2交界处的潜在漏电，可在场区STI和阱植入之间选择一步热氧化，在光电二极管上方用LOCOS热氧化法形成高质量氧化层233，如图3所示，其厚度可以为150～700A。这样可以防止工艺过程中光电二极管表面受损和减少缺陷引入。

对于3T类型的CMOS图像传感器，本发明提出了多晶硅引出光电二极管的N区的方法，如图4a-4c所示，一较佳实施例的3T类型CMOS图像传感器像素的结构和制造步骤，3T结构中传感器像素需要将光电二极管的N端引出直接连接到放大管栅极，该实施例中采用多晶硅引出，包括以下步骤：

步骤21，采用P+/P-epi外延硅片201，表面上涂敷硅薄膜202，该硅薄膜可以是外延厚度4～10um、电阻率为5～50ohm.cm的硅薄膜，也可以是其他合适的硅薄膜，采用LOCOS或STI在硅薄膜202表面形成场区21；实施阱注入，形成隔离光电二极管和重置晶体管的P阱22，在光电二极管上方形成高质量氧化层233，再用热氧化方法形成MOS器件的栅氧化层23。

步骤22，先淀积多晶硅241，厚度为500A～1500A，蚀刻出二极管所需要的接触孔242直到硅薄膜202表面，如图4a所示。接触孔242应该尽量小，例如采用0.18um工艺时尺寸为0.18～0.24um左右。

步骤23，再沉积多晶硅243，厚度也为500A～1500A，填满或部分填满接触孔242，从而使多晶硅243和光电二极管N区(下一步形成)的硅表面连接起来。重置晶体管的栅电极是掺N+多晶硅，可以采用淀积时现场掺杂(in situ doping)或离子植入N型杂质(例如磷离子或砷离子)形成。蚀刻出重置晶体管的多晶硅栅241/243以及用来引出二极管N端的241/242/243，如图4b所示。

步骤24，植入光电二极管所需要的N型杂质，例如较浅N杂质离子262和较深N杂质离子263，如图4c所示。形成侧壁电介质27后再植入二极管上部P型杂质29。由于本发明的PINNED型光电二极管N型和P型杂质都是自对准植入，克服了现有工艺掩膜板有对准差异的缺点，即3T结构传感器像素随机噪声也被减小。光电二极管的多晶硅引出部分可以进一步通过接触孔和金属同像素的放大管连接，也可以直接用多晶硅连接，即多晶硅蚀刻时保留同放大管多晶硅栅连接部分。

本发明再一较佳实施例的4T类型CMOS图像传感器像素结构如图5所示，采用差分氧化技术(duel oxide)，即先在硅片上提前氧化形成一层较厚氧化膜，腐蚀较低工作电压CMOS器件区域的氧化层后，再热氧化生长低电压器件需要的薄栅氧化膜，这种技术通常用于特征尺寸小于0.35um的CMOS标准工艺。本发明采用差分氧化技术在靠近二极管一方的侧壁电介质27和转移晶体管的部分多晶硅栅24下面形成薄氧化层234，当转移晶体管打开时，即加工作电压时在薄氧化层234下面电场强度增加，使得耗尽区从厚氧化层时的51处移向薄氧化层时的52处，这有利于转移晶体管和光电二极管之间电荷传输和降低噪声。

以上所述仅为本发明的较佳实施例，并非因此限定本发明的专利保护范围，故凡运用本发明的说明书及图示内容所谓的等效结构变化，或直接或间接运用于其他相关技术领域均同理皆包含于本发明所涵盖之范围内。

Claims (7)

1.一种互补式金属氧化物半导体图像传感器的有源像素的制造方法，其特征是包括以下步骤：

步骤1，在衬底上形成硅薄膜，在硅薄膜上形成场区，P阱和/或N阱，在硅薄膜上方形成栅氧化层，在栅氧化层上沉积多晶硅，形成转移晶体管或重置晶体管的栅电极；

步骤2，覆盖光阻膜，暴露出二极管需要植入N型杂质的区域，植入1层或1层以上的N型杂质后去除剩余光阻膜；

步骤3，在多晶硅的侧壁形成侧壁电介质，而后再覆盖光阻膜，暴露出二极管需要植入P型杂质的区域，以预定的合适角度植入P型杂质后去除剩余光阻膜，得到铰接型光电二极管。

2.根据权利要求1所述的制造方法，其特征是所述步骤1中由N+型多晶硅形成转移晶体管或重置晶体管的栅电极，采用淀积时现场掺杂或离子植入掺杂的方式形成。

3.根据权利要求1所述的制造方法，其特征是所述步骤2中的1层或1层以上的N型杂质植入，用步骤1中阱形成后植入N层杂质替换或补充。

4.根据权利要求1所述的制造方法，其特征在于在所述步骤1之后，沉积光阻膜，曝光并显影后植入转移晶体管或者重置晶体管漏端所需的N-杂质离子，去除剩余光阻膜。

5.根据权利要求1所述的制造方法，其特征在于在所述步骤3之后，沉积光阻膜，曝光并显影后植入转移晶体管或者重置晶体管漏端所需的N+杂质离子，去除剩余光阻膜。

6.根据权利要求1所述的制造方法，其特征是所述步骤1中场区形成后，在光电二极管上方通过热氧化形成高质量氧化层。

7.根据权利要求1所述的制造方法，其特征是如果上述有源像素为3T晶体管结构，则形成由高质量氧化层构成的栅氧化层后，所述步骤1中的多晶硅采用两层多晶硅薄膜，其中下层多晶硅淀积后蚀刻通孔到二极管N区硅表面，再淀积上层多晶硅使之连接二极管硅N区。

Images