CN101290564B - 数据传输方法、系统及cpu接口控制器 - Google Patents

Abstract

本发明实施例公开了数据传输方法、系统及CPU接口控制器，所述方法包括：接收到通过总线传输的数据后，存储所述数据；将所述存储的数据通过CPU接口时序传输至相应的显示装置。应用本发明无需将总线传输功能与CPU传输功能在一次数据传输中完成，而是通过存储高速传输的总线数据，使得总线资源能够得到及时释放，从而完成系统中的其它工作，再由CPU接口低速传输存储的数据，使得总线传输和CPU传输分别完成，在无法改变CPU接口传输速率的情况下，有效提高了总线利用率和系统的工作效率。

Description

数据传输方法、系统及CPU接口控制器

技术领域

本发明涉及通信技术领域，特别涉及一种数据传输方法、系统及CPU接口控制器。

背景技术

移动终端设备通常利用CPU(Central Processing Unit，中央处理器)接口驱动LCD(Liquid Crystal Display，液晶显示器)进行图像显示，图像显示数据由数据传输装置产生，数据传输装置通过AHB(Advanced High-Performance Bus，先进高性能总线)总线将处理后的数据发送给CPU接口控制器，CPU接口控制器将数据按照CPU接口协议传输给LCD进行显示，也就是说CPU接口控制器需要对传输的图像显示数据进行接口的时序转换。

发明人在对现有技术的研究中发现，由于现有的CPU接口控制器对传输的数据仅实现时序转换功能，即将数据传输装置按照AHB总线协议传输的数据仅转换成CPU接口时序后传输给LCD。由于AHB总线传输数据的速度很快，但是CPU接口传输数据的速度较慢，传输一次数据通常需要100ns以上，因此在CPU接口控制器中，输入端的AHB总线传输数据受到输出端CPU接口的控制，只有通过CPU接口完成一次数据传输后，AHB总线才能完成本次传输工作，即由于AHB总线的传输速率远大于CPU接口的传输速率，当CPU接口完成传输之前，AHB总线无法得到释放，以完成系统中的其它工作，因此多次传输图像显示数据将大量占用AHB总线的传输带宽，降低传输系统的工作效率。

发明内容

本发明实施例的目的在于提供一种数据传输方法、系统及CPU接口控制器，通过将CPU接口控制器中的总线传输和CPU传输分别完成，以提高传输系统的工作效率。

本发明实施例提供如下技术方案：

一种数据传输方法，包括：

CPU接口控制器接收到数据传输装置通过总线传输的数据后，判断所述数据的传输方式；

当所述传输方式为主动传输时，CPU接口控制器存储所述数据，并将所述存储的数据通过CPU接口时序传输至相应的显示装置；当所述传输方式为被动传输时，将所述数据直接通过接口时序传输至相应的显示装置。

一种数据传输系统，包括：数据传输装置、CPU接口控制器和显示装置，

所述数据传输装置，用于通过总线向所述CPU接口控制器传输数据；

所述CPU接口控制器，用于接收到所述数据传输装置通过总线传输的数据后，判断所述数据的传输方式，当所述传输方式为主动传输方式时，存储所述数据后再通过CPU接口时序传输存储的数据至相应的显示装置，当所述传输方式为被动传输方式时，将所述数据直接通过CPU接口时序传输至相应的显示装置；

所述显示装置，用于显示所述数据。

一种CPU接口控制器，包括：

数据接收单元，用于接收通过总线传输的数据；

判断单元，用于判断所述数据的传输方式；

数据存储单元，用于当所述传输方式为主动传输时，存储所述数据；数据传输单元，用于将所述数据存储单元存储的数据通过CPU接口时序传输至相应的显示装置，或者当所述传输方式为被动传输时，将所述数据直接通过接口时序传输至相应的显示装置。

由以上本发明实施例提供的技术方案可见，本发明实施例中接收到通过总线传输的数据后，存储所述数据，然后将所述存储的数据通过CPU接口时序传输至相应的显示装置。应用本发明实施例，无需将总线传输功能与CPU传输功能在一次数据传输中完成，而是通过存储高速传输的总线数据，使得总线资源能够得到及时释放，从而完成系统中的其它工作，再由CPU接口来低速传输所存储的数据，使得总线传输和CPU传输分别完成，在无法改变CPU接口传输速率的情况下，有效提高了总线利用率和系统的工作效率。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单的介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1为本发明数据传输方法的第一实施例流程图；

图2为本发明CPU接口控制器支持双LCD显示屏的结构示意图；

图3为本发明数据传输方法的第二实施例流程图；

图4为本发明CPU接口控制器支持主动传输模式的结构示意图；

图5为本发明数据传输方法的第三实施例流程图；

图6为本发明CPU接口控制器支持两种传输模式的结构示意图；

图7为本发明数据传输系统的实施例框图；

图8为本发明CPU接口控制器的第一实施例框图；

图9为本发明CPU接口控制器的第二实施例框图；

图10为本发明CPU接口控制器的第三实施例框图；

图11为本发明CPU接口控制器的第四实施例框图；

图12为本发明CPU接口控制器的第五实施例框图。

具体实施方式

本发明实施例提供了应用于移动终端设备中通过CPU接口驱动图像显示的数据传输方法、系统及CPU接口控制器，接收到通过总线传输的数据后，存储所述数据，然后将所述存储的数据通过CPU接口时序传输至相应的显示装置。

为了使本技术领域的人员更好地理解本发明实施例提供的技术方案，下面结合附图和具体实施方式对本发明实施例提供的技术方案作进一步的详细说明。

本发明数据传输方法的第一实施例流程如图1所示：

步骤101：接收到通过总线传输的数据后，存储该数据。

步骤102：将存储的数据通过CPU接口时序传输至相应的显示装置。

应用本发明实施例，无需将总线传输功能与CPU传输功能在一次数据传输中完成，而是通过存储高速传输的总线数据，使得总线资源能够得到及时释放，完成系统中的其它工作，再由CPU接口来低速传输所存储的数据，使得总线传输和CPU传输分别完成，在无法改变CPU接口传输速率的情况下，有效提高了总线利用率和系统的工作效率。

本发明实施例中CPU接口控制器支持两台图像显示装置的结构示意图如图2所示，为了示例性描述本发明实施例，图2中仅示出了支持两台图像显示装置的情况，但本发明实施例不局限于两台图像显示装置，也可以支持一台图像显示装置或者两台以上图像显示装置。图2中包括数据传输装置、CPU接口控制器和两台图像显示装置。其中，数据传输装置和CPU接口控制器通过总线接口相连，数据传输装置通过CPU总线向CPU接口控制器传输数据；CPU接口控制器通过CPU接口分别与两个图像显示装置相连，并通过CPU接口向两台图像显示装置传输其所需要显示的数据。该图2中仅示出了两个图像显示装置，实际应用过程中，可以通过CPU接口连接多个图像显示装置，虽然CPU接口仅有一个，但是该接口可以通过分时复用的方式向各个图像显示装置传输数据。CPU接口控制器还可以支持两种数据传输的方式，一种为主动传输方式，即将数据传输装置通过总线传输的高速数据进行存储，然后再通过CPU接口低速传输到图像显示装置，这种方式通过缓存总线传输数据，提高了总线利用率和系统的效率；另一种为被动传输方式，即将数据传输装置通过总线传输的数据直接通过CPU接口传输至图像显示装置，这种被动传输方式兼容了现有技术中的数据传输方式，可以在数据传输量较小的时候使用。

本发明数据传输方法的第二实施例流程如图3所示，该实施例示出了仅支持主动传输方式时两个显示装置通过主动传输方式进行数据传输的流程：

步骤301：设置对应两个显示装置的存储区域。

步骤302：判断两个显示装置是否同时需要显示数据，若是，则执行步骤303；否则，执行步骤305。

步骤303：按照轮询机制确定向数据传输装置发送请求信号的顺序。

步骤304：按照确定的顺序向数据传输装置发送两个请求信号，执行步骤306。

步骤305：向数据传输装置发送请求信号。

步骤306：接收数据传输装置通过总线传输的数据。

步骤307：将接收到的数据存储至与两个显示装置对应的存储区域。

步骤308：接收用于传输存储区域中数据的触发信号。

步骤309：判断两个存储区域是否同时发送所述触发信号，若是，则执行步骤310；否则，执行步骤312。

步骤310：按照轮询机制确定触发信号对应的存储区域中数据的传输顺序。

步骤311：按照传输顺序，通过CPU接口时序依次传输两个存储区域中的数据至对应的显示装置，结束当前流程。

步骤312：将存储区域中的数据通过CPU接口时序传输至对应的显示装置，结束当前流程。

应用本发明实施例，无需将总线传输功能与CPU传输功能在一次数据传输中完成，而是通过存储高速传输的总线数据，使得总线资源能够得到及时释放，从而完成系统中的其它工作，再由CPU接口来低速传输所存储的数据，使得总线传输和CPU传输分别完成，在无法改变CPU接口传输速率的情况下，有效提高了总线利用率和系统的工作效率。

本发明应用于图像显示的数据传输方法实施例可基于SOC(System On Chip，片上系统)流水线结构的AHB总线架构，在该架构基础上，结合上述本发明方法的第二实施例，本发明CPU接口控制器支持主动传输模式的结构示意图如图4所示，该图4中以传输两组数据为例设置CPU接口控制器的内部模块，两组数据分别对应两组LCD显示屏：

CPU接口控制器中的主动传输模块通过AHB总线时序，向数据传输装置发送请求传输数据的请求信号，该主动传输模块中包含六个子模块：接口模块、接口仲裁模块、第一控制模块、第二控制模块、第一存储模块和第二存储模块，其中第一存储模块和第二存储模块同时与CPU接口控制器中的传输仲裁模块相连，传输仲裁模块和时序转换模块相连，该时序转换模块通过一个CPU接口向第一LCD和第二LCD传输数据。其中，第一控制模块和第一存储模块用于向第一LCD传输数据，第二控制模块和第二存储模块用于向第二LCD传输数据。

下面结合该图4描述图像数据的传输过程：第一控制模块生成第一LCD需要图像数据的第一请求信号，该第一请求信号通过接口仲裁模块和接口模块传输至数据传输装置，数据传输装置将第一控制模块请求的图像数据通过接口模块和接口仲裁模块传输至第一控制模块，由第一控制模块将第一LCD需要的图像数据写入第一存储模块，第一存储模块中有数据后，就向传输仲裁模块发出传输图像数据的请求，并通过该传输仲裁模块传输图像数据至时序转换模块，该模块通过CPU接口将图像数据传输至第一LCD，第二控制模块请求传输图像数据到第二LCD的过程与第二控制模块一致，在此不再赘述。

当第一控制模块和第二控制模块同时生成需要图像数据的第一请求信号和第二请求信号时，则由接口仲裁模块仲裁两个信号的传输顺序，仲裁机制为轮询机制，即如果上一次处理的是第二控制模块传输的信号，则本次优先传输第一控制模块传输的信号，如果上一次处理的是第二控制模块传输的信号，则本次优先传输第一控制模块的信号，在同时发送请求信号时接口仲裁模块按照上述轮询机制进行仲裁。

当第一存储模块和第二存储模块同时向传输仲裁模块发送传输图像数据的第一请求和第二请求时，则由传输仲裁模块仲裁两个请求的传输顺序，仲裁机制可以仍然遵守轮询机制，即如果上一次传输的是第一存储模块发送的请求，则本次优先传输第二存储模块发送的请求，如果上一次处理的是第二存储模块发送的请求，则本次优先传输第一存储模块的请求，在同时发送请求时传输仲裁模块按照上述轮询机制进行仲裁。

图4中的存储模块可以存储32×32bit的数据，由于CPU接口数据传输速度与总线数据传输速度相比慢很多，因此将通过总线传输的数据存放在存储模块中，再将存储模块中的数据通过CPU接口传输给LCD。存储模块将数据传输装置和LCD显示屏的数据传输通路分割为总线传输和CPU接口传输两部分，由此CPU接口的慢速传输过程就不会影响总线传输的工作效率，使总线资源能够及时释放，提高了整个系统的工作效率。

本发明数据传输方法的第三实施例流程如图5所示，该实施例示出了同时支持主动传输方式和被动传输方式，且分别通过上述两种传输方式向两个显示装置传输数据的流程，假设第一显示装置对应主动传输方式，第二显示装置对应被动传输方式：

步骤501：接收数据传输装置通过总线传输的数据。

步骤502：判断数据的传输方式，若为主动传输方式，则执行步骤503；若为被动传输方式，则执行步骤506。

步骤503：存储接收到的数据。

步骤504：接收用于传输存储数据的触发信号。

步骤505：将存储的数据通过CPU接口时序传输至第一显示装置，结束当前流程。

步骤506：将接收到的数据通过CPU接口时序传输至第二显示装置，结束当前流程。

基于SOC流水线结构的AHB总线架构基础上，结合上述本发明方法的第三实施例，本发明CPU接口控制器支持两种传输模式的结构示意图如图6所示，该图6中以传输两组数据为例设置CPU接口控制器的内部模块，两组数据分别对应两组LCD显示屏：

图6中包括数据传输装置、与数据传输装置相连的CPU接口控制装置、以及分别与CPU接口控制装置相连的第一LCD和第二LCD。其中，CPU接口控制装置进一步包含了主动传输模块和被动传输模块，主动传输模块采用主动传输工作方式，即主动向数据传输装置发送传输数据的请求，被动传输模块采用被动工作方式，即兼容现有的数据传输方式，接收由数据传输装置主动传输的数据。由图6可知，当CPU接口控制器中同时兼容主动传输模式和被动传输模式时，两组数据在传输时包含下述三种情况，即由主动传输模块传输两组数据，由被动传输模块传输按照现有方式传输两组数据，由主动传输模块和被动传输模块分别传输两组数据。

下面对该结构示意图中的模块分别进行描述：

(1)被动传输模块

该模块根据AHB总线时序，接收图象处理装置主动发送的数据，即数据传输装置准备好图像显示数据后，将该数据通过AHB接口发送到被动传输模块。该模块支持AHB总线传输类型，包括SINGLE、INCR、WRAP4、INCR4、WARP8、IINCR8、WRAP16、INCR16等，该模块同时支持OKEY(确认)响应和ERROR(错误)响应，并且支持的总线传输的最大数据带宽为32位，支持8位、16位或32位比特的读写操作。

(2)主动传输模块

该模块根据AHB总线时序，接收数据传输装置接收到请求信号后发送的数据，即该模块向数据传输装置发送需要数据的请求，数据传输装置接收到该请求后，向该模块发送其所需要的数据。需要说明的是，通常主动传输模块中只有一组接口用于传输数据，当如图6中所述同时传输至两个LCD的数据均采用主动传输方式时，则其传输过程与前述图4中的过程一致，在此不再赘述。

(3)传输仲裁模块

当两组数据均通过主动传输模块传输时，则传输仲裁模块需要在两组数据同时向第一LCD和第二LCD传输时，通过轮询机制确定数据传输的顺序，其传输过程与图4中的过程一致；当两组数据分别通过主动传输模块和被动传输模块同时传输至两个LCD时，也需要通过轮询机制确定数据传输的顺序，即如果前一次发送由主动传输模块传输的数据，则本次发送由被动传输模块传输的数据，如果前一次发送由被动传输模块传输的数据，则本次发送由主动传输模块传输的数据；当两组数据均通过被动传输模块传输时，由于仅仅兼容现有传输方式，即总线传输与CPU接口传输功能未分开，数据传输无需传输仲裁模块仲裁，只需要按照数据传输装置发送的顺序依次通过该仲裁模块传输到AHB总线时序与CPU接口时序转换模块，再由AHB总线时序与CPU接口时序转换模块传输至第一LCD和第二LCD。

(4)时序转换模块

该模块主要完成AHB时序到CPU接口时序的转换，即将传输仲裁模块仲裁后的数据，或者由被动传输模块直接传输的数据按照CPU接口时序发送到LCD，该模块可以实现CPU接口时序参数的配置并可以调节该参数，使的该模块适应不同时序的CPU接口。

需要说明的是，上述本发明数据传输方法实施例的具体应用结构示意图不应构成对本发明方法实施例的限制。

与本发明数据传输方法的实施例相对应，本发明还提供了数据传输系统的实施例。

本发明数据传输系统的实施例框图如图7所示，该系统包括：数据传输装置710、CPU接口控制器720和显示装置730，为了示例的方便，图7中仅示出了一台显示装置，而实际应用中可以有多台显示装置与CPU接口控制器720相连。

其中，所述数据传输装置710用于通过总线向所述CPU接口控制器传输数据；所述CPU接口控制器720用于接收到所述数据传输装置通过总线传输的数据后，存储所述数据，并将所述存储的数据通过CPU接口时序传输至相应的显示装置；所述显示装置730用于显示所述数据。

应用本发明实施例，CPU接口控制器720接收到通过总线传输的数据后，先将数据存储起来，然后再传送至相应的显示装置，这样一来，使得总线资源传输完数据后能够得到及时释放，从而完成系统中的其它工作，再由CPU接口来低速传输所存储的数据，使得总线传输和CPU传输分别完成，在不改变CPU接口传输速率的情况下，有效提高了总线利用率和系统的工作效率

进一步，所述CPU接口控制器720还用于接收到所述数据传输装置710通过总线传输的数据后，判断所述数据的传输方式，当所述传输方式为主动传输方式时，存储所述数据后再通过CPU接口时序传输存储的数据至相应的显示装置730，当所述传输方式为被动传输方式时，将所述数据直接通过CPU接口时序传输至相应的显示装置730。

与本发明数据传输方法和系统的实施例相对应，本发明还提供了CPU接口控制器的实施例。

本发明CPU接口控制器的第一实施例框图如图8所示：

该CPU接口控制器包括：数据接收单元810、数据存储单元820和数据传输单元830。

其中，数据接收单元810用于接收通过总线传输的数据；数据存储单元820用于存储所述接收的数据；数据传输单元830用于将所述存储单元存储的数据通过CPU接口时序传输至相应的显示装置。

应用本发明实施例，CPU控制器把接收到的总线数据进行存储，然后利用CPU接口时序低速传输所存储的数据，使得总线传输和CPU传输分别完成，总线速率不受CPU传输速率的限制，因此在没有改变CPU接口传输速率的情况下，有效提高了总线利用率和系统的工作效率。

本发明CPU接口控制器的第二实施例框图如图9所示：

该CPU接口控制器包括：预设单元910、信号发送单元920、数据接收单元930、数据存储单元940和数据传输单元950。

其中，预设单元910用于预先根据与该CPU接口控制器相连的显示装置的数量设置对应每个显示装置的存储区域；信号发送单元920用于在所述显示装置需要数据时，发送至少两个所述请求信号，所述请求信号请求传输的数据分别对应于当前需要所述数据的显示装置；数据接收单元930用于接收数据传输装置通过总线传输的数据；数据存储单元940用于将接收到的所述通过总线传输的数据存储至与所述显示装置对应的存储区域；数据传输单元950用于将所述存储单元存储的数据通过CPU接口时序传输至相应的显示装置。

本发明CPU接口控制器的第三实施例框图如图10所示：

该CPU接口控制器包括：预设单元1010、第一确定单元1020、信号发送单元1030、数据接收单元1040、数据存储单元1050和数据传输单元1060。

其中，预设单元1010用于预先根据与该CPU接口控制器相连的显示装置的数量设置对应每个显示装置的存储区域；第一确定单元1020用于在所述显示装置需要数据时，按照轮询机制确定至少两个同时触发的请求信号的发送顺序；信号发送单元1030按照所述发送顺序发送所述请求信号，所述请求信号请求传输的数据分别对应于当前需要所述数据的显示装置；数据接收单元1040用于接收数据传输装置通过总线传输的数据；数据存储单元1050用于将接收到的所述通过总线传输的数据存储至与所述显示装置对应的存储区域；数据传输单元1060用于将所述存储单元存储的数据通过CPU接口时序传输至相应的显示装置。

本发明CPU接口控制器的第四实施例框图如图11所示：

该CPU接口控制器包括：预设单元1110、信号发送单元1120、数据接收单元1130、数据存储单元1140、信号接收单元1150、第二确定单元1160和数据传输单元1170。

其中，预设单元1110用于预先根据与该CPU接口控制器相连的显示装置的数量设置对应每个显示装置的存储区域；信号发送单元1120用于在所述显示装置需要数据时，发送至少两个所述请求信号，所述请求信号请求传输的数据分别对应于当前需要所述数据的显示装置；数据接收单元1130用于接收数据传输装置通过总线传输的数据；数据存储单元1140用于将接收到的所述通过总线传输的数据存储至与所述显示装置对应的存储区域；信号接收单元1150用于接收所述数据存储单元1140发送的传输所述存储数据的触发信号；第二确定单元1160用于当同时接收到至少两个传输所述存储数据的触发信号时，按照轮询机制确定所述触发信号对应的所述数据存储单元1140中数据的传输顺序；数据传输单元1170用于按照所述传输顺序，通过CPU接口时序依次传输各个存储区域的数据至相应的显示装置。

本发明CPU接口控制器的第五实施例框图如图12所示：

该CPU接口控制器包括：数据接收单元1210、判断单元1220、数据存储单元1230和数据传输单元1240。

其中，数据接收单元1210用于接收数据传输装置通过总线传输的数据；判断单元1220用于判断所述数据的传输方式；数据存储单元1230用于当所述传输方式为主动传输时，存储所述数据；数据传输单元1240用于将所述存储单元1230存储的数据通过CPU接口时序传输至相应的显示装置，并且当所述传输方式为被动传输时，将所述数据接收单元1210接收的数据直接通过接口时序传输至相应的显示装置。

通过本发明实施例的描述可知，应用本发明实施例，无需将总线传输功能与CPU传输功能在一次数据传输中完成，而是通过存储高速传输的总线数据，使得总线资源能够得到及时释放，从而完成系统中的其它工作，再由CPU接口低速传输存储的数据，使得总线传输和CPU传输分别完成，在无法改变CPU接口传输速率的情况下，有效提高了总线利用率和系统的工作效率；本发明实施例可以同时兼容现有数据传输方式，当通过总线传输小数据量的数据时，无需存储该数据，相应节约了CPU接口控制器中的存储资源。

本领域普通技术人员可以理解实现上述实施例方法中的全部或部分步骤是可以通过程序来指令相关的硬件来完成，所述的程序可以存储于一计算机可读取存储介质中，该程序在执行时，包括如下步骤：接收到通过总线传输的数据后，存储所述数据；将所述存储的数据通过CPU接口时序传输至相应的显示装置。所述的存储介质，如：ROM/RAM、磁碟、光盘等。

虽然通过实施例描绘了本发明，本领域普通技术人员知道，本发明有许多变形和变化而不脱离本发明的精神，希望所附的权利要求包括这些变形和变化而不脱离本发明的精神。

Claims (15)

1.一种数据传输方法，其特征在于，包括：

CPU接口控制器接收到数据传输装置通过总线传输的数据后，判断所述数据的传输方式；

当所述传输方式为主动传输时，CPU接口控制器存储所述数据，并将所述存储的数据通过CPU接口时序传输至相应的显示装置；当所述传输方式为被动传输时，将所述数据直接通过接口时序传输至相应的显示装置。

2.根据权利要求1所述的方法，其特征在于，所述接收到通过总线传输的数据之前还包括：发送请求传输所述数据的请求信号。

3.根据权利要求2所述的方法，其特征在于，还包括：预先根据所述显示装置的数量设置对应每个显示装置的存储区域。

4.根据权利要求3所述的方法，其特征在于，发送至少两个所述请求信号，所述请求信号请求传输的数据分别对应于当前需要所述数据的显示装置；

所述存储数据包括：

将接收到的通过总线传输的数据存储至与所述显示装置对应的存储区域。

5.根据权利要求4所述的方法，其特征在于，还包括：按照轮询机制确定至少两个同时触发的请求信号的发送顺序；

所述发送请求信号包括：按照所述发送顺序发送所述请求信号。

6.根据权利要求4所述的方法，其特征在于，将存储的数据通过CPU接口时序传输之前，还包括：接收用于传输所述存储数据的触发信号。

7.根据权利要求6所述的方法，其特征在于，还包括：当同时接收到至少两个传输所述存储数据的触发信号时，按照轮询机制确定所述触发信号对应的存储区域中数据的传输顺序；

所述将存储的数据通过CPU接口时序传输至相应的显示装置具体为：

按照所述传输顺序，通过CPU接口时序依次传输各个存储区域的数据至相应的显示装置。

8.一种数据传输系统，其特征在于，包括：数据传输装置、CPU接口控制器和显示装置，

所述数据传输装置，用于通过总线向所述CPU接口控制器传输数据；

所述CPU接口控制器，用于接收到所述数据传输装置通过总线传输的数据后，判断所述数据的传输方式，当所述传输方式为主动传输方式时，存储所述数据后再通过CPU接口时序传输存储的数据至相应的显示装置，当所述传输方式为被动传输方式时，将所述数据直接通过CPU接口时序传输至相应的显示装置；

所述显示装置，用于显示所述数据。

9.一种CPU接口控制器，其特征在于，包括：

数据接收单元，用于接收通过总线传输的数据；

判断单元，用于判断所述数据的传输方式；

数据存储单元，用于当所述传输方式为主动传输时，存储所述数据；

数据传输单元，用于将所述数据存储单元存储的数据通过CPU接口时序传输至相应的显示装置，或者当所述传输方式为被动传输时，将所述数据直接通过接口时序传输至相应的显示装置。

10.根据权利要求9所述的CPU接口控制器，其特征在于，还包括：

信号发送单元，用于发送请求传输所述数据的请求信号。

11.根据权利要求10所述的CPU接口控制器，其特征在于，还包括：

预设单元，用于预先根据所述显示装置的数量设置对应每个显示装置的存储区域。

12.根据权利要求11所述的CPU接口控制器，其特征在于，所述信号发送单元具体用于，发送至少两个所述请求信号，所述请求信号请求传输的数据分别对应于当前需要所述数据的显示装置；

所述数据存储单元具体用于，将接收到的通过总线传输的数据存储至与所述显示装置对应的存储区域。

13.根据权利要求12所述的CPU接口控制器，其特征在于，还包括：

第一确定单元，用于按照轮询机制确定至少两个同时触发的请求信号的发送顺序；

所述信号发送单元具体用于，按照所述发送顺序发送所述请求信号。

14.根据权利要求12所述的CPU接口控制器，其特征在于，还包括：

信号接收单元，用于接收传输所述存储数据的触发信号。

15.根据权利要求14所述的CPU接口控制器，其特征在于，还包括：

第二确定单元，用于当同时接收到至少两个传输所述存储数据的触发信号时，按照轮询机制确定所述触发信号对应的存储区域中数据的传输顺序；

所述数据传输单元具体用于，按照所述传输顺序，通过CPU接口时序依次传输各个存储区域的数据至相应的显示装置。

Images