CN101288160B - 由硅材料制成的等离子室阴极和外环 - Google Patents

由硅材料制成的等离子室阴极和外环 Download PDF

Info

Publication number
CN101288160B
CN101288160B CN2006800381793A CN200680038179A CN101288160B CN 101288160 B CN101288160 B CN 101288160B CN 2006800381793 A CN2006800381793 A CN 2006800381793A CN 200680038179 A CN200680038179 A CN 200680038179A CN 101288160 B CN101288160 B CN 101288160B
Authority
CN
China
Prior art keywords
outer shroud
negative electrode
silicon
anode
board slot
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2006800381793A
Other languages
English (en)
Other versions
CN101288160A (zh
Inventor
裵钟植
许赞
郑在克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Worldex Industry & Trading Co
Original Assignee
Worldex Industry & Trading Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Worldex Industry & Trading Co filed Critical Worldex Industry & Trading Co
Publication of CN101288160A publication Critical patent/CN101288160A/zh
Application granted granted Critical
Publication of CN101288160B publication Critical patent/CN101288160B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32532—Electrodes
    • H01J37/32541—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32532—Electrodes
    • H01J37/3255—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32532—Electrodes
    • H01J37/32568—Relative arrangement or disposition of electrodes; moving means

Abstract

本发明涉及一种仅由硅制成的等离子室阴极和外环。当在半导体晶片的等离子体处理中使用的阳极(即，电压器件)由于R.F气体的压力而变形时，联接至阳极底部的阴极必须与阳极协同变形。然而，阴极由通过弹性体结合的硅和石墨构成。因此，由于阴极不会与阳极的变形协同地柔性变形，联接至阳极的螺栓、阴极及外环断裂和偏斜。石墨材料容易产生颗粒。为了解决该问题，阴极仅由硅制成，并且在阴极的顶部上形成板槽和环槽。将板和环分别插入到板槽和环槽中，使得在板槽与板之间以及环槽与环之间限定空间部。因而，阴极可以容易地与阳极的变形协同变形。因此可以防止出现颗粒。

Description

由硅材料制成的等离子室阴极和外环
技术领域
本发明总体上涉及由硅材料制成的等离子室阴极和外环。更具体地说，本发明涉及由硅材料制成的等离子室阴极和外环，其中在构造在半导体晶片的等离子体处理中使用的阳极和阴极(即，电压器件)时，将阴极构造成容易根据阳极的变形而变形，从而降低工件的缺陷比例并提高生产效率。
背景技术
以下将介绍现有技术。韩国专利申请No.10-2005-0014324公开了一种阴极基板以及制造该阴极基板的方法，在该阴极基板中，阴极电极层、绝缘层以及门电极层依次叠置在基板上，在绝缘层中形成的孔的底部处形成有碳基(石墨)发射器，并且在门电极层中形成有门孔单元。
门孔单元包括面积均小于绝缘层的孔的开口面积的多个开口。各个孔密集地(优选均匀且密集地)恰好形成在绝缘层的孔上，以与碳基(石墨)发射器相对。
也就是说，在半导体晶片的蚀刻处理中使用的阴极材料包括通过弹性体结合(elastomer-bonded)的石墨和硅。石墨包括碳。碳本身具有增大电流的特性，但却用作晶片表面上的颗粒。因此，碳不仅增大了缺陷比例并降低了生产成品率，而且也使通过阳极和阴极的等离子体的数量和品质下降。
优选的是阴极仅由硅制造。但是硅的特性是柔性较低并且不容易变形。因此，当与硅相连的阳极由于气体压力而变形时，阴极并不与阳极协同变形。联接到阳极和阴极上的螺栓可能会偏移而断裂，结果使阴极损坏。
因此，急需对阴极进行改进，使其可以容易地与阳极的变形协同变形，同时利用不会产生颗粒的硅形成阴极。
发明内容
技术问题
因此，为了解决现有技术中出现的上述问题而作出了本发明。通常，阴极材料包括通过弹性体结合的硅和石墨。石墨和弹性体导致在晶片的表面上产生颗粒。因此，降低了成品率，并且使通过阴极的等离子体的品质变差。
为了仅使用硅形成阴极并且弥补单一硅材料由于弹性较低而不变形的缺陷，在阴极中形成圆形板槽和环槽。将板和环插入板槽和环槽内，使得在槽与板以及槽与环之间形成空间部。阴极由于该空间部而可以与通过螺栓联接到阴极上的阳极的变形协同变形。
因此，本发明的目的是通过在保持弹性的同时消除颗粒产生的可能来提高晶片处理的成品率。
有益效果
本发明涉及一种由单一硅材料制成的等离子室阴极和外环。在半导体晶片的等离子体处理中使用的阴极和外环中，现有的阴极和外环由与晶片不同的石墨制成。这导致在晶片表面上产生颗粒。因此，成品率降低，并且使通过阴极的等离子体的品质变差。
然而，在本发明中，阴极仅由硅形成，并且在该阴极中形成有圆形槽。板和外环插入这些槽中，以在槽与板以及槽与环之间限定预定间隙。因此，不仅使所述阴极和所述环具有弹性，而且可以降低颗粒产生的可能。因而，本发明的优点在于其可以提高半导体晶片处理的成品率。
附图说明
图1是表示传统阴极的修改的剖视图；
图2是表示本发明的一个优选实施方式的剖视图；
图3是表示根据本发明的阴极的优选联接状态的立体图；
图4是表示根据本发明的外环的优选联接状态的立体图；
图5是表示本发明的一个优选实施方式的立体图；以及
图6是表示根据本发明的另一类型的外环的结构的立体图。
附图标记说明
10：阴极        20：环槽
30：板槽        40：通孔
50：螺栓槽      60：板
70：环          80：外环
90：外环板槽    100：外环板
110：螺栓       120：阳极
130：小槽
具体实施方式
下面将描述本发明的结构和操作。
在本发明中，在阴极10的顶部上形成有多个圆形的板槽和环槽。板60和环70插入板槽和环槽中，使得在阴极10的槽、环槽与板60及环70之间形成空间部。因此，阴极10能够根据通过螺栓110联接到阴极10上的阳极120的变形而容易地变形，且不会产生颗粒。
图1是表示传统阴极的修改的剖视图。图2是表示本发明的一个优选实施方式的剖视图。图3是表示根据本发明的阴极的优选联接状态的立体图。图4是表示根据本发明的外环的优选联接状态的立体图。图5是表示本发明的一个优选实施方式的立体图。图6是表示根据本发明的另一类型的外环的结构的立体图。
下面将详细描述本发明。
参照图1，普通蚀刻处理包括向腔室内供应H.F气体，通过向用螺栓110(未示出)联接的阳极120和阴极10的上电极和下电极施加电压而形成穿过阳极120和阴极10的通孔40的等离子体，利用该等离子体选择性地去除晶片表面的期望部分。阴极10由粘合在一起的硅10a和石墨10b形成。石墨由于具有良好的电性能而用作阴极10的材料，但缺点是由于在晶片表面上形成颗粒而使成品率低，缺陷比例高且生产率低。
阴极10仅由硅形成。如图1所示，阳极120的主要材料是铝。铝具有即使在低压低温下也容易弯曲的机械性能。如果盘状阴极仅由硅形成，则阳极120会根据流到腔室内的H.F气体的压力而波动。
通过螺栓110联接到阳极120底部的阴极10由于硅的特性而具有非常低的弹性系数，因此不会与阳极120协同变形。因此，联接到阳极120和阴极10的螺栓110会断裂或产生孔隙。结果损坏阳极120或阴极10。
为了克服上述问题，在本发明中，在阴极10的顶部上形成有板槽30和多个环槽20，其中在由单晶材料制成的圆形硅板中以预定距离密集地布置多个通孔40，如图3所示。各环槽20和板槽30具有预定的宽度和深度，并且各通孔40具有恒定的直径和厚度。
这是因为如果在阴极顶部上形成环槽和板槽，那么由于在环与环槽以及板与板槽之间限定的空间，阴极10能够在阳极120弯曲时容易地弯曲。然而，在蚀刻处理中，腔室内的真空要求严格。因此，如果在阴极10中形成环槽和板槽，则由于真空空间增大并且真空压力降低而会使气体运动减速，并使等离子体的品质变差。
为了解决上述问题，板60和环70形成为具有与在阴极中形成的板槽和环槽一样的形状。在板60和环70的表面中形成与在阴极10的表面中形成的通孔40一样的通孔，使得板60和环70插入板槽和环槽内而安置于其中。
此外，如图2和图4所示，板60和环70的宽度和厚度比板槽和环槽的宽度和厚度小。因此，尽管板60和环70插入板槽和环槽内而安置于其中，在板60与板槽之间以及环70与环槽之间也限定出预定空间部，从而在阴极与阳极协同弯曲时便于进行弯曲。
换言之，阳极120和阴极10通过螺栓110使用普通联接方法联接。因而，阴极10由于其板槽和环槽的空间部而能够与阳极120的变形协同地变形。此外，环70和板60插入并安置在由环槽20和板槽30形成的空间中。因此，可以使现有腔室内的最佳真空压力的变动最小。
在阴极10的外周处布置有外环80，其用于将流过阳极120的R.F气体引入阴极10并将该R.F气体排向外部。外环80由单晶硅材料和多晶硅材料制成。在这种情况下，当外环饼(pie)为400π时难以使用多晶硅材料形成盘状外环。
单晶硅材料一体形成，而联接到阴极下部上的多晶硅材料分开形成。因此，将它们彼此联接而形成环。形成外环80的部位具有围绕阴极10的外周的形状。R.F气体的压力集中在阳极120的中心上，使得在阳极120的中心处发生弯曲。另外，在位于阴极的外周处的外环80中发生弯曲。
因此，与阴极10的板60类似地在外环80的顶面上周向地形成多个外环板槽90，这些环形板槽90具有与阴极10的环槽20类似的整圆形状。外环板100插入外环板槽90内。
如图5所示，阴极10和外环80联接到阳极120。板60和环70插入阴极10的槽内，而外环80形成在阴极10的外周处。然而，外环板100也插入并安置在外环80上，并且阳极120安置在阴极10和外环80上。因此，形成在阴极10和外环80中的螺栓槽50通过多个螺栓110而被牢固地固定。
通过上述处理，将H.F气体注射到阳极120中。为了解决阳极120因H.F气体的压力而引起的弯曲现象，仅由弹性非常低的硅制成的阴极10和外环80由于限定在阴极10和外环80的板与板槽之间以及环与环槽之间的空间部而可以与阳极120的变形协同地变形。
限定在板与板槽之间以及环与环槽之间的空间部形成为不影响现有腔室内的真空压力的程度。
此外，如图6所示，可以在外环80的顶面上连续地形成多个圆形小槽130而不是在基板上形成槽和板，从而获得相同的效果。由连续的小槽130组成的组以彼此间隔开预定距离的方式布置在外环顶面的圆周中央处。因而，槽130由于小槽130的预定间隙而可变形，从而可以使腔室内的真空压力的变动最小。
工业实用性
本发明涉及由单一硅材料制成的等离子室的阴极和外环。在半导体晶片的等离子体处理中使用的阴极和外环中，现有阴极和外环的材料为与晶片不同的石墨。其导致在晶片表面上产生颗粒。因而，成品率降低，并且使穿过阴极的等离子体的品质变差。
然而在本发明中，阴极仅由硅形成，并且在阴极顶部上形成有环形的环槽。板和环插入板槽和环槽中，以形成在板与板槽之间以及环与环槽之间限定的预定间隙。因此，不仅阴极和环具有弹性，而且可以消除颗粒产生的可能。因而，本发明的优点在于其增加了半导体晶片处理的成品率。

Claims (4)

1.一种在半导体蚀刻处理中使用的仅由硅制成的阴极，该阴极包括：
以预定距离密集地形成在所述阴极的表面中的通孔(40)；以及
形成在所述阴极的顶部上的板槽(30)和环形的环槽(20)，所述环槽和所述板槽仅由硅制成并紧密地联接到阳极上，
其中，该阴极还包括分别插入并安置在所述板槽(30)和所述环槽(20)中的板(60)和环(70)，
其中，所述板(60)和所述环(70)具有紧密地形成于其中的通孔(40)，且宽度和厚度小于所述板槽(30)和所述环槽(20)的宽度和厚度，并且仅由硅一体地形成。
2.一种用于阴极的外环，该阴极仅由硅制成并用在半导体蚀刻处理中，所述外环包括：
以预定距离密集地形成在所述外环的表面中的通孔(40)；以及
形成在所述外环中的外环板槽(90)，
其中，所述外环具有预定直径并且通过将分开的多晶硅材料粘接到由单晶硅材料制成的单个圆形板上而制成，
其中，该外环还包括分别插入到所述外环板槽(90)中的多个外环板(100)，所述外环板的宽度和厚度小于所述外环板槽(90)的宽度和厚度，其中所述外环板(100)由单晶硅或多晶硅制成。
3.一种用于阴极的外环，该阴极仅由硅制成并用在半导体蚀刻处理中，所述外环包括：
以预定距离密集地形成在所述外环表面中的通孔(40)；以及
形成在所述外环的顶面的圆周中央处的多组连续的圆形小槽(130)，所述外环按照以规则距离彼此间隔开的方式联接至阳极，
其中，所述外环具有预定直径并且通过将分开的多晶硅材料粘接到由单晶硅材料制成的单个圆形板上而制成。
4.根据权利要求3所述的外环，其中，所述圆形的小槽(130)不是宽面积的挖出槽而是线性形成的。
CN2006800381793A 2006-07-31 2006-09-01 由硅材料制成的等离子室阴极和外环 Expired - Fee Related CN101288160B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2006-0072177 2006-07-31
KR1020060072177A KR100744639B1 (ko) 2006-07-31 2006-07-31 실리콘 단일재질의 플라즈마 챔버 캐소드 및 아웃링
PCT/KR2006/003472 WO2008016200A1 (en) 2006-07-31 2006-09-01 Plasma chamber cathode and outer ring made of silicon material

Publications (2)

Publication Number Publication Date
CN101288160A CN101288160A (zh) 2008-10-15
CN101288160B true CN101288160B (zh) 2011-02-23

Family

ID=38601472

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006800381793A Expired - Fee Related CN101288160B (zh) 2006-07-31 2006-09-01 由硅材料制成的等离子室阴极和外环

Country Status (7)

Country Link
US (1) US20080265737A1 (zh)
EP (1) EP2047503A4 (zh)
JP (1) JP2009545874A (zh)
KR (1) KR100744639B1 (zh)
CN (1) CN101288160B (zh)
TW (1) TW200830404A (zh)
WO (1) WO2008016200A1 (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6506254B1 (en) * 2000-06-30 2003-01-14 Lam Research Corporation Semiconductor processing equipment having improved particle performance
CN1488164A (zh) * 2001-01-18 2004-04-07 ���������ƴ���ʽ���� 等离子体装置及等离子体生成方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4401689A (en) * 1980-01-31 1983-08-30 Rca Corporation Radiation heated reactor process for chemical vapor deposition on substrates
US4761134B1 (en) * 1987-03-30 1993-11-16 Silicon carbide diffusion furnace components with an impervious coating thereon
JPH0379026A (ja) * 1989-08-23 1991-04-04 Hitachi Ltd ドライエッチング装置
DE4002327A1 (de) * 1990-01-26 1991-08-01 Wacker Chemitronic Verfahren zur nasschemischen behandlung von halbleiteroberflaechen und loesung zu seiner durchfuehrung
US5074456A (en) * 1990-09-18 1991-12-24 Lam Research Corporation Composite electrode for plasma processes
JPH07335635A (ja) * 1994-06-10 1995-12-22 Souzou Kagaku:Kk 平行平板形ドライエッチング装置
JP2941948B2 (ja) * 1994-09-26 1999-08-30 カルゴン ベスタル， インコーポレイテッド ステンレス鋼酸処理
JPH08186094A (ja) * 1994-12-28 1996-07-16 Sumitomo Metal Ind Ltd プラズマ処理装置
US6159297A (en) * 1996-04-25 2000-12-12 Applied Materials, Inc. Semiconductor process chamber and processing method
KR20000021283A (ko) * 1998-09-28 2000-04-25 윤종용 세라믹 배플을 갖춘 반도체 제조 장치
JP2003224113A (ja) * 2002-01-31 2003-08-08 Ibiden Co Ltd プラズマエッチング装置のガス吹き出し板
US6821347B2 (en) * 2002-07-08 2004-11-23 Micron Technology, Inc. Apparatus and method for depositing materials onto microelectronic workpieces
KR100540992B1 (ko) * 2002-11-18 2006-01-11 코리아세미텍 주식회사 웨이퍼 에칭용 전극제조방법
US7581511B2 (en) * 2003-10-10 2009-09-01 Micron Technology, Inc. Apparatus and methods for manufacturing microfeatures on workpieces using plasma vapor processes
US7645341B2 (en) * 2003-12-23 2010-01-12 Lam Research Corporation Showerhead electrode assembly for plasma processing apparatuses

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6506254B1 (en) * 2000-06-30 2003-01-14 Lam Research Corporation Semiconductor processing equipment having improved particle performance
CN1488164A (zh) * 2001-01-18 2004-04-07 ���������ƴ���ʽ���� 等离子体装置及等离子体生成方法

Also Published As

Publication number Publication date
WO2008016200A1 (en) 2008-02-07
US20080265737A1 (en) 2008-10-30
EP2047503A1 (en) 2009-04-15
KR100744639B1 (ko) 2007-08-07
CN101288160A (zh) 2008-10-15
JP2009545874A (ja) 2009-12-24
EP2047503A4 (en) 2009-12-23
TW200830404A (en) 2008-07-16

Similar Documents

Publication Publication Date Title
CN110998783B (zh) 具有双嵌入式电极的基板支撑件
US20210313213A1 (en) Substrate support with multiple embedded electrodes
TWI771470B (zh) 具有電浮電源供應的基板支撐件
US10763150B2 (en) System for coupling a voltage to spatially segmented portions of the wafer with variable voltage
US10832931B2 (en) Electrostatic chuck with embossed top plate and cooling channels
CN100505206C (zh) 用于真空处理装置的静电吸盘、具有该静电吸盘的真空处理装置、及其制造方法
TW202009972A (zh) 結合邊緣環定位及置中特徵部的電漿鞘調諧用可更換及/或可折疊邊緣環組件
TW201921580A (zh) 具有冷卻和傳導銷的基板支撐件
EP1194954A1 (en) Electrostatic chuck and its manufacturing method
US11851759B2 (en) Faceplate having a curved surface
US11942351B2 (en) Electrostatic chucks with coolant gas zones and corresponding groove and monopolar electrostatic clamping electrode patterns
CN101288160B (zh) 由硅材料制成的等离子室阴极和外环
CN106531679A (zh) 承载装置及反应腔室
CN106548969A (zh) 夹持装置及半导体加工设备
CN104831251A (zh) 一种对衬底进行处理的方法
KR200429095Y1 (ko) 실리콘 단일재질의 플라즈마 챔버 캐소드 및 아웃링
WO2024030386A1 (en) Conductive backside layer for bow mitigation
KR20210146100A (ko) 이중소재 이체형 플라즈마 에칭 플레이트
TWI406601B (zh) 電漿製程反應室之電極設計

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110223

CF01 Termination of patent right due to non-payment of annual fee