CN101281925B - 半导体装置 - Google Patents
半导体装置 Download PDFInfo
- Publication number
- CN101281925B CN101281925B CN2008100821154A CN200810082115A CN101281925B CN 101281925 B CN101281925 B CN 101281925B CN 2008100821154 A CN2008100821154 A CN 2008100821154A CN 200810082115 A CN200810082115 A CN 200810082115A CN 101281925 B CN101281925 B CN 101281925B
- Authority
- CN
- China
- Prior art keywords
- coboundary
- semiconductor device
- grid structure
- mentioned
- source region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 114
- 239000000758 substrate Substances 0.000 claims abstract description 51
- 238000000034 method Methods 0.000 abstract description 19
- 238000004519 manufacturing process Methods 0.000 abstract description 12
- 230000008569 process Effects 0.000 abstract description 8
- 239000002019 doping agent Substances 0.000 abstract description 3
- 239000000463 material Substances 0.000 description 27
- 230000000694 effects Effects 0.000 description 16
- 238000005516 engineering process Methods 0.000 description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 11
- 230000008901 benefit Effects 0.000 description 9
- 238000009826 distribution Methods 0.000 description 9
- 150000002500 ions Chemical class 0.000 description 9
- 238000001312 dry etching Methods 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 238000009434 installation Methods 0.000 description 6
- 239000000203 mixture Substances 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 239000004576 sand Substances 0.000 description 5
- 230000004888 barrier function Effects 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 239000003795 chemical substances by application Substances 0.000 description 4
- 238000005260 corrosion Methods 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- 230000000630 rising effect Effects 0.000 description 4
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 230000005669 field effect Effects 0.000 description 3
- 230000006872 improvement Effects 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 230000000638 stimulation Effects 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000994 depressogenic effect Effects 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- VGRFVJMYCCLWPQ-UHFFFAOYSA-N germanium Chemical compound [Ge].[Ge] VGRFVJMYCCLWPQ-UHFFFAOYSA-N 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 238000010849 ion bombardment Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- -1 phosphonium ion Chemical class 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7391—Gated diode structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66356—Gated diodes, e.g. field controlled diodes [FCD], static induction thyristors [SITh], field controlled thyristors [FCTh]
Abstract
本发明提供一种栅控二极管的半导体装置或其它相似的电子构件及其制作方法。上述半导体装置包含栅极结构，其设置于衬底上，且位于形成在衬底之中的沟道上方，并且此栅极结构还邻接源极区域及漏极区域。上述源极区域或漏极区域的顶部，或者是两区域的顶部，可以是整个或部分地位于比上述栅极结构的底部更高的高度。形成上述结构的方式，可借助覆盖沉积层于栅极结构及衬底的上方，且接着再以蚀刻工艺制作倾斜分布的方式完成。若上述源极区域及漏极区域同时具有上述结构，源极区域及漏极区域的结构也可以是对称或非对称性的分布。上述结构可以明显地降低掺杂物的侵入，据此，上述结构也可降低结漏电流。
Description
技术领域
本发明涉及半导体装置，特别涉及一种具有非平面的源极区域或非平面的源极区域及漏极区域的栅控二极管。
背景技术
一般而言，半导体电子装置具有许多类型。而且，上述半导体电子装置，例如二极管及晶体管，会具有某些半导体材料的半传导性质的优点。由于半导体电子装置具有各种不同的优点，使得半导体电子装置不断地被用来取代许多应用领域中传统的电子构件至今已超过半个世纪。半导体装置及电路的优点包括，其本身较低的成本及较小的尺寸以及较佳的可靠性(reliability)。此外，由于半导体装置特别适合用在电子计算机及存储器的运行及应用，使得半导体装置的使用也愈来愈普遍。例如，个人电脑(personal computer)、手机(mobile telephone)、多媒体播放器(media player)等电子装置均有使用半导体装置。
一般来说，半导体指可借助控制的方式诱导，使得其本身可成为导体或非导体的一种材料。公知的半导体材料包括硅(silicon)、锗(germanium)或其组合物，且经离子注入处理，使得其具有半传导的性质。离子注入(ionimplantation)也可称为离子掺杂(doping)，包括以例如硼或磷元素的离子轰击半导体材料。通常可用上述两种元素制作两种不同类型的半导体材料，分别可称为p型或n型。此两种不同类型的半导体材料的差异包括在某些特定条件下此两种不同类型的半导体材料具有不同的行为。两者的差异特别在于当它们被正确地诱导后，它们如何传导电流的方式。利用选择性离子注入在同一片半导体材料之中制作上述不同类型的区域，此片半导体材通常可称为衬底，接着也可电性连接上述区域以制作电路。通常，可运用某些特定刺激例如微小电荷的刺激以引发电流，且此电流可以预期的方式流动穿过或穿越上述区域间的边界。从而可制作例如不具有移动部件的开关或电容器。
图1显示一种简化的半导体装置的实施例。在图1中，显示一种公知的半导体二极管10的简化结构图。此二极管10包含有p型半导体材料的区域12(也可称为阳极；之后简称p型区域)紧邻n型半导材料的区域14(也可称为阴极；之后简称n型区域)，且此两区域交会于pn结13。在此实施例中，上述p型区域12及n型区域14为一大块硅衬底(图中未示)的一部分，且借助例如是掺杂工艺的方式各别地注入硼及磷离子于硅衬底之中以形成此两区域。又如图1所示，接触点11及接触点15耦接至p型区域12及n型区域14，使得可以电荷导通此二极管10。当提供正电荷至阳极的正向偏压(forward bias)时，电流会流动穿过上述pn结13。然而，在上述二极管10中，电流并不会往相反的方向流动。甚至反转所提供的偏压，电流也不会往相反的方向流动，此为上述二极管10特有的性能。
图2显示一种较精密的二极管。在图2中，显示一种公知的半导体的栅控二极管(gated-diode)20的剖面图。由于，图2中的半导体装置包含可用来调控此装置运行的栅极结构，因此可称为栅控二极管。在2图的实施例中，此栅控二极管20包括栅极结构25，栅极结构25形成于衬底20的上方。上述栅极结构25包括栅极电极26，且借助栅介电层27分隔栅极电极26与衬底21。此外，上述栅极电极26由导电材料例如多晶硅或金属组成。并且上述栅介电层27可以是例如氧化硅或氮化硅。
在图2实施例中的衬底21可以是p型的半导体材料，且在此衬底21之中形成有n型的区域，此n型区域可称源极22及漏极23。此源极22及漏极23可在栅极结构25的下方定义沟道23。在与上述设计相似的晶体管之中，例如金属氧化物半导体场效应晶体管(metal-oxide-semiconductor field effecttransistor；MOSFET)中，晶体管中的源极及漏极区域会连接至不同的构件，而在此金属氧化物半导体的栅控二极管20中，其源极22及漏极23彼此耦接，如图2所示。将个别的导线装置于上述栅极电极26，从而可提供栅极偏压(gate voltage；Vg)。而且上述衬底21可作为接地线。值得注意的是，由于上述栅控二极管20具有与金属氧化物半导体场效应晶体管(MOSFET)相似的结构，因此，此栅控二极管20也可称为金属氧化物半导体场效应晶体管的栅控二极管(MOSFET gated-diode)。
如同其它电子装置一样，MOSFET栅控二极管也并非总是完美地工作的。如图2所示的栅控二极管会有一个明显的问题，即结漏电流(junctionleakage)的问题。上述结漏电流指的是当在反向偏压(reversed-bias)或并未提供电流流动的状态时，在pn结处发生的电流流动。因此，结漏电流通常是一种不想要的电流流动。其中一种解决结漏电流的方式是在源极及漏极区域使用较低的掺杂浓度。不幸地，上述方式会减少驱动电流且降低整体电子装置的性能。此外，上述方式也会发生例如不想要的结电容(junctioncapacitance)现象。
如同上述，由半导体材料所制作的电子装置通常具有非常小的尺寸。事实上，由于工艺技术的发展，目前已能在远小于一厘米的薄方块芯片上或半导体晶圆上，制作超过上百万的晶体管、二极管及其它的半导体元件。例如，图2中的栅控二极管20可小于100微米(micron)宽，且其沟道(从源极区域22至漏极区域的距离)24也可小于25微米。可以了解的是，制作如此微小的元件会面临许多挑战。此外，制作极短沟道会增加不想要的短沟道效应(short channel effect；SCE)的发生，此会造成元件无法以理想的方式工作。同时，极小元件的需求持续地推进元件设计，以便制作极小的芯片。因此，消除或减小不必要的短沟道效应或其它相似的问题也变得愈来愈重要。
因此，亟需一种栅控二极管，其可以足够小的尺寸制作以有利于现今的电子装置，且此栅控二极管不需以极度地减少源极及漏极区域的掺杂浓度的方式来预防结漏电流。
发明内容
有鉴于此，借助本发明的优选实施例可解决或避免以上所提及的或其它的问题，且依据本发明的优选实施例也可达到技术上的优点。本发明的优选实施例公开制作例如栅控二极管的半导体装置，其中该栅控二极管由于形成有非平面的源极或非平面的源极及漏极结构，从而具有理想的掺杂分布。
本发明的一个目的为提供一种半导体装置，其包含衬底及设置于上述衬底上方的栅极结构，且此栅极结构是以栅极结构的下边界低于邻接栅极结构的源极区域或漏极区域的上边界或部分上边界的方式设置的。源极或漏极区域优选可具有倾斜的分布，且对此栅极结构而言，此源极及漏极区域的分布也可以是对称或不对称的方式。上述栅极结构的下边界与源极或漏极区域的上边界间的高度差异，可以是借助凹陷沟道区域(recessed channel region)的方式，或利用例如外延成长(epitaxial growth)的工艺来提高围绕在栅极结构周围区域的方式完成的。
上述半导体装置中，该半导体装置可包含栅控二极管。
上述半导体装置中，该源极区域的上边界的最高处可邻接该栅极结构。
上述半导体装置中，该源极区域的上边界的最高可处在该栅极结构的下边界上方约200埃的位置。
上述半导体装置中，该源极区域的上边界可向下倾斜。
上述半导体装置中，该源极区域的上边界可以相对于该衬底表面约15度的角度倾斜。
上述半导体装置中，该源极区域的上边界的最高处可在该栅极结构的下边界上方400埃的位置，而该漏极区域的上边界的最高处可在该栅极结构的下边界上方200埃的位置。
本发明还提供一种半导体装置，包含：衬底；栅极结构，具有邻接该衬底的下边界；具有一倾斜的上边界的一源极区域，邻接于该栅极结构，其中该源极区域至少有部分的该上边界高出该栅极结构的该下边界为第一高度；以及具有一倾斜的上边界的一漏极区域，邻接于该栅极结构，其中该漏极区域至少有部分的该上边界高出该栅极结构的该下边界为第二高度；其中该第一高度大于第二高度。
本发明的另一目的为提供一种半导体装置的制作方法。上述半导体装置的制作方法包括：提供衬底；在上述衬底上形成栅极结构，且此栅极结构具有邻接衬底的下边界；以及，形成具有邻接上述栅极结构的倾斜上边界的源极区域，其中此源极区域的部分上边界高于上述栅极结构的下边界。虽然上述源极区域的上边界优选可以是向下倾斜的方式。然而，源极区域的上边界也可以是非向下倾斜的方式。此外，上述源极区域的上边界也可以是借助同步外延成长的方式部分地形成于原本的衬底上方。形成上述倾斜的上边界的方式，可以是使用例如氧化物(oxide)或光致抗蚀剂材料(photoresist material)的沉积层(profiling layer)，且接着以干蚀刻工艺蚀刻此沉积层的方式完成。在上述源极区域的对侧的漏极区域可借助与上述相同的方式形成，且此漏极区域的上边界与源极区域的上边界可以是对称或非对称性的分布。若制作包括有漏极区域的半导体装置，此漏极区域可与源极区域同时形成，或源极区域及漏极区域也可各别地形成。此外，在某些制作方法的实施例中，也可以使用第二沉积层的方式来完成上述结构。
本发明的优选实施例的一个优点是可降低掺杂物的侵入(dopantencroachment)或掺杂物的横向散布，因此可降低最大电场及减低结漏电流的现象。
本发明的优选实施例的另一优点是可制作具有降低的结漏电流的高阈值电压(threshold-voltage)的半导体装置。
附图说明
接下来，配合附图说明，以更加了解本发明及其优点，其中：
图1显示一种公知的半导体二极管的简化结构图；
图2显示一种公知的半导体栅控二极管的剖面图；
图3显示一种公知的栅控二极管的半导体装置的剖面图；
图4-图8显示根据本发明的实施例的一种栅控二极管的半导体装置的剖面图；
图9a-图9g显示根据本发明的一个实施例制作一种栅控二极管半导体装置于其选择的步骤的剖面图；以及
图10a-图10f显示根据本发明的另一实施例制作一种栅控二极管半导体装置于其选择的步骤的剖面图。
其中，附图标记说明如下：
10～半导体二极管； 11～接触点；
12～p型半导体材料的区域；13～pn结；
14～n型半导体材料的区域；15～接触点；
20～栅控二极管； 21～衬底；
22～源极； 23～漏极；
24～沟道； 25～栅极结构；
26～栅极电极； 27～栅介电层；
30～栅控二极管半导体装置；
32～源极区域； 35～衬底；
36～漏极区域； 39～沟道区域；
40～顶部表面； 42，46～上边界；
45～下边界； 50～栅极结构；
55～栅极电极； 56～栅介电层；
57，58～间隙壁；
100、200、300、400、500～栅控二极管半导体装置；
135、235、335、435、535～衬底；
139、239、339、439、539～沟道区域；
145、245、345、445、545～下边界；
150、250、350、450、550～栅极结构；
155、255、355、455、555～栅极电极；
156、256、356、456、556～栅介电层；
157、158、257、258、357、358、457、458、557、558～间隙壁；
160、260、360、460、560～源极区域；
161、171、261、271、361、371、461、471、561、571～上边界；
170、270、370、470、570～漏极区域；
900、905～栅控二极管半导体装置；
910～沉积层； 911～第一侧壁；
912～第二侧壁； 913～侧壁；
915～第二沉积层； 920～光致抗蚀剂结构；
935～衬底； 940～表面；
945～下边界； 950～栅极结构；
955～栅极电极； 957、958～间隙壁；
960～源极区域； 961、971～上边界；
970～漏极区域； 962、972～上升部位。
具体实施方式
接下来，将详细说明本发明优选实施例的制作及使用方法。然而，可以了解的是，本发明提供许多可应用的发明概念，其可广泛地实施于各种不同领域。以下所述的具体实施例仅以说明本发明的使用及制作的方式，并不用以限制本发明的概念。
本发明提供一种栅控二极管或相似的半导体装置。与公知的半导体装置相比，上述栅控二极管或相似的半导体装置具有改善短沟道效应，且减少结漏电流的特性。由于，本发明的实施例的栅控二极管半导体装置，在产生漏极导致沟道能障降低效应(drain induced barrier lowering；DIBL)的等级时，可容许电场降低。因此，上述栅控二极管半导体装置会部分地降低结漏电流。同时，也会降低不想要的结电容。为了说明产生上述改善的特性，首先，将简略说明公知的典型的半导体装置，以作为比较。
图3显示一种公知的栅控二极管半导体装置30的剖面图。此栅控二极管半导体装置30制作于衬底35的上方。值得注意的是，上述栅控二极管半导体实际上包括部分的衬底35。此衬底35可以是硅晶圆或其它合适的材料。如图3所示，栅极结构50制作于衬底35的顶部表面40上，且此栅极结构50包括栅极电极55以及将栅极电极55与衬底35区隔的栅介电层56。上述栅介电层56可由例如二氧化硅(silicon dioxide)或其它不同的材料形成。
接着，如图3所示，在栅极电极55的两侧形成间隙壁57及间隙壁58。值得注意的是，上述间隙壁57及58也可以是单一一层或多层的沉积层(图中未示)形成的，且上述沉积层至少包含一个介电层。又如图3所示，源极区域(source region)32及漏极区域(drain region)36形成于上述衬底35之中。上述源极区域32及漏极区域36一般以选择性离子注入(selective ionimplantation)的方式形成，且在形成源极区域32及漏极区域36时，同时形成沟道区域(channel region)39。值得注意的是，虽然在图3中并未以分离的型态显示源极区域及漏极区域，但上述每一源极区域及漏极区域可包含较深的主要部分及较浅的延伸部分。上述栅控二极管半导体装置的各构件可彼此电性连接，使得此栅控二极管的半导体装置可作为晶体管或栅控二极管。当然，也可以用来制作各种不同的元件，以满足其它不同的应用。
如图3所示的栅控二极管半导体装置30中，其源极区域32的上边界(upper boundary)42及漏极区域36的上边界46彼此对应呈共平面(coplanar)。此外，上述源极区域32的上边界42与漏极区域36的上边界同时也对应栅极结构50的下边界(1ower boundary)45而呈共平面。在此公知的栅控二极管半导体装置的结构中，为了方便说明上述源极区域及漏极区域也可以称为平面源极及漏极结构。上述平面源极及漏极的结构一般会导致如图3所示的pn结的分布。当然，上述p-n结的分布也会随着掺杂离子的浓度而有所不同。然而，可以发现的是，借助对应栅极结构50的下边界45修改源极或漏极，或者同时修改源极及漏极的结构，有助于修改上述p-n结的分布。接下来，请参阅图4-图10f，以更加详细说明本发明的源极及漏极结构。
图4显示根据本发明实施例的一种栅控二极管半导体装置110的剖面图。上述栅控二极管半导体元件100的部分构件与图3所示的公知半导体元件相似，且以类似的方式编号。在图4中，栅控二极管半导体装置100的栅极结构150包含栅极电极155、栅介电层156以及间隙壁157及158。上述栅极结构150设置于衬底135上，且此栅极结构150具有下边界145。然而，在此实施例中，借助尺寸(dimension)ds，将源极区域160的上边界161提高至栅极结构150的下边界145的上面。也就是说，在此实施例中的源极区域160的上边界161高于栅极结构150的下边界145距离ds。上述尺寸ds代表介于栅极结构150的下边界145与源极区域160的上边界161之间的垂直距离。如图4所示，在一个优选实施例中，上述尺寸ds可以是约200埃此外，源极区域160的上边界161大体上呈水平的表面。在另一实施例中，上述源极区域160的上边界161也可随着远离栅极结构150的距离增加，而向上或向下倾斜。
值得注意的是，上述“水平”及“垂直”的词汇对应于图4中所示的栅控二极管半导体装置的方向(orientation)而言，并非用以限制本发明的概念。在上述实施例中，栅极结构150的下边界145通常可以是大体上水平，但这并非必要。当然，在实际的制作过程中“准确的”水平或垂直可能会发生一些误差。借助设计或随着工艺容许误差的结果，所形成的栅极结构的非水平下边界，可参照最接近于栅极结构150的下边界145的边缘计算尺寸ds及dD。
又如图4所示，尺寸dD大体上与尺寸ds相等，其中尺寸dD代表介于栅极结构150的下边界145与漏极区域170的上边界171的最高高度间的垂直距离。与图3中的源极及漏极区域的分布相比，若以大体上相同的离子掺杂浓度进行掺杂，可以发现，对称、平坦的非平面的源极及漏极结构(此部分的非平面指源极或漏极的上边界对应于栅极结构的下边界呈非平面而言)可获得较佳的pn结边界分布。上述结构在掺杂的工艺中会有较少的掺杂物侵入，因而可减少短沟道效应的问题。由于上述实施例的栅控二极管半导体装置在沟道中有较少的掺杂物侵入，且在产生漏极导致沟道能障降低效应的等级时可降低所需要的电场，并减少或消除了袋状掺杂的需要，因此同时也降低栅控二极管的结漏电流。然而值得注意的是，除了后续明确主张的范围外，并不需要特殊的结构。
图5显示根据本发明另一实施例的一种栅控二极管半导体装置200的剖面图。在图5的半导体元件200中，与图4相似的构件可用类似的方式编号，且仅视需要描述，以更清楚及明确地说明此实施例。如图5所示，此栅控二极管半导体装置200具有对称、平坦的非平面源极及漏极结构。然而在此实施例中，尺寸ds及dD约为400埃。而且源极区域及漏极区域的p-n结分布也对应进行了调整，此实施例的改良后短沟道效应的效果与图4的半导体装置100相似，但此实施例的效果也可能更加明显。在不考虑其它限制因素的条件下，图5的实施例是两者(图4及图5的实施例)中优选的实施例。
图6显示根据本发明的再一实施例的一种栅控二极管半导体装置300的剖面侧视图。在此实施例中，上述半导体装置300具有非平面源极区域360及漏极区域370。在上述半导体装置300中，尺寸ds及dD可以均为200埃，如图4的实施例。
然而，在图6的实施例中，源极区域360的上边界361及漏极区域370的上边界371可在其水平面的一端为最高点，而在另一端为最低点。在此实施例中，源极区域360及漏极区域370两者的最高点可以在或靠近栅极结构350的附近。值得注意的是，上述结构中，源极区域360及漏极区域370也可以称为向下倾斜(downward sloping)的源极及漏极区域。此处所述“向下”指的是上边界的高度随着离栅极结构的距离的增加而降低。在其它实施例中(图中未示)，源极区域或漏极区域也可具有向上倾斜(upward-sloping)的上边界，或者具有改变方向倾斜的上边界。由于源极区域及漏极区域的上边界同时以大体上相同的方式向下倾斜，其中上述方式指的是源极区域及漏极区域的上边界的高度随着离栅极结构的距离的增加而降低。据此，同时具有向下倾斜的源极区域及漏极区域也可以称为对称的源极区域及漏极区域。例如，在一个具体实施例中，对应于水平面，上述源极区域360的上边界361及漏极区域370的上边界371各自的倾斜角可约为15°。也就是说，上述源极区域360的上边界361及漏极区域370的上边界371与邻接在栅极结构350下边界345的衬底335表面间的夹角可约为15°。在图6所示的实施例中，由于源极区域360的上边界361及漏极区域370的上边界371与栅极结构350的下边界345并非形成共平面，因此，图6公开的源极区域及漏极区域的结构也可以称为非平面的源极区域及漏极区域。
在确定上述半导体装置300的结构后，进行例如选择性离子注入步骤，以形成如图6所示的p-n结的分布。可以发现，上述半导体装置300的结构，不但与图3所示的公知半导体装置相比，甚至与图4所示的具有非平面源极及漏极区域的半导体装置相比，都能产生更好的效果。
图7显示根据本发明的又一个实施例的一种栅控二极管半导体装置400的剖面图。在图7实施例中，上述栅控二极管半导体装置400具有非平面的源极区域及源极区域结构。如图5所示的实施例，源极区域260的上边界261及漏极区域270的上边界271大体上位于相同的高度，且上述边界261及271位于或接近栅极结构250与源极区域260或漏极区域270的结。然而，在此实施例中，尺寸ds及dD可以是约400埃。上述尺寸会增加类似图6实施例所示的p-n结分布所产生的效果，但也可能会有更加显著的效果。此外，在本实施例中，发现短沟道效应的改善效果相对较大。在许多具体应用方面，此实施例可以是一种优选的实施方式。
当然，上述实施例也可变化成其它结构，例如图8中的非对称(asymmetrical)结构。图8显示根据本发明的又一个实施例的栅控二极管半导体装置500的剖面图。如图8所示，在此实施例中，源极区域560及漏极区域570对应于栅极结构550的下边界545呈非共平面。然而，在此实施例中，源极区域560对应于漏极区域570同时也呈非平面，因此，图8的实施例也可称为非对称结构。此外，搭配源极区域560的上边界561的尺寸ds可约为400埃，而搭配漏极区域570的上边571的尺寸dD可约为200埃。在本发明的另一实施例中(图中未示)，源极区域与漏极区域两者其中之一可以是具有平坦表面的结构，而另一个可以是具有倾斜表面的结构，其中尺寸ds及dD也可相同或不相同。再者，本发明的另一实施例中(图中未示)，源极区域与漏极区域两者其中之一可以是平面，而另一个可以是非平面的形态(此部分平面指源极区域及漏极区域的下边界对应栅极结构的下边界而言)。上述栅极结构555可以以一些方式变化，而且也可以利用上述最终结构来形成其它形式的半导体装置。
值得注意的是，对于图8所示的实施例而言，由于工艺中的某些步骤存在着一些额外的困难度，因此，图8所示的实施例可能并非是目前优选的实施例。然而，若非对称结构被认定为较好或必要的结构时，图8的实施例确可用来说明，源极区域及漏极区域的非平面结构可以是非对称性的，且源极区域及漏极区域的非平面结构也可以不需要完全相同。
在上述图8的实施例中，源极区域560的上边界561或漏极区域570的上边界571的最高的高度并非必需位于或接近栅极结构550，尽管此结构可能是优选的方式。此外，上述源极区域560的上边界561及漏极区域570的上边界571的最高的高度也并非需要位于相似的高度。最后，在此栅控二极管半导体装置中，也可以不需要形成上述漏极区域，且在某些应用中也可以仅使用单一的pn结元件。
无论选择上述任何一个实施例，制作栅控二极管半导体元件的方式均与公知的制作方式不同。接着，说明根据本发明的制作方式的具体实施例。图9a-图9g显示根据本发明的一个实施例的制作栅控二极管半导体装置900的连续剖面图。图9a显示衬底935的剖面侧视图，其中上述衬底935可以是硅晶圆或其它合适的材料。上述衬底935也可使用具有拉伸应力(tensile stress)或压缩应力(compressive stress)的材料，例如硅绪(silicon-germanium)。在一个实施例中，提供具有相对较大且平坦的表面940的晶圆，其中上述晶圆的表面上(实际上，包括在工艺中使用的部分衬底材料)可制作各种不同的半导体元件。上述晶圆一般指从较大材料铸块(ingot)切割下来的薄片。值得注意的是，图9a显示一整个芯片中极微小的部分，其可制作无数个位于晶圆上方的半导体装置，例如半导体装置900。
在图9b中，接着，在衬底935的表面940上形成栅极结构950。在制作上述半导体装置900的过程中，此形成栅极结构950的步骤一般需花费几个公知的步骤，因此，不分别详细述叙。然而一般来说，形成上述栅极结构950的方式包含沉积各种材料层，以及选择性地蚀刻以除去部分上述材料层。另外，也可使用离子注入的方式来形成上述源极区域及漏极区域。上述形成栅极结构的步骤也可使用一些标准工艺的变化步骤。而且，除了特别说明的步骤外，形成上述栅极结构的方式并不需要特殊的工艺。如图9b所示，在后续会形成呈平坦表面的源极区域及漏极区域的上边界，且实际上此上边界与衬底935的表面940一致。同时，此上边界及衬底935的表面940分别与栅极结构950的下边界945呈共平面。
依照本发明的此实施例，在制作源极区域上升部位(source region rise)962及漏极区域上升部位(drain region rise)972的步骤时，优选利用外延成长工艺进行制作。值得注意的是，上述源极区域上升部位962及漏极区域上升部位972的延伸区域彼此分离地相对应，且实际上此延伸区域包含部分原本衬底935的源极及漏极区域的一部分。完成上述步骤后的结构，如图9c所示。值得注意的是，在形成源极区域上升部位962及漏极区域上升部位972之前，上述衬底的表面940位于如图9c中虚线的位置。
在此实施例中，接着，锥形化(tapered)上述源极区域及漏极区域。首先，在栅极结构950与邻近此栅极结构950周围的后续将形成源极及漏极区域的位置上形成顺应性的沉积层910。在半完成的半导装置900中，此沉积层910的位置如图9d所示。依照本发明的此实施例，上述沉积层910可以是氧化物或光致抗蚀剂材料。
在形成上述沉积层910后，接着，进行第一干蚀刻(dry etch)步骤，以除去部分的沉积层910，且同时形成第一侧壁911及第二侧壁912。上述第一侧壁911位于栅极结构950的源极区域上，而第二侧壁912邻接栅极结构950的漏极区域。上述第一侧壁911及第二侧壁912由沉积层910的余留部分的材料形成，且同时大体上或完全地覆盖栅极结构950，如图9e所示。然后，进行第二干蚀刻步骤，以更进一步减少或除去上述第一侧壁911及第二侧壁912，如图9f所示。值得注意的是，在第二干蚀刻步骤时，由后续将形成源极区域及漏极区域的上边界961及971所定义的上升部位(以及可能是原本衬底的一部分)，同时也会部分地被除去。而且，上述后续将形成源极区域及漏极区域的要除去的部位，随着离栅极结构950的距离增加，而要除去的部位也会被蚀刻得更多。
在此实施例中，接着，利用离子注入进行同步掺杂(in-situ doping)步骤，结果源极区域960及漏极区域970的分布如图9g所示。如上所述，在此掺杂步骤时，此实施例的制作方法预期会导致较少的掺杂物侵入，而且也会降低制作袋状注入(packet implant)或沟道注入(channel implant)的需要。也就是说，由于可降低掺杂物的侵入，因此，在产生漏极导致沟道能障降低效应的等级时，上述半导体装置的电场也可以被降低。另外，上述半导体装置的结漏电流也会大体上地被降低。值得注意的是，对结漏电流为造成漏电的主要来源的高阈值电压半导体装置而言，上述半导体装置可降低结漏电流的特性，更是此半导体装置主要的优点之一。在另一实施例中(图中未示)，也可以在外延成长工艺时利用同步掺杂步骤形成上述源极区域或漏极区域。
图10a至图10f显示一系列栅控二极管半导体装置905的剖面图，用来说明在根据本发明另一实施例的栅控二极管半导体装置905的制作流程中部分选择的步骤。本实施例的制作流程的起始步骤由图9d作为说明。其中在图9d中，显示已形成顺应性的沉积层910于栅极结构950及围绕此栅极结构950的部分衬底935的上方。接着，顺应性的第二沉积层915形成于上述沉积层910上，如图10a所示。上述第二沉积层915可由各种材料形成，但优选地第二沉积层915可以是对底下的沉积层910具有较佳的蚀刻选择的材料。
在此实施例中，接着提供光致抗蚀剂材料的沉积层，且图案化上述光致抗蚀剂材料的沉积层，以形成光致抗蚀剂结构(photoresist structure)层920，如图10b所示。在图10b中，上述光致抗蚀剂结构层920大体上覆盖栅极结构950及其上方的沉积层(910及915)的一侧，且暴露另一侧的第二沉积层915。接着，进行第一干蚀刻步骤，以除去暴露的部分第二沉积层915。之后，使用合适的溶剂来除去光致抗蚀剂结构层920，完成此步骤后的结构如图10c所示。接着，进行第二干蚀刻步骤，以除去大部分未被第二沉积层915保护的沉积层910，且余留侧壁913，如图10d所示。
接着，使用第三干蚀刻步骤(也可持续进行上述第二干蚀刻步骤)，直到大部分或完全地除去侧壁913。此第三干蚀刻步骤同时也会除去下方部分的衬底935的上升部位(且部分最初的衬底或许也会被除去)，以形成倾斜的上边界971，如图10e所示。最后，除去部分余留的沉积层910及第二沉积层915，以形成暴露的栅极结构950，此栅极结构950的一侧边邻接上边界971，而另一侧边则邻接上边界961，如图10f所示。之后，进行离子注入步骤(步骤未示于图中)，以形成源极区域及漏极区域，其中此源极区域及漏极区域的结分布由源极区域及漏极区域上方的上边界的形状决定。值得注意的是，在此实施例中，上述源极区域也可位于栅极结构的任一侧。
虽然本发明及其优点已详细说明如上，可以了解，不同的变化、组成及替换在不脱离所附权利要求定义的本发明的精神及范围内均应属于本发明的范围。例如，在栅极结构的下边界与相邻的源极区域或漏极区域的上边界间的高度差异也可全部或部分地通过使用凹陷式沟道区域的方式完成。也就是说，借助增加尺寸ds或dD的方式，也可借助在原本的衬底上边界的下方设置栅极结构下边界的方式，来取代局部提高衬底上边界的方式。
再者，本发明的范围并不局限于本说明书所述叙的制作本发明的具体实施例的方法、设备、制作流程、材料的组成、装置以及步骤。本领域技术人员能够很轻易了解到，从本发明公开的工艺、设备、制作、材料组成、装置、制作方法或步骤、目前现行的制作方法或未来发展的制作方法，可完成与根据本发明的实施例大体上相同的功能或达到其大体上相同的结果。据此，本发明的范围应包括上述制作流程、设备、制作方法、材料的组成、装置、方法或步骤。
Claims (8)
1.一种半导体装置，包含：
衬底；
栅极结构，形成于该衬底的上方，且该栅极结构具有邻接该衬底的下边界；
具有倾斜的上边界的源极区域，邻接该栅极结构；以及
具有一倾斜的上边界的一漏极区域，邻接于该栅极结构；
其中该源极区域及该漏极区域对应于该栅极结构的该下边界呈非共平面，且该源极区域对应于该漏极区域也呈非共平面。
2.如权利要求1所述的半导体装置，其中该半导体装置包含栅控二极管。
3.如权利要求1所述的半导体装置，其中该源极区域的该上边界的最高处邻接该栅极结构。
4.如权利要求1所述的半导体装置，其中该源极区域的该上边界的最高处在该栅极结构的该下边界上方约200埃的位置。
5.如权利要求1所述的半导体装置，其中该源极区域的该上边界向下倾斜。
6.如权利要求5所述的半导体装置，其中该源极区域的该上边界以相对于该衬底表面约15度的角度倾斜。
7.如权利要求1所述的半导体装置，其中该源极区域的该上边界的最高处在该栅极结构的该下边界上方400埃的位置，而该漏极区域的该上边界的最高处在该栅极结构的该下边界上方200埃的位置。
8.一种半导体装置，包含：
衬底；
栅极结构，具有邻接该衬底的下边界；
具有一倾斜的上边界的一源极区域，邻接于该栅极结构，其中该源极区域至少有部分的该上边界高出该栅极结构的该下边界为第一高度；以及
具有一倾斜的上边界的一漏极区域，邻接于该栅极结构，其中该漏极区域至少有部分的该上边界高出该栅极结构的该下边界为第二高度；其中该第一高度大于第二高度。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/731,963 | 2007-04-02 | ||
| US11/731,963 US7732877B2 (en) | 2007-04-02 | 2007-04-02 | Gated diode with non-planar source region |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101281925A CN101281925A (zh) | 2008-10-08 |
| CN101281925B true CN101281925B (zh) | 2010-06-02 |
Family
ID=39792753
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2008100821154A Active CN101281925B (zh) | 2007-04-02 | 2008-03-03 | 半导体装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US7732877B2 (zh) |
| CN (1) | CN101281925B (zh) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9225481B2 (en) * | 2008-08-11 | 2015-12-29 | Qualcomm Incorporated | Downlink grants in a multicarrier wireless communication system |
| US8670376B2 (en) | 2008-08-12 | 2014-03-11 | Qualcomm Incorporated | Multi-carrier grant design |
| US8665570B2 (en) * | 2009-03-13 | 2014-03-04 | Qualcomm Incorporated | Diode having a pocket implant blocked and circuits and methods employing same |
| CN105826392B (zh) * | 2016-05-22 | 2018-08-31 | 杭州立昂东芯微电子有限公司 | 小能带隙iii-v族mosfet器件的非对称型源漏极结构 |
| US10600774B2 (en) | 2018-04-06 | 2020-03-24 | Qualcomm Incorporated | Systems and methods for fabrication of gated diodes with selective epitaxial growth |
| US10680087B2 (en) | 2018-09-05 | 2020-06-09 | Nxp B.V. | Gated diode having fingers with elevated gates |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5811857A (en) * | 1996-10-22 | 1998-09-22 | International Business Machines Corporation | Silicon-on-insulator body-coupled gated diode for electrostatic discharge (ESD) and analog applications |
| US20030089932A1 (en) * | 2000-01-07 | 2003-05-15 | Hiroshi Iwata | Semiconductor device, method of manufacutre thereof, and information processing device |
| US6773968B1 (en) * | 1998-05-13 | 2004-08-10 | Micron Technology, Inc. | High density planar SRAM cell using bipolar latch-up and gated diode breakdown |
| CN1691204A (zh) * | 2004-01-05 | 2005-11-02 | 国际商业机器公司 | 使用栅控二极管的存储器单元及其使用方法 |
| CN1734783A (zh) * | 2004-08-11 | 2006-02-15 | 台湾积体电路制造股份有限公司 | 逻辑开关及利用其的电路 |
| US20060035431A1 (en) * | 2004-08-11 | 2006-02-16 | Spansion Llc | Memory cell with reduced DIBL and Vss resistance |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5956590A (en) * | 1995-05-25 | 1999-09-21 | United Microelectronics Corp. | Process of forming a field effect transistor without spacer mask edge defects |
| US5854108A (en) * | 1996-06-04 | 1998-12-29 | Advanced Micro Devices, Inc. | Method and system for providing a double diffuse implant junction in a flash device |
| US6887762B1 (en) * | 1998-11-12 | 2005-05-03 | Intel Corporation | Method of fabricating a field effect transistor structure with abrupt source/drain junctions |
| US6541343B1 (en) * | 1999-12-30 | 2003-04-01 | Intel Corporation | Methods of making field effect transistor structure with partially isolated source/drain junctions |
| US20060090408A1 (en) | 2004-10-22 | 2006-05-04 | Darcy Daniel T | Vehicle barrier system |
| US20070090408A1 (en) * | 2005-09-29 | 2007-04-26 | Amlan Majumdar | Narrow-body multiple-gate FET with dominant body transistor for high performance |
| US7355262B2 (en) * | 2006-03-17 | 2008-04-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Diffusion topography engineering for high performance CMOS fabrication |
-
2007
- 2007-04-02 US US11/731,963 patent/US7732877B2/en active Active
-
2008
- 2008-03-03 CN CN2008100821154A patent/CN101281925B/zh active Active
-
2010
- 2010-05-12 US US12/778,912 patent/US8143680B2/en active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5811857A (en) * | 1996-10-22 | 1998-09-22 | International Business Machines Corporation | Silicon-on-insulator body-coupled gated diode for electrostatic discharge (ESD) and analog applications |
| US6773968B1 (en) * | 1998-05-13 | 2004-08-10 | Micron Technology, Inc. | High density planar SRAM cell using bipolar latch-up and gated diode breakdown |
| US20030089932A1 (en) * | 2000-01-07 | 2003-05-15 | Hiroshi Iwata | Semiconductor device, method of manufacutre thereof, and information processing device |
| CN1691204A (zh) * | 2004-01-05 | 2005-11-02 | 国际商业机器公司 | 使用栅控二极管的存储器单元及其使用方法 |
| CN1734783A (zh) * | 2004-08-11 | 2006-02-15 | 台湾积体电路制造股份有限公司 | 逻辑开关及利用其的电路 |
| US20060035431A1 (en) * | 2004-08-11 | 2006-02-16 | Spansion Llc | Memory cell with reduced DIBL and Vss resistance |
Also Published As
| Publication number | Publication date |
|---|---|
| US7732877B2 (en) | 2010-06-08 |
| US8143680B2 (en) | 2012-03-27 |
| US20100237441A1 (en) | 2010-09-23 |
| CN101281925A (zh) | 2008-10-08 |
| US20080237746A1 (en) | 2008-10-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI762486B (zh) | 包含漸變空乏層的三族氮化物裝置 | |
| US6750508B2 (en) | Power semiconductor switching element provided with buried electrode | |
| TWI475614B (zh) | 溝渠裝置結構及製造 | |
| US8836017B2 (en) | Semiconductor device and fabricating method thereof | |
| CN101281925B (zh) | 半导体装置 | |
| US11728421B2 (en) | Split trench gate super junction power device | |
| US9660047B2 (en) | Method for forming semiconductor components having self-aligned trench contacts | |
| TWI404205B (zh) | 絕緣閘雙極電晶體與快速逆向恢復時間整流器之整合結構及其製作方法 | |
| US20140273374A1 (en) | Vertical Doping and Capacitive Balancing for Power Semiconductor Devices | |
| CN105280711A (zh) | 电荷补偿结构及用于其的制造 | |
| US9806187B2 (en) | Method for manufacturing a semiconductor device | |
| KR20160105893A (ko) | 고전압 애플리케이션을 위한 다중 필드-완화 트렌치를 구비한 종단 구조체를 갖는 트렌치 mos 디바이스 | |
| KR100660724B1 (ko) | 대칭형 고전압 소자 및 그 제조 방법 | |
| US9000520B2 (en) | Semiconductor device with an insulating structure for insulating an electrode from a semiconductor body | |
| CN104078494B (zh) | 功率半导体设备及其制作方法 | |
| CN105280712A (zh) | 电荷补偿器件及其制造 | |
| US9419128B2 (en) | Bidirectional trench FET with gate-based resurf | |
| KR100937658B1 (ko) | 고전압 소자의 제조 방법 | |
| JP2012059931A (ja) | 半導体装置 | |
| JP7349781B2 (ja) | 完全に空乏化可能なｎチャネル領域およびｐチャネル領域を有するＩＧＢＴ | |
| US20240136435A1 (en) | Field-effect transistor, and methods for production | |
| EP4325577A1 (en) | Transistor device and method for manufacturing same | |
| US20240047563A1 (en) | Semiconductor device | |
| CN108206135B (zh) | 一种沟槽型igbt及其制造方法和电子装置 | |
| US9768247B1 (en) | Semiconductor device having improved superjunction trench structure and method of manufacture |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |