CN101276645B - 采用三电平单元的存储装置及相关的管理方法 - Google Patents

Abstract

本发明公开了一种存储装置及相关的管理方法，该方法采用三电平单元，其中各对单元预定存储三位字符串。所述存储装置还包括编码电路和解码电路，用于在写操作中将待存储的三位字符串转换为将被写入相应的三电平单元对中的两个三进制值的字符串，以及在读操作中反之。各单元可能的状态最多为三种，因此，三个不同的读阈值的相对分布可能比较远离“读干扰”和“争用”现象变得较严重的电压电平。

Description

采用三电平单元的存储装置及相关的管理方法

技术领域

本发明一般涉及半导体存储装置，更具体地说，涉及采用三电平(level)单元的存储器及相关的管理方法。

背景技术

标准FLASH存储装置基本上包括一位存储单元的阵列，其中，各存储单元可采取与位的两种逻辑状态(‘1’或‘0’)对应的两种可能的状态。两种逻辑状态与单元的浮栅中存储的不同电荷、即与单元的不同阈值电压相关联。

通常，已编程单元(逻辑值‘0’)具有比已擦除单元(逻辑值‘1’)更高的阈值电压。由于因多种原因引起的统计扩展(spread)，存储扇区的已擦除单元和已编程单元的实际阈值电压具有一般如图1所示的统计分布。

多电平存储装置基于能够采取两种以上逻辑状态的单元，因而可存储一位以上的信息。在四电平存储器中，各单元能够通过根据图2所示的统计分布固定其阈值电压，来存储信息的两位。

状态‘11’通过执行擦除操作来存储，其它三种状态(‘10’、‘01’和‘00’)通过执行程序操作来获得；擦除和程序操作越精确，则相应平均值附近的状态‘11’、‘10’、‘01’和‘00’的分布越少分散。

每单元两位存储装置的一个优点在于，与相同存储容量的每单元一位存储装置相比，降低了硅面积要求。但是，程序和读操作更为复杂，因为需要为各单元管理更大数量的阈值电压电平。执行读操作的精度确定两个相邻阈值分布之间的所需分隔间隔ΔREAD的幅度，使得可能可靠地执行读操作。图3示出这样一种分隔间隔以及阈值电压的分布的幅度ΔERASE和ΔPROGRAM。

实质上存在施加在其中规定存储单元的阈值电压的间隔的某个最小内部幅度的两种现象：下限的“读干扰”和上限的“争用”。因对装置执行的重复读操作而引起的“读干扰”现象升高(图4)低阈值电压单元的阈值电压，使其从已擦除单元(‘11’)的这种适当状态改变成表现为已编程单元(‘10’)；“争用”现象引起高阈值(‘00’)的单元的电荷丢失，因而编程为状态‘00’的单元趋向于变成编程为状态‘01’的单元。

对于存储装置的读、程序和擦除操作的某种精度，存在可在没有引起信息丢失“读干扰”和“争用”的条件下实现的不同阈值分布的数量的上限。两种现象通过减小单元的大小得到增强，因此，存在一种技术极限，超出该极限就无法实现可接受可靠性的每单元两位存储装置。

为了消除这些限制，纠错码(ECC)由保留存储单元、一般称作校正单元来使用，其内容以阵列的单元中存储的数据的函数来确定，以便能够校正信息的任何可能的丢失。例如，在其中通常由4、8或16个字构成的数据页在这时被读取的NOR FLASH存储装置中，对于各页，存在某个数量k的校正单元：k越大，则在同一页上可校正的位数也越大。

这种解决方案的第一缺点在于，校正单元的添加意味着相对于相同大小的标准多电平存储器的硅面积占用的增加(即使硅面积占用保持为小于每单元一位存储装置)。

另一个缺点在于，ECC限制可由用户执行的操作。在NOR FLASH存储装置中，能够对单个单元执行程序操作，但是，擦除操作必须并行地对扇区的所有单元执行。

用于存储校正位ECC的单元的存在不允许用户在不擦除整个存储扇区的前提下对各页执行程序操作。实际上，程序操作(1→0)可能意味着擦除(0→1)至少一个校正单元：如前面所述，这无法对NOR FLASH存储装置的单个单元进行，而只能对单元所属的整个寻址扇区进行。因此，NOR FLASH存储装置中的ECC的使用严格地限制了所谓的“位处理”、即对存储器的单一位进行编程的可能性。

发明内容

已经找到允许对存储器的各单一位进行编程的多电平存储装置及相关的管理方法本发明的存储装置占用的硅面积仅略微大于相同大小以及相同制造技术的四电平存储装置。

通过采用其中的每对单元预定存储三位字符串的三电平单元的存储装置及相关的管理方法，已经达到这种结果。本发明的存储装置还包括编码电路和解码电路，用于在写操作中将待存储的三位字符串转换为将被写入相应的三电平单元对中的两个三进制值的字符串，以及在读操作中反之。

各单元可能的状态最多为三种，因此，三个不同的读阈值的相对分布可能比较远离“读干扰”和“争用”现象变得较严重的电压电平。

本发明还提供一种管理方法，它消除了在程序(program)阶段中可能发生的偶然电源电压下降或中断所引起的问题，并且实际上使本发明的存储装置与相同存储容量的每单元两位存储装置兼容(可互换)。

本发明还提供：一种管理具有k电平单元的存储器的方法，k不是二的幂；以及具有k电平单元的相关存储装置，其中，将待存储的N位的字符串编码为由c个符号组成的对应k电平字符串，并且这些k电平字符串存储到c个存储单元的对应组中。

本发明的方法可适用于其中的存储单元可采取三个以上的电平的情况，但可能没有保证“位处理”。例如，在采用六电平单元的存储装置的情况下，能够将各字的位分为五元组，并将各五元组存储在相应的六电平单元对中。

本发明通过所附权利要求书来确定。

附图说明

图1示出预定存储一位的存储单元的阈值的分布；

图2示出预定存储两位的存储单元的阈值的分布；

图3示出定义四电平存储单元的阈值电压的分布的参数；

图4示出图3所示的分布如何可能因“读干扰”和“争用”而改变；

图5示出本发明的存储装置的三电平单元的阈值的示例分布；

图6示出从状态111到状态000的三位字符串的所有可能的转变；

图7示出根据优选编码方案的两个三进制符号的字符串的所有可能的转变；

图8示出根据第一备选编码方案的两个三进制符号的字符串的可能的转变；

图9示出根据第二备选编码方案的两个三进制符号的字符串的可能的转变；

图10示出根据第三备选编码方案的两个三进制符号的字符串的可能的转变；

图11示出根据第四、第五、第六和第七备选编码方案的两个三进制符号的字符串的可能的转变；

图12示出根据第八、第九、第十和第十一备选编码方案的两个三进制符号的字符串的可能的转变；

图13示出十一个三电平单元中由16位构成的字的示例编码；

图14示出本发明的存储装置的体系结构，其中，以十六位的字来读取所存储数据；

图15示出一对位MSB、LSB中的三电平单元的程序电平的解码的实例；

图16示出预定仅存储一位的三电平单元的程序电平的解码的实例以及相关解码电路的体系结构；

图17示出如何采用图7和图15的优选编码方案对于相应的三电平单元对中存储的位的三元组进行解码；

图18示出实现图17的解码方案的读逻辑解码电路可能的体系结构；

图19示意性示出四电平单元的程序操作期间的电源电压中断的影响；

图20示出本发明的三电平存储装置的优选编码方案，用于防止因程序阶段中的偶然的电源电压中断(或显著的电压下降)而引起的问题；

图21至图24示出通过分为字的三元组位的十一个三电平单元中由16位构成的字的编码的实例；

图25示出相同字的位如何分为将被存储到相应的六电平单元对中的五元组。

具体实施方式

在本发明的多电平存储装置中，各单元可采取三种可能的逻辑值其中之一，其中的优点在于使面积占用小于每单元一位存储装置的面积占用，以及具有比每单元两位存储装置更少数量的分布。因此，不一定要将纠错码用于确保可靠性，并且这允许“位处理”完全可行。

为了以有效方式在三电平存储单元中存储位字符串，需要适当地定义可存储在三电平存储单元中的三进制字符串中的二进制字符串的编码操作，反之亦然。如图5所示，‘A’、‘B’和‘C’为各单元可采取的三个电平(‘A’为擦除电平，‘B’和‘C’为两个编程电平)，对于每对单元(3×3＝9种可能的状态)，关联3位(2³＝8种可能的组合)。

将九对可能的电平编码为位的三元组的八种可能的组合的操作甚至在NOR FLASH存储装置的情况下也必须允许“位处理”。换言之，应当能够对于一对三电平单元中存储的各字符串的三个位的每个进行编程。在三电平存储装置中，仅当三元组的1、2或3位的任何编程始终对应于不表示擦除的三电平单元的编程时，这才是可行的。

首先，识别可通过连续编程对三位的字符串执行的所有可能的转变：能够根据图6所示的任何顺序单独对三个位进行编程。如果这时对一位进行编程，则存在十五种可能的转变(3+6+6)，但是，如果对两位或三位共同编程，则能够同时执行两个或三个转变。

定义由若干电平对构成的、与图7相似的简图，其中考虑各转变必须仅考虑单元的程序操作，即根据方向A→B→C的转变：

-与三个擦除位对应的最左侧的三元组(‘111’)与已擦除单元(‘AA’)对相关联；

-类似地，与三个编程位对应的最右侧的三元组(‘000’)与最高电平上编程的单元对(‘CC’)相关联；

-与第一级转变(‘110’、‘101’和‘011’)对应的三个三元组不应当包含电平‘C’上的单元，因为它必须能够对于通过两个中间状态的状态‘CC’中的这些对的每个进行编程：可能的选择在图8至图12中列示，并且在于最多在B电平上成对地对第一级转变的三个三元组进行编码，即‘AB’、‘BB’和‘BA’。优选实施例如图7所示；

-根据图7的方案，属于第二级的转变的电平对‘001’和‘100’分别与状态‘BC’和‘CB’相关联(或者反之)，因为它们必须从‘BB’开始是可编程的，以及其余三元组(‘010’)必须一定与两对不同的电平相关联，一个从‘AB’(‘AC’)是可编程的，另一个从‘BA’(‘CA’)是可编程的。根据图11和图12的方案，两个字符串‘001’和‘100’其中之一可与‘AC’以及与‘CA’相关联。

通过将图7所示的简图与图6的简图进行比较，根据下表所示的编码，每个三位字符串与相应的三进制符号对相关联。

Level1	Level0	Bit2	Bit1	Bit0
					A	A	1	1	1
A	B	1	1	0
					A	C	0	1	0
B	A	0	1	1
					B	B	1	0	1
B	C	0	0	1
					C	A	0	1	0
C	B	1	0	0
					C	C	0	0	0

表1

对于图8至图12的其它方案，本领域的技术人员能够容易地得到与表1类似的表。下面仅参照图7的编码方案。

即使简图中的电平对的选择是任意的，具体地说对于相同转变级的组对(例如在第一级指定‘AB’、‘BB’和‘BA’)，任何解决方案始终导致将两对电平‘AC’和‘CA’与相同的位三元组相关联，如表中加亮显示。单元对的最后一级将取决于编程操作之前采取的状态：

-在从‘110’(‘AB’)开始编程‘010’的情况下为‘AC’；

-在从‘011’(‘BA’)开始编程‘010’的情况下为‘CA’；

-在从‘111’(‘AA’)开始编程‘010’的情况下为‘AC’或‘CA’。

本发明的存储装置的示例体系结构主要如图14所示。FLASH存储装置的基本信息元素可能是通常由16位组成的字。为了存储16位，根据图13所示的本发明的方法的优选分组方案，需要五对三电平单元，其中具有一位剩余，它适宜是但不必须是最高有效位或最低有效位，以及存储在预定存储单个位的第十一单元中。实际上，该最后的单元仅采取三个可能的电平中的两个。

本领域的技术人员会立即认识到，不一定需要的是，将被存储在预定存储单个位的三电平单元中的单个位是最高有效位或最低有效位，但是它可能是字的其它任何位。

参照图13的方案，例如，如果位9存储在单个三电平单元中，则位0至8如图所示分为三元组，以及位的其余两个三元组将为存储在相应的三电平单元对中的A、B、C和D、E、F。

分为三元组的其它实例如图21至图24所示，下面进行论述。

必须注意，要存储在三电平单元对中的位的三元组可能不一定由字的相邻位组成。字的位分为三元组的方式取决于对存储器编程的方式，其中的各三元组存储在相应的一对三电平单元中。下面进行详细说明，如果本发明的三电平存储装置将用作每单元两位存储装置，同时还防止因程序阶段期间的偶然电压下降引起的问题，则并非将位分为三元组的所有可能的方式都是容许的。

图14所示的根据本发明的存储装置具有相同读出放大器S.A.的阵列，各与将被读取的字的相应三电平单元相关联，并且优选地根据图15的编码方案来产生表示单元的程序电平的两个位MSB、LSB。

与传统装置不同，根据图14的优选实施例，本发明的存储装置对于构成将被读取页的各字具有各与相应的三电平单元对相关联的五个相同逻辑解码电路ML SENSE LOGIC(多电平读出逻辑)，以及与预定存储单个位的三电平单元相关联的另一个逻辑解码电路SLSENSE LOGIC。各电路ML SENSE LOGIC在其输入端接收一对三电平单元的读出放大器所产生的两对位，并产生位的对应三元组OUT(输出)2、OUT1、OUT0，如图17所示。在图18中示出逻辑电路ML SENSE LOGIC的一个可能的实施例，它是本领域的技术人员完全清楚的，无需对其作用进行赘述。

如图16所示的逻辑解码电路SL SENSE LOGIC(单电平读出逻辑)具有逻辑信号传播路径，使得它输出位MSB、LSB的输入对的最低有效位LSB。发生这种情况是因为假定位的两个逻辑电平在三电平单元的阈值电压电平A和B中编码，第三电平C保持未使用。如果将被存储的位的两个电平在三电平单元的电平A和C中编码，则相同的逻辑解码电路SL SENSE LOGIC而是输出最高有效位MSB。

根据表1所述以及图17所示的编码方案，通过读取三电平单元对并将读出的三进制电平解码为三位的字符串，来执行读操作。

编程步骤之前是用于将存储器中所存储的位的三元组变换为将在单元中编程的三进制电平对的编码步骤。在这种情况下，对于执行“位处理”以及最后用于在写入位的三元组‘010’的情况下选择AC和CA，需要考虑单元的初始状态。

每单元一位、三电平单元和每单元两位存储装置的单元阵列之间的面积比率为：

-对于每单元一位存储装置，每个字16个单元；

-对于三电平单元存储装置，每个字11个单元；

-对于每单元两位存储装置，每个字8个单元。

通过执行“位处理”而没有因ECC引起的限制以及没有因“读干扰”和“争用”现象引起的问题的可能性，来有效地补偿与四电平存储装置的每个字的单元数量相比的本发明的存储器的每个字的较大的单元数量。

如所有多电平存储装置共有的那样，本发明的存储装置也受到在编程操作期间可能发生的任何电压下降或中断的影响。为了更好地了解该问题，现在参照对于存储两个位的单元的图19的方案。

假定最初擦除单元(11)将编程为状态01：该操作符合“位处理”，因为仅对一位进行编程。因此，必须通过向单元提供程序脉冲来增加单元的阈值电压Vth，只要它被包含在相对于电平01的分布曲线中。

如图19中示意性示出，可能发生的情况是，当阈值电压处于与电平10对应的分布范围之内时，可能出现足以停止程序操作的电源电压下降。在这种情况下，转变11→10已经发生，并且无法将该单元进一步编程为状态01，因为转变10→01即使在物理上是可行的，但违反“位处理”，并且被存储器的控制电路禁止。重复相同的程序操作没有克服此问题，因为处于状态10的单元会转到状态00。

唯一可能的解决方案是执行用于使单元从状态10重新处于状态11的擦除操作，然后重复该程序操作。这是不方便的，特别是在NORFLASH存储装置中，因为擦除操作只可对整个扇区而不可对单个单元执行。实际上，为了符合“位处理”规则，逻辑电平1上的位可在逻辑电平0上编程，但是，相反操作不允许通过程序操作来执行。

为此，为了在程序操作期间偶然的电压下降或中断的情况下仍保证信息的可靠存储，数据应当通过始终对位的相邻对进行编程来写入存储器。这相当于将四电平单元编程为00状态。这始终是可行的而没有违反“位处理”的规则，因为四电平单元可能始终被编程为状态00，无论它处于状态10还是状态01。

本发明的三电平存储装置的另一个优点在于，它可如同每单元两位存储装置那样来使用。用户可采用它们通常采用每单元两位存储装置执行的相同程序操作来命令本发明的三电平存储装置，同时遵守“位处理”的规则，只要如下所示将位分为将被存储在三电平单元对中的三元组。因此，本发明的三电平存储装置与相同存储容量的每单元两位存储装置兼容或可互换。

为了保留这样一种兼容性，甚至在存在偶然电源电压下降时也符合“位处理”规则的允许对于字的相邻位(00)对正确编程的程序方法如下所述。

在每单元两位存储装置中，各单元通常存储一对相邻位。所述字的位对01、23、45、67、89、AB、CD、EF存储在相应的八个四电平单元中。在每单元两位存储装置中，没有对组对12或34等进行编程(00)，因为这些位对没有存储在同一个单元中。

为了在电源电压可能在程序阶段中遇到偶然下降或中断时仍然必须绝对可靠地写入数据的情况下，能够将本发明的三电平存储装置编程为四电平存储装置，必须能够仅对上述位对进行编程(00)。

从示出三电平单元可能的状态的图5中可推断，仅当单元的阈值电压对应于电平B的同时从A到C的程序操作期间发生时，偶然电源电压下降或中断才有危险。

参照图20的优选编码方案以及参照本发明的三电平存储装置的图13的分组方案，大家注意到，如果位串的两个相邻位将作为每单元两位存储装置来编程(00)，则没有三电平单元对必须在状态BB、AC和CA的任一个中是可编程的，同时其它所有状态必须是可编程的。

因此，从一对擦除三电平单元、即在状态AA(111)开始，仅允许下列擦除：

-如果要编程(00)的两个相邻位属于相同的位的三元组，则三电平单元对应当编程为状态CB(100)和BC(001)其中之一；

-如果要编程(00)的两个相邻位中的一个属于某个位的三元组，而另一个属于另一个位的三元组，则三电平单元对应当编程为状态AB(110)和BA(011)其中之一。

从处于状态AB(110)或BA(011)的一对三电平单元开始，仅允许下列情况：

-如果要编程(00)的两个相邻位属于相同的位的三元组，则三电平单元对应当编程为状态CC(000)。

从状态BC和CB开始，三电平单元对可能仅编程为状态CC。因此，将一对三电平单元编程为禁止状态BB、AC和CA实际上是不可能的。

仅在将被编程的组对的初始和最终状态之间存在程序操作可能偶然停止的至少一个中间状态时，因程序操作期间的偶然电压下降或中断引起的问题才有可能发生。前面提到，由于上述原因而防止两个相邻位(00)的程序操作达到禁止的状态BB、AC和CA，考虑通过中间状态的转变的仅有的程序操作为：

1)从状态AA、AB或BA到状态CC的程序操作；

2)从状态AA到状态CB或者到BC的程序操作。

即使发生电源电压下降或中断，通过重复不适当中断的程序步骤，直至达到状态CC，在第1)点所述的步骤始终可正确完成。

如果正在对三电平单元对进行编程的同时发生显著的电压下降，则第2)点所述的步骤可能没有正确完成，除非采纳下列措施。

我们考虑例如程序操作AA→CB。对两个单元并行提供用于达到状态BB的一系列程序脉冲。一旦达到状态BB，则取消选择组对的最低有效单元，以及将程序脉冲提供给该组对的最高有效单元，从而达到状态CB。但是，可能发生的情况是，最高有效单元在最低有效单元之前达到状态B。在这种情况下，如果发生电源电压下降，则程序操作将停止，其中的三电平单元对处于状态BA，在不违反“位处理”的规则的前提下，从其中不可能转到状态CB。

加以必要的变更，在从状态AA编程到状态BC时，也会遇到上述问题。

根据本发明的方法的一个优选实施例，在第2)点所述的程序操作分两个步骤执行：首先对必须达到电平B的组对的单元编程，然后对另一个单元从电平A编程到电平C。实际上，转换AA→CB(或者类似的AA→BC)通过以下程序步骤执行：

a)AA→AB(AA→BA)；

b)AB→BB→CB(BA→BB→BC)

对于以上转换方案，因不适当的偶然电源电压下降或中断引起的上述问题被处理，因为编程步骤a)通过改变单元的状态的单个电平来进行，以及编程步骤b)即使在单元对处于中间状态BB的同时发生电源电压中断时也可正确完成。实际上，从状态BB开始，能够通过单元的状态的单个电平移动来达到状态CB(或BC)。

要注意，如果采用图20或图9的优选编码方案，根据图13的方案将位分为三元组，上述问题消除技术就会起作用。

如果状态BB与三元组110(图12)或011(图11)相关联，则编程AA→BB通常是允许的，并且使单元对编程为通过中间状态BA或AB。如果在单元对处于BA或AB状态时发生电源电压中断或阻塞下降，则在不违反“位处理”的规则的前提下，BB状态是不可达的。

对于图8和图10的方案，编程步骤b)是不可能的，因为从状态AB(BA)不可能达到状态CB(BC)。

实际上，根据上述技术，执行用于从状态AA转到状态CB或BC的两种不同的程序操作来代替单个操作，但是，这确保每一个编程操作即使在电源电压下降或中断的情况下也能正确完成。

如上所述，不一定需要的是，三电平单元对对相邻位的三元组进行编码，但是，选择位的三元组来消除对于处于不容许状态BB、CA和AC的三电平单元对进行编程是足够的。

图21至图24示出16位的字以及将它们分为三元组的不同方案。相同色调的相邻框表示相同三元组的位，独立框是存储在三电平单元中的字的单个位。

这些图还示出可由用户编程的相邻位对，当本发明的三电平存储装置用作每单元两位存储装置时，它们是01、23、45、67、89、AB、CD和EF。

图21示出将被存储在三电平单元中的位是位1、因而三元组023将存储在相应的三电平单元对中的情况。选择该分组方案，因为不可能以不容许状态BB、AC和CA来对存储三元组023的三电平单元对进行编程。加以必要的变更，对于图22和图24的分组方案，将被存储在三电平单元中的位是第三最低有效位2，相同的观测也有效。

图23示出将被存储在三电平单元中的位是第三最低有效位(2)的另一个分组方案。与图22和图24所示的实例不同，对于该分组方案，将一对单元编程为状态BB是可能发生的。从擦除位3到位6的情况开始，如果用户对位4和5编程(00)，则位的三元组356处于状态101，因此，相应的三电平单元对应当编程为状态BB。

从以上实例中清楚地看到，将被存储在单个三电平单元中的位可能是字的任何位，因而消除了因偶然电源电压下降或中断引起的问题，只要其它位分为三元组，使得没有单元对以状态BB、AC或CA这三者中的一个来编程。

本领域的技术人员非常清楚，通过将单元分为c个单元的集合，以及通过在单元的各c元组中存储N个位，所公开的方法可易于一般化，以用于具有可采取k个不同电平其中之一的单元的存储器，由下式给出：

N＝int[c·log₂k]

其中，函数int[.]截取其自变量。单元的数量c应当选择成减少由k^c-2^N给出的未使用状态的数量。

在这种一般情况下，存储器的编码和解码电路必须采用适当的编码将N个位的字符串转换为具有k个“电平”的字符串，反之亦然。公开的技术允许采用具有带小于2^z的k个电平的单元的存储器来模拟具有带2^z个电平的单元的存储器的功能。虽然由于技术原因无法实现具有2^z个电平的单元，因此这可能不能直接使用，但能够实现具有k电平单元的存储装置，其中2^z-1＜k＜2^z。

根据本发明的方法的另一个实施例，适用于具有六电平单元的存储器，各字的位被分为五元组，以及各五元组存储在相应的六电平单元中，如图25所示意性示出的。

Claims (19)

1.一种存储装置，包括：

单一可寻址三电平存储单元的阵列；

编码电路，被输入三位字符串，并根据编码产生对应的三进制字符串；

程序电路，被输入所述三进制字符串，并用于将它们存储在相应的三电平存储单元对中，其中，通过识别对所述三位字符串进行编码的将被编程的三电平存储单元对，并通过执行以下操作对各存储单元对进行编程，来对属于同一初始字符串或属于两个初始相邻字符串的一对相邻位进行编程，所述各存储单元对具有所述三电平单元对中将以对应于中间程序电平的状态进行编程的一单元，并具有所述三电平单元对中将以对应于最高程序电平的状态进行编程的另一单元：a)将所述三电平单元对中可以达到所述对应于所述中间程序电平的状态的所述一单元编程到所述对应于所述中间程序电平的状态；然后b)将所述三电平单元对中的所述另一单元编程到所述对应于所述最高程序电平的状态；

读电路，用于读取存储在相应的三电平存储单元对中的三进制字符串；以及

解码电路，被输入存储的三进制字符串，并根据所述编码产生对应的三位字符串。

2.如权利要求1所述的存储装置，其特征在于，所述阵列被组织成用于存储十六位字符串的字，其中，各字由用于存储所述十六位字符串的一位的第一三电平单元和用于存储其余十五位的五对三电平存储单元组成。

3.如权利要求2所述的存储装置，其特征在于，将被存储在所述第一三电平单元中的所述位是最高有效位。

4.如权利要求2所述的存储装置，其特征在于，将被存储在所述第一三电平单元中的所述位是最低有效位。

5.如权利要求2所述的存储装置，还包括：

十一个相同读出放大器的阵列，用于将被读取的所述字的各三电平单元且用于产生代表读出单元的程序电平的相应的位对；

其中对于将被读取的各字，所述解码电路包括：

五个相同解码逻辑电路的阵列，各被输入由所述三电平存储单元对之一的相应读出放大器产生的两对代表位，并产生对应的位的三元组；以及

逻辑解码电路，被输入由与存储单个位的所述第一三电平单元相关联的读出放大器所产生的代表位对，并输出读出位。

6.如权利要求1所述的存储装置，其特征在于，所述阵列根据FLASH NOR体系结构来组织。

7.一种管理包括单一可寻址三电平存储单元的存储装置的方法，该方法包括以下步骤：

通过以下步骤来存储三位字符串：根据编码将所述三位字符串编码为对应的三进制字符串，以及通过向所述三电平存储单元对提供程序脉冲，将所述三进制字符串的每一个存储在相应的三电平存储单元对中，其中，通过识别对所述三位字符串进行编码的将被编程的三电平存储单元对，并通过执行以下操作对各存储单元对进行编程，来对属于同一初始字符串或属于两个初始相邻字符串的一对相邻位进行编程：a)检查所述三电平单元对的最低有效和/或最高有效单元是否必须以对应于中间程序电平的状态来编程，并最后对它编程；b)检查所述三电平单元对的最低有效和/或最高有效单元是否必须以对应于最高程序电平的状态来编程，并最后对它编程；以及

通过以下步骤来从存储器中读取存储的字符串：从相应的三电平存储单元对读取相应存储的三进制字符串，以及根据所述编码将各三进制字符串解码为对应的三位字符串。

8.如权利要求7所述的方法，其特征在于，存储器的三电平存储单元以字来组织，各字由十一个三电平存储单元组成且用于存储十六位字符串，且还包括以下步骤：

将所述十六位字符串的一位存储在第一三电平单元中，其余位组织成三元组；以及

将所述十六位字符串的位的其余五个三元组存储在所述字的相应的五对三电平存储单元中。

9.如权利要求8所述的方法，其特征在于，存储所述位的所述第一三电平单元被擦除，用于存储高逻辑电平，以及其中第一三电平单元以另外两种电平中的一种来编程，用于存储低逻辑电平。

10.如权利要求9所述的方法，其特征在于，将被存储在所述第一三电平单元中的所述位是最高有效位。

11.如权利要求9所述的方法，其特征在于，将被存储在所述第一三电平单元中的所述位是最低有效位。

12.如权利要求7所述的方法，其特征在于，根据以下编码将三位字符串编码在三电平存储单元对中：

  111   AA   110   AB   101   BB   011   BA   010   AC或CA   100   CB   001   BC   000   CC

其中，所述“A”、“B”、“C”为每个存储单元采用的所述三个电平，“A”为擦出电平，“B”和“C”为两个编程电平。

13.如权利要求12所述的方法，其特征在于，所述三电平存储单元对存储相同字的三个相邻位的字符串。

14.如权利要求7所述的方法，其特征在于，根据以下编码将三位字符串编码在三电平存储单元对中：

  111   AA   110   BA   101   BB   011   AB   010   AC或CA   100   BC   001   CB   000   CC

其中，所述“A”、“B”、“C”为每个存储单元采用的所述三个电平，“A”为擦出电平，“B”和“C”为两个编程电平。

15.如权利要求14所述的方法，其特征在于，所述三电平存储单元对存储相同字的三个相邻位的字符串。

16.一种存储装置，包括：

具有k个电平的单一可寻址存储单元的阵列，其中k不是二的幂：

编码电路，被输入用于存储的N位字符串，并根据编码产生对应的k电平字符串；

程序电路，被输入所述k电平字符串，并将所述k电平字符串存储在具有k个电平的c个存储单元的相应的组中，其中，通过识别对所述N位字符串进行编码的将被编程的具有k个电平的c个存储单元的所述组，并通过执行以下操作对各组存储单元进行编程，来对属于同一初始字符串或属于两个初始相邻字符串的一对相邻位进行编程：a)检查所述具有k个电平的c个存储单元的所述组的最低有效和/或最高有效单元是否必须以对应于中间程序电平的状态来编程，并最后对它编程；b)检查所述具有k个电平的c个存储单元的所述组的最低有效和/或最高有效单元是否必须以对应于最高程序电平的状态来编程，并最后对它编程；

读电路，读取存储在具有k个电平的c个存储单元的组中的数据并产生对应存储的k电平字符串；以及

解码电路，被输入存储的k电平字符串，并根据所述编码来产生从存储器读取的对应的N位字符串。

17.如权利要求16所述的存储装置，其特征在于，所述阵列被组织成设定数量的字的页面，各字用于存储十六位的字符串；其中k包括六，N包括五，c包括二，以及k电平字符串包括六进制字符串，所述编码电路用于把六进制字符串存储在相应的六电平存储单元对中。

18.一种管理包括具有k个电平的单一可寻址存储单元的阵列的存储装置的方法，其中k不是二的幂，所述方法包括以下步骤：

通过以下步骤来存储N位字符串：根据编码将N位字符串编码为对应的k电平字符串，以及通过向具有k个电平的c个存储单元的组提供程序脉冲，将所述k电平字符串的每一个存储在具有k个电平的c个存储单元的相应的组中，其中，通过识别对所述N位字符串进行编码的将被编程的具有k个电平的c个存储单元的所述组，并通过执行以下操作对各组存储单元进行编程，来对属于同一初始字符串或属于两个初始相邻字符串的一对相邻位进行编程：a)检查所述具有k个电平的c个存储单元的所述组的最低有效和/或最高有效单元是否必须以对应于中间程序电平的状态来编程，并最后对它编程；b)检查所述具有k个电平的c个存储单元的所述组的最低有效和/或最高有效单元是否必须以对应于最高程序电平的状态来编程，并最后对它编程；以及

通过以下步骤来从存储器中读取N位字符串：读取在具有k个电平的c个存储单元的相应的组中存储的相应k电平字符串，以及根据所述编码将各读取的k电平字符串解码为对应的N位字符串。

19.如权利要求18所述的方法，其特征在于，k包括六，N包括五，c包括二，以及k电平字符串包括六进制字符串，编码电路用于把六进制字符串存储在相应的六电平存储单元对中。

Images