CN101269790A - 微机电元件及其制造方法 - Google Patents

Abstract

本发明公开了一种微机电元件，其包括基板、第一图案化导电层、第二图案化导电层以及第一图案化阻挡层。第一图案化导电层设置于该基板上。第二图案化导电层设置于该第一图案化导电层上。第一图案化阻挡层与该第一图案化导电层与该第二图案化导电层连接。另外，本发明亦披露一种微机电元件的制造方法。

Description

微机电元件及其制造方法

技术领域

本发明涉及一种微机电元件，特别涉及一种具有微悬浮结构的微机电元件及其制造方法。

背景技术

现今的半导体工艺技术已发展至相当成熟的阶段。而随着技术的提升，利用互补金属氧化物半导体(Complementary Metal-Oxide Semiconductor，CMOS)工艺技术来制作微机电元件(Micro-electromechanical device)也已经成为业界常用的技术之一。

在微机电元件当中，一般以悬浮的金属结构作为感测或驱动单元，其在接受到驱动信号(例如电压或电流)之后产生磁力，并通过磁力的作用使悬浮的金属结构作动而执行感测或驱动的功能。

请参照图1A所示，已知微机电元件10在基板11上依序交互堆叠形成多层介电层12以及多层图案化金属层13。之后再如图1B所示，利用各向同性蚀刻技术将部分的这些介电层12移除，以形成如图1C所示的该微机电元件10。然而，由于利用各向同性蚀刻技术以移除部分的这些介电层12，因此在蚀刻的时间上需要精密的控制，以避免发生因蚀刻时间不足而造成该图案化金属层13无法被悬浮，或因蚀刻时间过长而造成移除过多的这些介电层12而降低作为固定端17的结构强度。另外，在CMOS工艺当中，每一图案化金属层的厚度通常仅为数千埃，而使得图案化金属层的刚性不足，而容易使该微机电元件10产生变形。

请再参照图2A所示，另一已知微机电元件20在基板21上依序交互堆叠形成多层绝缘层24以及多层图案化金属层23。之后再如图2B所示，利用各向异性蚀刻技术移除部分这些绝缘层24。接着再如图2C所示，利用各向同性蚀刻技术将部分的该基板21移除，以使由这些图案化金属层23以及部分这些绝缘层24所构成的结构得以悬浮。此种作法虽能够增加该微机电元件20的刚性，但其仅能制作出单层的悬浮结构，意即其设计弹性不足，且仍然必须精准的控制蚀刻的时间，以避免蚀刻过度或不足。

另外，再如图3A所示，又已知微机电元件30于具有导电部35的基板31上，依序形成牺牲层36以及多层交互堆叠的绝缘层34与图案化金属层33。利用各向异性蚀刻技术移除部分这些绝缘层34(如图3B所示)，再以各向同性蚀刻技术移除部分该牺牲层36，以完成微机电元件30(如图3C所示)。然而由于该牺牲层36的厚度有限(一般约为数千埃)，因此会使得由这些绝缘层34及这些图案化金属层33所构成的该微机电元件30容易与该基板31的该导电部35产生沾粘，而导致误动作。

援因于此，如何提供一种微机电元件及其制造方法，以增加微机电元件的悬浮结构的结构强度，且能够简化制造过程而不需对时间精密控制，实属当前重要课题之一。

发明内容

有鉴于上述课题，本发明的目的为提供一种能够增加结构强度以及简化制造过程的微机电元件及其制造方法。

缘是，为达上述目的，本发明提出一种微机电元件包括基板、第一图案化导电层、第二图案化导电层以及第一图案化阻挡层。该第一图案化导电层设置于该基板上。该第二图案化导电层设置于该第一图案化导电层上。该第一图案化阻挡层与该第一图案化导电层及该第二图案化导电层连接。

另外，为达上述目的，本发明提出一种微机电元件的制造方法包括以下步骤：在基板上形成第一介电层。在该第一介电层上形成第一图案化导电层及第一图案化阻挡层，且该第一图案化阻挡层与该第一图案化导电层连接。移除部分该第一介电层。

承上所述，本发明的微机电元件及其制造方法利用阻挡层或阻挡层与导电层包覆介电层，以使得微机电元件具有优选的结构刚性。而且，由于不欲移除的介电层已被其他材料层(如阻挡层、导电层等)包覆，因此不需精准控制蚀刻工艺的时间及环境，即可获得结构强度佳、形状精确且工艺简单化的微机电元件。

附图说明

图1A至图1C为显示已知微机电元件的示意图。

图2A至图2C为显示另一已知微机电元件的示意图。

图3A至图3C为显示又一已知微机电元件的示意图。

图4为显示本发明一优选实施例微机电元件的制造流程图。

图5A至图5G为显示图4的微机电元件的示意图。

图6为显示本发明另一优选实施例微机电元件的示意图。

附图标记说明

10、20、30、40、50：微机电元件

11、21、31、41：基板

12：介电层

13、23、33：图案化金属层

17、54：固定端

24、34：绝缘层

35：导电部

36：牺牲层

42：第一介电层

42A、42B：第一图案化介电层

45：第一图案化阻挡层

43、43B：第一图案化导电层

44：第二介电层

44A、44B：第二图案化介电层

46、46B：第二图案化导电层

47：第三介电层

47A、47B：第三图案化介电层

48：第二图案化阻挡层

49、49B：第三图案化导电层

51：图案化氧化层

52：底图案化导电层

53：图案化支撑阻挡层

S01-S09：微机电元件的制造方法步骤

具体实施方式

以下将参照相关附图，说明本发明优选实施例的微机电元件及其制造方法。

请参照图4所示，本发明第一实施例的微机电元件的制造方法包括步骤S01至步骤S09。在本实施例中，微机电元件的制造方法采用CMOS工艺。

如图5A所示，步骤S01于基板41上形成第一介电层42。

如图5B所示，步骤S02于该第一介电层42上形成第一图案化导电层43。步骤S03于部分该第一介电层42及部分该第一图案化导电层43上形成第二图案化介电层44。在本实施例中，该第一图案化导电层43可以于该第一介电层42上形成第一导电层(图未显示)后，利用蚀刻技术将该第一导电层图案化而成。

如图5C所示，步骤S04于该第二图案化介电层44及部分的该第一图案化导电层43上形成第一阻挡层，并以例如是化学机械抛光法，形成第一图案化阻挡层45。

如图5D所示，步骤S05于该第二图案化介电层44及该第一图案化阻挡层45上，形成第二图案化导电层46。步骤S06于部分该第二图案化介电层44及部分该第二图案化导电层46上，形成第三图案化介电层47。在本实施例中，该第二图案化导电层46可以用与该第一图案化导电层43相同的形成方式形成。

如图5E所示，步骤S07于该第三图案化介电层47及部分的该第二图案化导电层46上，形成第二阻挡层，并以例如是化学机械抛光法形成第二图案化阻挡层48。

如图5F所示，步骤S08于该第三图案化介电层47及该第二图案化阻挡层48上形成第三图案化导电层49。在本实施例中，第三图案化导电层49亦是以蚀刻方式形成。

步骤S09移除部分的该第三介电层47、部分的该第二介电层44及该第一介电层42，以形成如图5G所示的微机电元件40，其中相互连接的导电层与阻挡层作为单一电极或固定端。在本实施例中，由于所需保留的介电层皆已被导电层及阻挡层包覆，因此需被移除的部分该第三介电层47、部分该第二介电层44及该第一介电层42可以用各向同性蚀刻技术、各向异性蚀刻技术、干式蚀刻技术、湿式蚀刻技术或氢氟酸蚀刻技术等的任一方式，而轻易且准确被移除而形成第二图案化介电层44A或第三图案化介电层47A，更甚至，仅需粗略而不需精确控制蚀刻的时间即可达成。该第二图案化介电层44A被该第一图案化导电层43、该第二图案化导电层46及/或该第一图案化阻挡层45包覆。该第三图案化介电层47A被该第二图案化导电层46、该第三图案化导电层49及/或该第二图案化阻挡层48包覆。

还有，由于本发明以阻挡层连接二层以上的导电层而作为单一电极或固定端，故该电极或固定端不会在移除前述各介电层的过程中被移除，而可以获得结构强度佳、形状精确且工艺简单化的微机电元件的电极或固定端。

在本实施例中，该第一介电层42、该第二介电层44及该第三介电层47的材料可以为氧化硅。该第一图案化导电层43、该第二图案化导电层46、该第三图案化导电层49、该第一图案化阻挡层45及该第二图案化阻挡层48的材料可以为多晶硅、金属硅化物、金属或前述材料的组合物或合金。另外，前述金属可以为金、银、钨、铝或铜。

另外，当该第一图案化阻挡层45及该第二图案化阻挡层48为导电材料时，该第一图案化阻挡层45与该第一图案化导电层43及该第二图案化导电层46电性连接，而该第二图案化阻挡层48与该第二图案化导电层46及该第三图案化导电层49电性连接。

再者，上述实施例中，虽以阻挡层设置于导电层之间，然而本发明并不以此为限，阻挡层仅需与导电层连接即可。简而言之，即是阻挡层可形成于导电层的边缘，并与导电层连接以包覆部分的介电层。

上述实施例以堆叠形成至该第三图案化导电层49为例，当然依据所需的功能不同，还可以在该第三图案化导电层49上继续形成第N图案化阻挡层、第N-1图案化导电层或第N介电层等，以符合不同功能的设计，在此并不加以限定。另外，前述N为3以上的正整数。

请再参照图6所示，本发明第二实施例的微机电元件50可利用第一实施例的制造方法于该基板41上形成不同图案的第一图案化导电层43B、第二图案化介电层44B、第一图案化阻挡层45B、第二图案化导电层46B、第三图案化介电层47B、第二图案化阻挡层48B及第三图案化导电层49B。

在本实施例中，微机电元件50更可先于该基板41上依序形成图案化氧化层51及底图案化导电层52，其中该底图案化导电层52与部分的该第一图案化导电层43B相对应。另外，该微机电元件50更可在该基板41与部分该第一图案化导电层43B之间，设置图案化支撑阻挡层53，以提高作为固定端的结构强度。甚至，由此可在蚀刻工艺后，形成第一图案化介电层42B于该基板41、该第一图案化导电层43B及该图案化支撑阻挡层53之间，而进一步提高作为固定端的结构强度。再者，该图案化支撑阻挡层53亦可设置于部分该第一图案化导电层43B与部分该底图案化导电层52之间，以提高作为电极部的结构强度。

在本实施例中，由该图案化支撑阻挡层53、该第一图案化介电层42B、该第一图案化导电层43B、该第一图案化阻挡层45B、该第二图案化介电层44B、该第二图案化导电层46B、该第二图案化阻挡层48B、该第三图案化介电层47B及该第三图案化导电层49B所组成的固定端54，由于其与该基板41之间的介电层被导电层及阻挡层包覆，因此在蚀刻工艺时能够避免因部分介电层被移除而导致该固定端54结构强度不足的问题，且亦不需预留较大空间以供蚀刻用，因此可大幅减少微机电元件占据的面积。

综上所述，本发明的微机电元件及其制造方法利用阻挡层或阻挡层与导电层包覆介电层，以使得微机电元件的悬浮结构具有优选的结构刚性。而且，由于不欲移除的介电层已被其他材料层(如阻挡层、导电层等)包覆，因此不需精准控制蚀刻工艺的时间及环境，即可获得结构强度佳、形状精确且工艺简单化的微机电元件。

以上所述仅为举例性，而非为限制性者。任何未脱离本发明的精神与范畴，而对其进行的等同修改或变更，均应包含于权利要求的范围中。

Claims (20)

1. 一种微机电元件，包括：

基板；

至少第一图案化导电层，设置于该基板上；

至少第二图案化导电层，设置于该第一图案化导电层上；以及

至少第一图案化阻挡层，与该第一图案化导电层及该第二图案化导电层连接。

2. 如权利要求1所述的微机电元件，其还包括：

至少一图案化支撑阻挡层，设置于部分该第一图案化导电层与该基板之间；以及

至少第一图案化介电层，设置于该基板、该图案化支撑阻挡层及该第一图案化导电层之间。

3. 如权利要求1所述的微机电元件，其中该第一图案化导电层、该第一图案化阻挡层或该第二图案化导电层的材料为多晶硅、金属硅化物、金属或前述材料的组合物或合金。

4. 如权利要求3所述的微机电元件，其中该金属为金、银、钨、铝或铜。

5. 如权利要求1所述的微机电元件，其还包括第二图案化介电层，设置于该第一图案化导电层、该第二图案化导电层及该第一图案化阻挡层之间。

6. 如权利要求1所述的微机电元件，其还包括：

至少第N图案化导电层，其设置于该第N-1图案化导电层之上；以及

至少第N-1图案化阻挡层，其与该第N-1图案化导电层及该第N图案化导电层连接，其中N为3以上的正整数。

7. 如权利要求6所述的微机电元件，其中该第N-1图案化阻挡层或该第N图案化导电层的材料为多晶硅、金属硅化物、金属或前述材料的组合物或合金。

8. 如权利要求6所述的微机电元件，其还包括图案化介电层，其设置于该第N-1图案化导电层、该第N图案化导电层及该第N-1图案化阻挡层之间。

9. 如权利要求1所述的微机电元件，其还包括：

图案化氧化层，设置于该基板上；以及

底图案化导电层，设置于该图案化氧化层上，并与部分该第一图案化导电层相对而设。

10. 如权利要求1所述的微机电元件，其还包括：

至少第三图案化导电层，设置于该基板上；

至少第四图案化导电层，设置于该第三图案化导电层上；以及

至少第二图案化阻挡层，与该第三图案化导电层及该第四图案化导电层连接，其中该第三图案化导电层未与该第一图案化阻挡层连接。

11. 一种微机电元件的制造方法，包括：

在基板上形成第一介电层；

在该第一介电层上形成第一图案化导电层；

形成第一图案化阻挡层，且该第一图案化阻挡层与该第一图案化导电层连接；以及

移除部分的该第一介电层。

12. 如权利要求11所述的制造方法，其中以各向同性蚀刻、各向异性蚀刻、干式蚀刻、湿式蚀刻或氢氟酸蚀刻移除部分该第一介电层。

13. 如权利要求11所述的制造方法，其还包括：

形成至少第N介电层于该第N-1图案化导电层及部分该第N-1介电层上，并暴露部分该第N-1图案化阻挡层；

形成至少第N图案化导电层于该第N介电层上及该第N-1图案化阻挡层上；以及

移除部分该第N介电层，其中N为3以上的正整数。

14. 如权利要求13所述的制造方法，其还包括：

形成第N图案化阻挡层，且该第N图案化阻挡层与该第N图案化导电层连接。

15. 如权利要求13或第14所述的制造方法，其中该第N-1阻挡层及该第N介电层的形成步骤可对调。

16. 如权利要求13所述的制造方法，其中移除部分该第N介电层的方法为各向同性蚀刻、各向异性蚀刻、干式蚀刻、湿式蚀刻或氢氟酸蚀刻。

17. 如权利要求11所述的制造方法，其还包括：

在该基板上形成图案化氧化层；以及

在该图案化氧化层上形成底图案化导电层，其中该第一介电层覆盖该图案化氧化层及该底图案化导电层。

18. 如权利要求11所述的制造方法，其还包括形成图案化支撑阻挡层于该基板上，其中部分该第一图案化导电层形成于该图案化支撑阻挡层上。

19. 如权利要求11所述的制造方法，其还包括：

形成至少第三图案化导电层，设置于该基板上；

形成至少第四图案化导电层于该第三图案化导电层上；以及

形成至少第二图案化阻挡层，以连接该第三图案化导电层及该第四图案化导电层，其中该第三图案化导电层未与该第一图案化阻挡层连接。

20. 如权利要求11所述的制造方法，其中形成该第一图案化阻挡层的方法为化学机械抛光法。

Images