CN101266923A - 基板处理装置、基板处理方法以及存储介质 - Google Patents

基板处理装置、基板处理方法以及存储介质 Download PDF

Info

Publication number
CN101266923A
CN101266923A CNA2008100854463A CN200810085446A CN101266923A CN 101266923 A CN101266923 A CN 101266923A CN A2008100854463 A CNA2008100854463 A CN A2008100854463A CN 200810085446 A CN200810085446 A CN 200810085446A CN 101266923 A CN101266923 A CN 101266923A
Authority
CN
China
Prior art keywords
controlling unit
temperature controlling
substrate
wafer
process chamber
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2008100854463A
Other languages
English (en)
Inventor
大西正
藤井弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN101266923A publication Critical patent/CN101266923A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68735—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge profile or support profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68742—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a lifting arrangement, e.g. lift pins
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B3/00—Ohmic-resistance heating
    • H05B3/10—Heating elements characterised by the composition or nature of the materials or by the arrangement of the conductor
    • H05B3/12—Heating elements characterised by the composition or nature of the materials or by the arrangement of the conductor characterised by the composition or nature of the conductive material
    • H05B3/14—Heating elements characterised by the composition or nature of the materials or by the arrangement of the conductor characterised by the composition or nature of the conductive material the material being non-metallic
    • H05B3/141—Conductive ceramics, e.g. metal oxides, metal carbides, barium titanate, ferrites, zirconia, vitrous compounds
    • H05B3/143—Conductive ceramics, e.g. metal oxides, metal carbides, barium titanate, ferrites, zirconia, vitrous compounds applied to semiconductors, e.g. wafers heating

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Chemical Vapour Deposition (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明提供一种能够在同一处理室内急速地加热、冷却基板的基板处理装置和基板处理方法。所述基板处理装置(22)用于在处理室(41)内对基板W进行处理，其包括：在处理室(41)内支撑基板W的支撑部件(47)；与支撑部件(47)热接触的第一温度调节部件(75)；和能够相对于支撑部件(47)热接触以及隔离的第二温度调节部件(80)，第一温度调节部件(75)和第二温度调节部件(80)被温度调节至互相不同的温度。通过使第二温度调节部件(80)相对于支撑部件(47)热接触以及隔离而能够急速地加热、冷却支撑在支撑部件(47)上的晶片W。

Description

基板处理装置、基板处理方法以及存储介质
技术领域
本发明涉及基板处理装置、基板处理方法以及存储介质。
背景技术
例如在半导体器件的制造工序中，使收纳有半导体晶片(以下称为“晶片”)的处理室内成为接近真空状态的低压状态，从而进行各种处理工序。作为利用该低压状态的处理的一个例子，例如，公知有化学氧化物除去处理(COR(Chemical Oxide Removal)处理)，其利用化学方法除去存在于晶片表面的氧化膜(二氧化硅(SiO2))(参照专利文献1、2)。所谓该COR处理，是指在低压状态下，一边将晶片调温至规定温度，一边供给氟化氢气体(HF)和氨气气体(NH3)的混合气体，使氧化膜变质成以氟硅酸铵(fluorosilicate ammonium)为主的反应生成物之后，加热该反应生成物使其气化(升华)，由此，将该反应生成物从晶片除去。
【专利文献1】美国专利申请公开第2004/0182417号说明书
【专利文献2】美国专利申请公开第2004/0184792号说明书
作为进行上述COR处理的装置，一般公知其包括：化学处理室，在比较低的温度下进行使晶片表面的氧化膜变质成反应生成物的工序；以及热处理室，在比较高的温度下进行加热反应生成物并使其升华从而将其从晶片除去的工序。然而，对于独立地具有该化学处理室和热处理室的处理装置而言，因为处理室的个数增加，所以具有下述难点，即，装置大型化，占地面积也增大。此外，若化学处理室和热处理室分别独立，则有必要在两者之间进行搬送，因此使搬送机构变得复杂，此外，还有可能在搬送中发生晶片被污染、污染物质从晶片放出的问题。
发明内容
本发明是鉴于上述问题而提出的，其目的在于提供一种能够在同一处理室内急速地加热、冷却基板的基板处理装置以及基板处理方法。
为了解决上述问题，本发明提供一种基板处理装置，用于在处理室内对基板进行处理，其特征在于，包括：在处理室内支撑基板的支撑部件；与所述支撑部件热接触的第一温度调节部件；和能够相对于所述支撑部件热接触以及隔离的第二温度调节部件，所述第一温度调节部件和所述第二温度调节部件能够被温度调节至互不相同的温度。
对于该基板处理装置而言，所述处理室内也可以构成为能够密闭。此外，也可以是所述支撑部件的背面从所述处理室的外部露出，在所述处理室的外部，所述第二温度调节部件能够相对于所述支撑部件的背面热接触以及隔离的构造。此外，也可以具有对所述处理室内进行排气的排气机构。此外，也可以具有向所述处理室内供给规定气体的气体供给机构。此外，也可以是所述支撑部件的背面被所述第一温度调节部件所覆盖，所述第二温度调节部件与所述第一温度调节部件接触。此外，也可以构成为在所述支撑部件的内部埋入有所述第一温度调节部件，所述第二温度调节部件与所述支撑部件接触。此外，也可以是所述支撑部件与所述第一温度调节部件的合计热容量比所述第二温度调节部件的热容量小。
此外，本发明提供一种基板处理方法，用于在处理室内处理基板，其特征在于，包括：将基板支撑在具有能够调节温度的第一温度调节部件的支撑部件上，并使第二温度调节部件与所述支撑部件热接触来处理基板的工序；以及使所述第二温度调节部件与所述支撑部件热隔离来对基板进行处理的工序。
此外，本发明提供一种存储介质，存储有能够由基板处理装置的控制部执行的程序，其特征在于：所述程序被所述控制部所执行，由此在所述基板处理装置中实施上述基板处理方法。
根据本发明，通过使第二温度调节部件相对于支撑部件热接触或者隔离，而能够急速地加热冷却支撑在支撑部件上的基板。由此，能够在同一处理室内对基板进行低温处理以及高温处理，能够使装置小型化，并且不需要用于搬送基板的复杂顺序。
附图说明
图1是表示处理系统的简要构成的平面图。
图2是COR处理装置的说明图，表示的是冷却区块(block)上升的状态。
图3是COR处理装置的说明图，表示的是冷却区块下降的状态。
图4是升降机构的说明图。
图5是放大表示相对于台部的上面的面板(face plate)的周缘部的安装结构的局部截面图。
图6是放大表示面板的周缘部与图5中的不同的安装结构的局部截面图。
图7是用于说明冷却区块的纵截面图。
图8是对Si层进行蚀刻处理前的晶片表面的构造的简要纵截面图。
图9是对Si层蚀刻处理后的晶片表面的构造的简要纵截面图。
图10是表示COR处理后的晶片的表面状态的简要纵截面图。
图11是表示SiGe层在成膜处理后的晶片的表面状态的简要纵截面图。
图12是作为冷却区块与下面直接接触的构造的面板的说明图。
标号说明
W：晶片；1：处理系统；2：搬入搬出部；3：处理不；4：控制部；11：晶片搬送机构；21：共同搬送室；22：COR处理装置；23：外延(epitaxial)成长装置；24：负载锁定室；31：晶片搬送机构；41：处理室；45：载置台；47：面板；50：升降机构；75：加热器；80：冷却区块；100：气体供给机构；121：排气机构
具体实施方式
以下，作为基板处理的一个例子，针对通过COR处理除去形成于半导体晶片(以下称为“晶片”)W的表面上的氧化膜(二氧化硅(SiO2))的情况，对本发明的实施方式进行说明。其中，在本说明书以及附图中，对实质上具有相同功能构成的构成要素标注相同的标号并省略其重复说明。
(处理系统的整体说明)
图1是表示具有本发明实施方式的COR处理装置22的处理系统1的简要构成的平面图。该处理系统1构成为对作为被处理基板的一个例子的晶片W进行COR(Chemical Oxide Removal)处理和成膜处理。其中，在COR处理中，进行使晶片W的表面的自然氧化膜变质成反应生成物的化学处理以及对该反应生成物进行加热使其升华的热处理。在化学处理中，通过向晶片W供给含有卤素(halogen)的气体和碱性气体作为处理气体，使晶片W表面的自然氧化膜和处理气体的气体分子发生化学反应，生成反应生成物。含有卤素的气体例如为氟化氢气体，作为碱性气体例如为氨气，此时，主要生成含有氟硅酸铵的反应生成物。热处理是对实施完化学处理后的晶片W进行加热，使反应生成物气化，由此将反应生成物从晶片除去的PHT(Post HeatTreatment(后加热处理))处理。在成膜处理中，通过在除去自然氧化膜的晶片W表面，例如使SiGe等外延成长来进行成膜。
在图1所示的处理系统1中，包括：相对于处理系统1搬入搬出晶片W的搬入搬出部2，对晶片W进行COR处理和成膜处理的处理部3，以及控制这些搬入搬出部2和处理部3的控制部4。
搬入搬出部2具有搬送室12，在该搬送室12内部设置有用于搬送大致呈圆盘形状的晶片W的第一晶片搬送机构11。晶片搬送机构11具有大致水平保持晶片W的两个搬送臂11a、11b。在搬送室12的侧面，例如具有3个载置台13，该载置台13用于载置能够并列收容多个晶片W的载体C。各载体C能够以等间隔多层地水平载置例如最多25个晶片W，载体C的内部例如由N2气体氛围所填满。在各载体C和搬送室12之间配置有门阀14，晶片W经由门阀14在载体C和搬送室12之间被搬入搬出。在载置台13的侧面配置有使晶片W旋转并以光学方法求出偏心量来进行定位的校准器15、以及用于测定附着在晶片W上的附着物等的微粒量的微粒测定室(Particle Monitor)16。在搬送室12内设置有导轨17，晶片搬送机构11通过沿着该导轨17移动，而能够接近各载体C、校准器15以及微粒测定室16。
在搬入搬出部2中，晶片W通过晶片搬送机构11的搬送臂11a、11b而被水平地保持，通过晶片搬送机构11的驱动能够在大致水平面内进行旋转以及直线移动或者升降。由此，能够在各载体C、校准器15以及微粒测定室16和后述的两个负载锁定室24之间对晶片W进行搬送。
在处理部3的中央设置有形成为大致多角形状(例如六角形)的共同搬送室21。在图示的例子中，在该共同搬送室21的周围配置有对晶片W进行COR处理的两个COR处理装置22、对晶片W进行SiGe层的成膜处理的四个外延成长装置23、以及能够抽真空的两个负载锁定室24。在共同搬送室21和各COR处理装置22之间、以及共同搬送室21和各外延成长装置23之间，分别设置有能够进行开闭的门阀25。
两个负载锁定室24被配置在搬入搬出部2的搬送室12和处理部3的共同搬送室21之间，搬入搬出部2的搬送室12和处理部3的共同搬送室21通过两个负载锁定室24而互相连接。在各负载锁定室24与搬送室12之间、以及各负载锁定室24与共同搬送室21之间，分别配置有能够进行开闭的门阀26。其中，这两个负载锁定室24中的任意一个可以在从搬送室12搬出晶片W并将其搬入至共同搬送室21时使用，而另外一个可以在从共同搬送室21搬出晶片W并将其搬入至搬送室12时使用。
在共同搬送室21内设置有用于搬送晶片W的第二晶片搬送机构31。晶片搬送机构31具有大致水平地保持晶片W的两个搬送臂31a、31b。
在上述共同搬送室21中，晶片W通过搬送臂31a、31b而被水平地保持，通过晶片搬送机构31的驱动在大致水平面内旋转以及直线移动或者升降，由此，被搬送至规定的位置。此外，通过使各搬送臂31a、31b相对于各负载锁定室24、各COR处理装置22、各外延成长装置23进退，而能够对晶片W进行搬入搬出。
(COR处理装置的构造)
图2和图3均是本发明实施方式所涉及的COR处理装置22的说明图。图2表示的是冷却区块(block)80上升的状态，图3表示的是冷却区块80下降的状态。
COR处理装置22具有筐体40，在筐体40的内部形成有用于收纳晶片W的密闭结构的处理室(处理空间)41。筐体40例如由已实施铝氧化处理(alumite)等表面处理的铝(Al)、铝合金等金属构成。在筐体40的一侧面设置有用于向处理室41内搬入搬出晶片W的搬入搬出口42，在该搬入搬出口42上设置有上述的门阀25。
在处理室41内设置有以大致水平的状态载置晶片W的载置台45。载置台45构成为在形成于筐体40的底面的圆筒形状的台部46的上面，水平安装有作为支撑晶片W的支撑部件的面板47。面板47形成为比晶片W稍大的圆盘形状。此外，面板47由传热性优良的材质构成，例如由SiC、AlN构成。
在载置台45的上面(面板47的上面)，以向上方突出的方式设置有多个作为与晶片W的下面抵接的抵接部件的抵接销48。抵接销48由与面板47相同的材质构成或者由陶瓷、树脂等构成。晶片W在其下面的多处分别被抵接销48的上端部载置的状态下而被大致水平地支撑在载置台45的上面。
此外，在晶片W的周围设置有升降机构50，其用于将搬入到处理室41内的晶片W载置在载置台45上面(面板47上面)并且将载置在载置台45上面的晶片W向载置台45的上方抬起。如图4所示，该升降机构50构成为在配置于晶片W外侧的大致C型的支撑部件51的内侧安装有三个升降销52。其中，在图2、3中，只表示出升降机构50的升降销52。
如图4所示，三个升降销52，在连接相对于晶片W的支撑位置的线成为等腰三角形(包括正三角形)的位置，分别支撑晶片W的周缘部下面。其中，作为一个例子，在连接相对于晶片W的支撑位置的线为正三角形的情况下，各升降销52彼此的中心角θ为120度。支撑部件51被安装在贯通筐体40的底面的升降杆53的上端。在升降杆53的下端通过支架(bracket)56安装有配置在处理室41的外部的缸体(气缸、液压缸)等的升降装置55。此外，在升降杆53的周围安装有在保持处理室41内的密闭状态的同时允许升降杆53升降的波纹管(bellows)57。
具有上述构成的升降机构50能够通过升降装置55的动作，使由升降销52所支撑的晶片W在处理室41内升降。当利用上述晶片搬送机构31的搬送臂31a、31b将晶片W搬入到COR处理装置22时，升降机构50的升降销52上升，晶片W从搬送臂31a、31b被交接至升降销52，之后，使升降销52下降，由此，将晶片W载置在载置台45的上面(面板47的上面)。此外，当从COR处理装置22搬出晶片W时，首先，通过使升降销52上升，将晶片W抬向载置台45的上方。之后，通过上述晶片搬送机构31的搬送臂31a、31b从升降销52接收晶片W，并将晶片W从COR处理装置22搬出。
图5是放大表示相对于台部46的上面的面板(face plate)47的周缘部的安装结构的局部截面图。在台部46的上面和面板47的周缘部下面之间配置有例如VESPEL(注册商标)等的环状的隔热部件60。此外，在面板47的周缘部上面同样配置有例如VESPEL(注册商标)等的环状的隔热部件61，进一步，通过利用固定部件62按压隔热部件61的上面，将面板47固定在台部46的上面。由此，在面板47的周缘部和台部46的上面之间配置有上下的隔热部件60、61。两者之间形成为隔热的状态。
在面板47的周缘部下面和隔热部件60之间、以及在隔热部件60和台部46的上面之间配置有O环等的密封部件63。因此，相对于成为面板47的下方的处理室41的外部，成为面板47上方的处理室41的内部被保持在密闭状态。另一方面，面板47的背面(下面)成为通过台部46从处理室41的外部露出的状态。
图6是放大表示面板47的周缘部与图5中的不同的安装结构的局部截面图。在该图6的安装结构中，在面板47的周缘部下面和台部46的上面之间配置有环状的上部垫圈(gasket)65、例如VESPEL(注册商标)等的环状的隔热部件66、环状的下部垫圈67。在面板47的周缘部和上部垫圈65之间、上部垫圈65和隔热部件66之间、以及隔热部件66和下部垫圈67之间均通过金属密封(metal seal：金属填密)构成而被封住。此外，在下部垫圈67和台部46的上面之间配置有O环等密封部件68。因此，相对于成为面板47的下方的处理室41的外部，成为面板47上方的处理室41的内部被保持在密闭状态。
此外，在面板47的周缘部上面配置有例如VESPEL(注册商标)等的环状的隔热部件70，进一步，通过利用固定部件71按压隔热部件71的上面，将面板47固定在台部46的上面。进一步，在图6的安装结构中，在载置于面板47上的晶片W的周围配置有聚焦环72。通过图6的安装结构，同样能够在保持处理室41内的密闭状态的同时，维持面板47的周缘部和台部46的上面之间的隔热状态。
如图2、3所示，在面板47的背面(下面)以密接的状态安装有作为第一温度调节部件的加热器75。加热器75由传热性良好并且通过通电而能够发热的材质构成，例如由SiC构成。通过使该加热器75发热，而能够对载置于面板47上面的晶片W进行加热。加热器75形成为具有与晶片W大致相同程度的直径的圆盘形状，通过使加热器75的热量经由面板47传递至晶片W整体，而能够对晶片W整体均匀地进行加热。
在加热器75的下方，配置有作为第二温度调节部件的冷却区块80。该冷却区块80被配置在面板47的背面(下面)侧，即处理室41的外部。冷却区块80能够通过支撑在固定于筐体40下面的支架(bracket])81上的缸体(例如气缸、液压缸)等的升降装置82的动作进行升降，形成为能够对下述两种状态进行切换，即，如图2所示的上升，冷却区块80与加热器75的下面接触的状态(冷却区块80与面板47热接触的状态)，以及如图3所示的下降，冷却区块80与加热器75的下面隔离的状态(冷却区块80与面板47热隔离的状态)。冷却区块80形成为具有与晶片W大致相同直径的圆柱形状，在如图2所示的上升状态中，冷却区块80的上面全体与加热器75的背面接触。
如图7所示，在冷却区块80的内部，设置有例如用于氟类非活性化学液(
Figure A20081008544600111
)等制冷剂流通的制冷剂流路85。该制冷剂流路85与制冷剂送液配管86以及制冷剂排液配管87连通，通过从筐体40的外部循环供给制冷剂并进行冷却，而能够将冷却区块80例如冷却至大约25℃左右。其中，制冷剂送液配管86以及制冷剂排液配管87，以不会因利用上述升降装置82的动作进行的冷却区块80的升降移动而妨碍制冷剂的运送的方式，由波纹管、可挠管等构成。
在冷却区块80和升降装置82之间，设置有用于使冷却区块80与加热器75的下面密接的缓冲板(cushion plate)90。即，如图7所示，在冷却区块80和缓冲板90的上面之间设置有多个螺旋弹簧91，构成为相对于缓冲板90，冷却区块80能够向任意的方向倾斜。此外，缓冲板90的下面经由移动接头(floating joint(浮动结))93与升降装置82的活塞杆(piston rod)92连接，构成为缓冲板90本身也能够相对于活塞杆92向任意方向倾斜。由此，如图2所示，当通过升降装置82的动作使冷却区块80上升时，能够使冷却区块80的上面与加热器75的下面全体密接。这样，通过使冷却区块80与加热器75的下面密接，而能够使载置于面板47上面的晶片W迅速地冷却。冷却区块80形成为具有与晶片W大致相同程度的直径的圆盘形状。冷却区块80的冷热通过加热器75以及面板47传递至晶片W全体，由此，能够使晶片W整体均匀地冷却。
将面板47和加热器75的合计热容量设定为比冷却区块80的热容量小。即，上述面板47以及加热器75为热容量比较小的例如薄板形状，并且，其均由SiC等传热性良好的材料构成。与此相对，冷却区块80形成为具有比面板47和加热器75的合计厚度还要大很多的厚度的圆柱形状。因此，如图2所示，当冷却区块80上升并与加热器75的下面接触的状态下，通过使冷却区块80的热量传递至面板47以及加热器75而能够迅速地冷却面板47以及加热器75。由此，能够使载置于面板47上面的晶片W迅速地冷却。另一方面，如图3所示，当冷却区块80下降并且与加热器75的下面隔离的状态下，通过对加热器75进行通电，而能够对面板47以及加热器75进行加热，此时，因为面板47以及加热器75的热容量比较小，所以能够迅速地加热至规定温度，从而能够迅速地对载置于面板47上面的晶片W进行加热。
如图2、3所示，在COR处理装置22中，设置有用于向处理室41内供给规定气体的气体供给机构100。气体供给机构100包括：用于向处理室41内供给作为含有卤素的处理气体的氟化氢气体(HF)的HF供给路101；用于向处理室41内供给作为碱性气体的氨气气体(NH3)的NH3供给路102；用于向处理室41内供给作为非活性气体的氩气气体(Ar)的Ar供给路103；用于向处理室41内供给作为非活性气体的氮气气体(N2)的N2供给路104；以及喷淋头105。HF供给路101与氟化氢气体的供给源111连接。此外，在HF供给路101上设置有能够进行HF供给路101的开闭动作以及氟化氢气体的供给流量的调节的流量调节阀112。NH3供给路102与氨气供给源113连接。此外，在NH3供给路102上设置有能够进行NH3供给路102的开闭动作以及氨气的供给流量的调节的流量调节阀114。Ar供给路103与氩气的供给源115连接。此外，在Ar供给路103上设置有能够进行Ar供给路103的开闭动作以及氩气的供给流量的调节的流量调节阀116。N2供给路104与氮气的供给源117连接。此外，在N2供给路104上设置有能够进行N2供给路104的开闭动作以及氮气的供给流量的调节的流量调节阀118。各供给路101、102、103、104与设置在处理室41的顶部的喷淋头105连接，能够以扩散的方式从喷淋头105向处理室41内喷出氟化氢气体、氨气、氩气、氮气。
而且，在COR处理装置22上设置有用于对处理室41内进行排气的排气机构121。排气机构121包括：设置有开闭阀122、用于进行强制排气的排气泵123的排气路125。
(控制部)
处理系统1以及COR处理装置22的各功能要素通过信号线与自动控制处理系统1的全体动作的控制部4连接。此处，所谓功能要素是指，例如上述的第一晶片搬送机构11、门阀14、25、26、第二晶片搬送机构31、升降机构50、加热器75、升降装置82、向冷却区块80的制冷剂的供给、气体供给装置100、排气机构121等的、为了实现规定的工序条件而动作的总的要素。控制部4典型地有根据执行的软件能够实现任意功能的通用计算机。
如图1所示，控制部4包括：具有CPU(中央运算装置)的运算部4a；与运算部4a连接的输入输出部4b；插装在输入输出部4b上并且收纳有控制软件的存储介质4c。在该存储介质4c中存储有通过利用控制部4执行来使处理系统1实施后述的规定基板处理方法的控制软件(程序)。控制部4通过执行该控制软件对处理系统1的各功能要素进行控制，使得实现通过规定程序方案定义的各种程序条件(例如处理室41的压力等)。
存储介质4c可以固定安装在控制部4上，或者也可以自由装卸地安装在设置于控制部4上的图未示出的读取装置上并且能够由该读取装置进行读取。在最典型的实施方式中，存储介质4c是已由处理系统1的公司方面的工作人员安装有软件的硬盘类型。在其它实施方式中，存储介质4c是类似于写入有控制软件的CD-ROM或者DVD-ROM等的可移动盘(removable disc(可换盘))。这种可移动盘通过设置在控制部4上的图未示出的光学读取装置来读取。此外，存储介质4c也可以是RAM(random access memory)或者ROM(read only memory)的任一种形式。而且，存储介质4c也可以是盒式的ROM。在计算机技术领域种公知的任意形式均可以作为存储介质4c来使用。其中，在配置有多个处理系统1的工厂的情况下，也可以在统一控制各处理系统1的控制部4的管理计算机中收纳控制软件。此时，各处理系统1通过通信线路被管理计算机所操作，执行规定的程序。
(晶片处理)
接着，对使用以上构成的处理系统1的晶片W的处理方法的一个例子进行说明。首先，对利用本发明的实施方式的处理方法处理的晶片W的构造进行说明。其中，以下，作为一个例子，对利用COR处理除去在蚀刻处理后的晶片W表面形成的自然氧化膜156，并使SiGe在Si层150的表面外延成长的情况进行说明。其中，以下说明的晶片W的构造以及晶片W的处理只是一个例子，本发明并不局限于以下的实施方式。
图8是蚀刻处理前的晶片W的简要截面图，表示的是晶片W的表面(设备形成面)的一部分。晶片W是例如形成为大致圆盘形的薄板状的硅晶片，在其表面上形成由作为晶片W的基材的Si(硅)层150、作为层间绝缘层而使用的氧化层(二氧化硅：SiO2)151、作为栅极电极使用的Poly-Si(多晶硅)层152、以及作为由绝缘体构成的侧壁部(side wall)例如TEOS(正硅酸乙酯(Si(OC2H5)4))层153所构成的结构。Si层150的表面(上表面)形成为大致平坦面，氧化层151以覆盖Si层150的表面的方式层叠在其上。此外，该氧化层151例如利用扩散炉通过热CVD反应而成膜。Poly-Si层152形成在氧化层151的表面上，此外，按照规定的图案形状而被蚀刻。因此，氧化层151其一部分被Poly-Si层152所覆盖，其他部分成为露出的状态。TEOS层153以覆盖Poly-Si层152的侧面的方式形成。在图示的例子中，Poly-Si层152具有大致角柱状的截面形状，在图8中，形成为沿着从面前侧向深处侧的方向(从纸面向着纸内的方向)延伸设置的细长板状，TEOS层153在Poly-Si层152的左右两侧面，分别沿着从面前侧向深处侧的方向并且以从Poly-Si层152的下缘至上缘将其覆盖的方式设置。此外，在Poly-Si层152和TEOS层153的左右两侧，形成为氧化层151的两面露出的状态。
图9表示蚀刻处理后的晶片W的状态。晶片W，当如图8所示那样在Si层150上形成有氧化层151、Poly-Si层152、TEOS层153等之后，例如实施干式蚀刻处理。由此，如图9所示，在晶片W的表面，除去了露出的氧化层151以及由该氧化层151所覆盖的Si层150的一部分。即，在Poly-Si层152和TEOS层153的左右两侧分别形成有通过蚀刻生成的凹部155。凹部155形成为从氧化层151的表面高度开始下陷至Si层150的中间，在凹部155的内面，形成为Si层150露出的状态。但是，因为Si层150易于被氧化，因此，若这样在凹部155中露出的Si层150的表面附着有大气中的氧素，则凹部155的内面成为形成有自然氧化膜(二氧化硅：SiO2)156的状态。
由此，由图未示出的干式蚀刻装置等蚀刻处理过并且如图9所示那样在凹部155的内面形成有自然氧化膜156的状态的晶片W，被收纳在载体C内，并被搬送至处理系统1。
在处理系统1中，如图1所示，收纳有多个晶片W的载体C被载置在载置台13上，利用晶片搬送机构11从载体C取出一个晶片W，并将其搬送至负载锁定室24中。若晶片W被搬送至负载锁定室24中，则将负载锁定室24密闭并对其进行减压。之后，使负载锁定室24与相对于大气压被减压的共同搬送室21连通。然后，通过晶片搬送机构31，将晶片W从负载锁定室24中搬出，并将其搬入至共同搬送室21。
搬入到共同搬送室21的晶片W首先被搬入至COR处理装置22的处理室41内。晶片W在使表面(设备形成面)成为上面的状态下，通过晶片搬送机构31的搬送臂31a、31b被搬入到处理室41内。接着，升降机构50的升降销52上升，接受晶片W，之后，升降销52下降，晶片W被载置于载置台45的上面(面板47的上面)。搬送臂31a、31b从处理室41内退出后，关闭搬入搬出口42，使处理室41内成为密闭状态。其中，当这样向处理室41内搬入晶片W时，处理室41的压力为接近已经减压的真空状态的压力。
然后，如图2所示，利用升降装置82的动作使冷却区块80上升，并使冷却区块80的上面与加热器75的下面全体密接。此时，面板47和加热器75的合计的热容量比冷却区块80的热容量小，因此，使通过向制冷剂流路85循环供给制冷剂而预先冷却的冷却区块80的冷热传递至面板47以及加热器75，由此，能够急速地冷却面板47以及加热器75。由此，将载置于面板47上面的晶片W例如冷却至大约25℃左右。其中，在这样使冷却区块80上升的状态下，也可以不进行加热器75的发热。
然后，从各供给路101、102、103、104向处理室41内分别供给氟化氢气体、氨气、氩气、氮气，进行使晶片W表面的自然氧化膜156变质成反应生成物的化学处理。此时，通过排气机构121对处理室41内进行强制排气，将处理室41内的压力例如减压至大约0.1Torr(大约13.3Pa)以下的程度。在所述低压状态的处理氛围内，存在于晶片W的表面的自然氧化膜156与氟化氢气体的分子以及氨气的分子发生化学反应，变质成反应生成物。
若化学处理结束，则接着开始PHT处理(热处理)。在该热处理中，利用图3所示的升降装置82的动作使冷却区块80下降，使冷却区块80与加热器75的下面隔离。然后，通过对加热器75进行通电，将面板47以及加热器75加热至例如大约100℃以上的温度。此时，因为面板47和加热器75的热容量比较小，所以能够迅速地加热至目标温度，从而能够迅速地对载置于面板47上面的晶片W进行加热。此外，从各供给路103、104分别向处理室41内导入氩气、氮气，并且同时利用排气机构121对处理室41内进行强制排气，对因上述化学处理而生成的反应生成物156’进行加热并使其气化，从而将其从凹部155的内面除去。这样，使Si层150的表面露出(参照图10)。这样，通过在化学处理后，进行热处理，能够干洗净晶片W，干式蚀刻自然氧化膜156，并将其从Si层150除去。
若结束由化学处理和热处理组成的COR处理，则停止供给氩气、氮气，打开COR处理装置22的搬入搬出口42(门阀25)。之后，利用晶片搬送机构31将晶片W从处理室41内搬出，并将其搬入至外延成长装置23。
若通过COR处理使Si层150的表面露出的晶片W被搬入至外延成长装置23中，则接着开始SiGe的成膜处理。在成膜装置中，通过使供给至外延成长装置23的反应气体与在晶片W的凹部155中露出的Si层150化学反应，使SiGe层160在凹部155内外延成长(参照图11)。此处，因为通过上述COR处理，将自然氧化膜156从在凹部155中露出有Si层150的表面除去，所以，使SiGe层160以Si层150的表面为基准，适于成长。
由此，若在两侧的凹部155中分别形成有SiGe层160，则在Si层150中，由SiGe层160夹持的部分受到两侧的压力。即，在Poly-Si层152以及氧化层151的下方，在由SiGe层160所夹持的部分形成有具有压缩偏移的偏移Si层150’。
由此，若形成SiGe层160并且成膜处理结束，则晶片W通过晶片搬送机构31从外延成长装置23被搬出，并被搬入到负载锁定室24中。若晶片W被搬入到负载锁定室24，则在将负载锁定室24密闭后，连通负载锁定室24和搬送室12。然后，利用晶片搬送机构11，将晶片W从负载锁定室24搬出，并返回到载置台13上的载体C中。通过以上的动作，完成处理系统1的一系列工序。
根据上述处理系统1，通过使作为第二温度调节部件的冷却区块80与作为支撑部件的面板47热接触，而能够将载置在面板47上面的晶片W迅速地冷却。此外，当使冷却区块80与面板47隔离时，通过作为第一温度调节部件的加热器75的发热，而能够迅速地对载置于面板47上面的晶片W进行加热。因此，能够对晶片W迅速地进行热处理，从而能够缩短处理时间，提高生产率。此外，因为能够在同一处理室41内对晶片W进行COR处理，所以能够使COR处理装置22小型化，因此不需要用于搬送晶片W的复杂的搬送顺序。
此外，冷却区块80被配置在减压的处理室41的外部，与面板47的背面(下面)侧热接触，所以能够回避所谓的真空隔热，从而能够有效地冷却面板47。此时，通过经由缓冲板90以及螺旋弹簧91支撑冷却区块80，而能够使冷却区块80的上面全体与加热器75的背面接触，从而能够冷却面板47全体并且能够均匀地对晶片W进行冷却。
以上，对适于本发明的优选实施方式进行了说明，但是本发明并不局限于此例。作为本领域技术人员，在权利要求记载的技术思想范围内能够想到各种变形例或者修正例，这是不言而喻的，应该认为这些当然也属于本发明的技术范围内。
根据以上实施方式，其结构为：面板47的背面被加热器75所覆盖，冷却区块80的冷热经由加热器75传递至面板47，但是，冷却区块80也可以与面板47直接接触。例如，如图12所示，也可以是在作为支撑部件的面板47的背面开设沟槽，在该沟槽内埋设作为第一温度调节部件的加热器75，而作为第二温度调节部件的冷却区块80与面板47的下面直接接触的构造。此时，加热器75由面板47下面的例如敷金属态(メタライズ(metallize)スタツト)、粘接剂等而被保持。通过使该冷却区块80与面板47直接接触，而能够更迅速地进行冷却。此外，利用沟槽的深度、宽度而能够扩大加热器75与面板47的接触面积，从而能够实现更迅速的升温。此外，为了提高对面板47的传热效率，也可以在冷却区块80的上面涂敷热传导性良好的油脂(grease)、凝胶状物质等。此外，也可以在冷却区块80的上面配置热传导性优良的薄片等。此外，为了降低加热器75和面板47之间的热抵抗，也可以在加热器75和面板47之间设置粘接剂、传热材料等填充材料。
此外，作为处理基板的基板处理装置以及基板处理方法，举例说明了COR处理装置22及其处理方法，但是，本发明并不局限于上述装置以及方法，也可以适用于其他的基板处理装置以及基板处理方法，例如对基板实施例如蚀刻处理、CVD处理等的基板处理装置以及基板处理方法。此外，基板并不局限于半导体晶片，例如也可以是LCD基板用玻璃、CD基板、打印基板、陶瓷基板等。
第一温度调节部件以及第二温度调节部件可以利用能够进行加热或者冷却的任意的温度调节机构。此外，并不局限于图1所示的处理系统1，处理系统所设置的处理装置的台数以及配置等是任意的。
工业可利用性
本发明适用于使基板变化不同的温度来对基板进行处理的基板处理装置、基板处理方法以及上述基板处理装置所具有的存储介质。

Claims (14)

1.一种基板处理装置，用于在处理室内对基板进行处理，其特征在于，包括：
在处理室内支撑基板的支撑部件；
与所述支撑部件热接触的第一温度调节部件；和
能够相对于所述支撑部件热接触以及隔离的第二温度调节部件，
所述第一温度调节部件和所述第二温度调节部件能够被温度调节至互不相同的温度。
2.如权利要求1所述的基板处理装置，其特征在于：
所述处理室内构成为能够密闭。
3.如权利要求1所述的基板处理装置，其特征在于：
所述支撑部件的背面从所述处理室的外部露出，在所述处理室的外部，所述第二温度调节部件能够相对于所述支撑部件的背面热接触以及隔离。
4.如权利要求1所述的基板处理装置，其特征在于：
具有对所述处理室内进行排气的排气机构。
5.如权利要求1所述的基板处理装置，其特征在于：
具有向所述处理室内供给规定气体的气体供给机构。
6.如权利要求1所述的基板处理装置，其特征在于：
所述支撑部件的背面被所述第一温度调节部件所覆盖，所述第二温度调节部件与所述第一温度调节部件接触。
7.如权利要求1所述的基板处理装置，其特征在于：
构成为在所述支撑部件的内部埋入有所述第一温度调节部件，所述第二温度调节部件与所述支撑部件接触。
8.如权利要求1～7中任一项所述的基板处理装置，其特征在于：
所述支撑部件与所述第一温度调节部件的合计热容量比所述第二温度调节部件的热容量小。
9.一种基板处理方法，用于在处理室内处理基板，其特征在于，包括：
将基板支撑在具有能够调节温度的第一温度调节部件的支撑部件上，并使第二温度调节部件与所述支撑部件热接触来处理基板的工序；以及
使所述第二温度调节部件与所述支撑部件热隔离来对基板进行处理的工序。
10.如权利要求9所述的基板处理方法，其特征在于：
使所述第二温度调节部件在所述处理室的外部相对于所述支撑部件热接触或者隔离。
11.如权利要求9所述的基板处理方法，其特征在于：
对所述处理室内进行排气。
12.如权利要求9所述的基板处理方法，其特征在于：
向所述处理室内供给规定气体。
13.如权利要求9所述的基板处理方法，其特征在于：
所述支撑部件与所述第一温度调节部件的合计热容量比所述第二温度调节部件的热容量小。
14.一种存储介质，存储有能够由基板处理装置的控制部执行的程序，其特征在于：
所述程序被所述控制部所执行，由此在所述基板处理装置中实施权利要求9～13中任一项所述的基板处理方法。
CNA2008100854463A 2007-03-16 2008-03-17 基板处理装置、基板处理方法以及存储介质 Pending CN101266923A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007068231A JP2008235315A (ja) 2007-03-16 2007-03-16 基板処理装置、基板処理方法および記録媒体
JP2007-068231 2007-03-16

Publications (1)

Publication Number Publication Date
CN101266923A true CN101266923A (zh) 2008-09-17

Family

ID=39761420

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2008100854463A Pending CN101266923A (zh) 2007-03-16 2008-03-17 基板处理装置、基板处理方法以及存储介质

Country Status (5)

Country Link
US (1) US20080223400A1 (zh)
JP (1) JP2008235315A (zh)
KR (3) KR100982859B1 (zh)
CN (1) CN101266923A (zh)
TW (1) TW200901297A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102692938A (zh) * 2011-03-19 2012-09-26 东京毅力科创株式会社 冷却装置的运转方法以及检查装置
CN102965643A (zh) * 2011-08-30 2013-03-13 东京毅力科创株式会社 基板处理装置和成膜装置
CN105895503A (zh) * 2015-02-16 2016-08-24 东京毅力科创株式会社 基板处理方法和基板处理装置
CN108155137A (zh) * 2016-12-02 2018-06-12 株式会社日立国际电气 基板处理装置及半导体器件的制造方法
CN110484897A (zh) * 2018-05-14 2019-11-22 北京北方华创微电子装备有限公司 晶片用调温装置及半导体设备

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7654010B2 (en) * 2006-02-23 2010-02-02 Tokyo Electron Limited Substrate processing system, substrate processing method, and storage medium
KR101271246B1 (ko) * 2011-08-02 2013-06-07 주식회사 유진테크 에피택셜 공정을 위한 반도체 제조설비
CN103486854B (zh) * 2013-10-12 2015-04-22 江苏高皓工业炉有限公司 一种可用于局部加热的钟罩炉
US9410249B2 (en) 2014-05-15 2016-08-09 Infineon Technologies Ag Wafer releasing
CN112676240B (zh) * 2020-11-24 2022-02-15 海南博成制药有限公司 一种防止药材损伤的中药饮片加工用清洗烘干一体装置
JP7398493B2 (ja) * 2022-03-18 2023-12-14 株式会社Kokusai Electric 基板処理方法、半導体装置の製造方法、プログラム、および基板処理装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0338033A (ja) * 1989-07-05 1991-02-19 Sony Corp 低温エッチング装置
JP2969918B2 (ja) * 1990-11-08 1999-11-02 ソニー株式会社 ドライエッチング装置
JP3355240B2 (ja) * 1993-11-30 2002-12-09 株式会社日立国際電気 半導体製造装置
JP3453834B2 (ja) * 1994-02-25 2003-10-06 三菱電機株式会社 ウエハチャック装置および半導体製造装置
JP3373705B2 (ja) * 1995-08-25 2003-02-04 株式会社東芝 半導体装置
SG105487A1 (en) * 2000-03-30 2004-08-27 Tokyo Electron Ltd Substrate processing apparatus and substrate processing method
US6951821B2 (en) * 2003-03-17 2005-10-04 Tokyo Electron Limited Processing system and method for chemically treating a substrate
US7079760B2 (en) * 2003-03-17 2006-07-18 Tokyo Electron Limited Processing system and method for thermally treating a substrate
JP4372442B2 (ja) * 2003-03-28 2009-11-25 東京エレクトロン株式会社 電子ビーム処理方法及び電子ビーム処理装置
KR20060038925A (ko) * 2003-05-07 2006-05-04 액셀리스 테크놀러지스, 인크. 광역온도범위의 척 시스템
JP4833859B2 (ja) * 2004-01-30 2011-12-07 東京エレクトロン株式会社 流体用ギャップを有する基板ホルダとこの基板ホルダの製造方法
JP4949091B2 (ja) * 2007-03-16 2012-06-06 東京エレクトロン株式会社 基板処理装置、基板処理方法および記録媒体
JP2008235309A (ja) * 2007-03-16 2008-10-02 Tokyo Electron Ltd 基板処理装置、基板処理方法および記録媒体

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102692938A (zh) * 2011-03-19 2012-09-26 东京毅力科创株式会社 冷却装置的运转方法以及检查装置
CN102692938B (zh) * 2011-03-19 2015-03-25 东京毅力科创株式会社 冷却装置的运转方法以及检查装置
CN102965643A (zh) * 2011-08-30 2013-03-13 东京毅力科创株式会社 基板处理装置和成膜装置
CN102965643B (zh) * 2011-08-30 2016-02-10 东京毅力科创株式会社 基板处理装置和成膜装置
CN105895503A (zh) * 2015-02-16 2016-08-24 东京毅力科创株式会社 基板处理方法和基板处理装置
CN105895503B (zh) * 2015-02-16 2019-04-16 东京毅力科创株式会社 基板处理方法和基板处理装置
CN108155137A (zh) * 2016-12-02 2018-06-12 株式会社日立国际电气 基板处理装置及半导体器件的制造方法
CN110484897A (zh) * 2018-05-14 2019-11-22 北京北方华创微电子装备有限公司 晶片用调温装置及半导体设备
CN110484897B (zh) * 2018-05-14 2021-10-15 北京北方华创微电子装备有限公司 晶片用调温装置及半导体设备

Also Published As

Publication number Publication date
KR20100049515A (ko) 2010-05-12
KR101019901B1 (ko) 2011-03-04
KR20080084743A (ko) 2008-09-19
US20080223400A1 (en) 2008-09-18
JP2008235315A (ja) 2008-10-02
TW200901297A (en) 2009-01-01
KR100982859B1 (ko) 2010-09-16
KR20100047200A (ko) 2010-05-07

Similar Documents

Publication Publication Date Title
CN101266923A (zh) 基板处理装置、基板处理方法以及存储介质
JP4949091B2 (ja) 基板処理装置、基板処理方法および記録媒体
US6209220B1 (en) Apparatus for cooling substrates
TWI409908B (zh) 垂直型熱處理裝置及待處理基板之移載方法
JP5106331B2 (ja) 基板載置台の降温方法、コンピュータ読み取り可能な記憶媒体および基板処理システム
JP2008235309A (ja) 基板処理装置、基板処理方法および記録媒体
US8469346B2 (en) Substrate mounting mechanism and substrate processing apparatus using same
WO2012099064A1 (ja) 基板処理装置、基板支持具及び半導体装置の製造方法
JP3380652B2 (ja) 処理装置
US10115611B2 (en) Substrate cooling method, substrate transfer method, and load-lock mechanism
JP2013191782A (ja) ロードロック装置
JP4976002B2 (ja) 基板処理装置，基板処理方法及び記録媒体
JPH10242067A (ja) 熱処理用基板支持具
US6957690B1 (en) Apparatus for thermal treatment of substrates
JPH1050802A (ja) 基板処理装置
JP4679369B2 (ja) 基板処理装置および半導体装置の製造方法
JP2011210757A (ja) 処理システム及び搬送機構の冷却方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20080917