CN101261963B - 微型电子元件及其制造方法 - Google Patents
微型电子元件及其制造方法 Download PDFInfo
- Publication number
- CN101261963B CN101261963B CN2007100855391A CN200710085539A CN101261963B CN 101261963 B CN101261963 B CN 101261963B CN 2007100855391 A CN2007100855391 A CN 2007100855391A CN 200710085539 A CN200710085539 A CN 200710085539A CN 101261963 B CN101261963 B CN 101261963B
- Authority
- CN
- China
- Prior art keywords
- micro
- protective layer
- substrate
- miniature electronic
- structural
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
- Micromachines (AREA)
Abstract
本发明公开一种微型电子元件及其封装结构和制造方法,尤其是指在整片基板上制作而成的芯片型或芯片级封装的微小电子元件。首先是覆盖牺牲层于基板上的多个相同的微结构上面,再以含有玻璃粉末的保护层完全包覆牺牲层,接着去除牺牲层,于是就在每一个微结构与保护层之间形成一个中空穴,然后提高温度熔化整个保护层,并在特定气体环境下将中空穴密封。最后切割基板与保护层,形成多个在微结构上方具有密封中空穴的微型电子元件。应用领域包含微电子电路、微振动系统、微机电系统与气体放电装置等。本发明的元件构造更简洁,材料成本更低,制作程序更少,可以用低成本方式,以大片基板为载具,制造芯片级封装的微小元件。
Description
技术领域
本发明涉及一种微型电子元件及其制造方法,可以表面贴装方式固定在电路板上。本发明还涉及微型电子元件的封装,在微结构上方形成密封中空穴,并填充特定气体。特别地,本发明公开一种具有密封中空穴的芯片级封装元件,在整片基板上制作,并可以低成本方式大量生产。
背景技术
密封中空穴在电子元件的应用上扮演一个重要的角色,其目的是在电子元件的微结构上方形成一个中空的空间,填充并密封特定的气体,而且阻隔外部环境的气体进入中空穴内,以提供微结构一个安全稳定的工作环境。
密封中空穴在电子元件的应用,基本上可以分为几个类别,第一类是高可靠度的微电子电路和光电元件,例如航空、军事等用途的集成电路,其目的是保护电子电路免于受到环境中的湿气、氧气与机械力等的腐蚀与破坏。第二类是微振动元件,例如振荡器、表面声波滤波器等,其表面至少有一个振动子,因此需要一个中空的空间才能自由运作,而且此振动子对湿气、氧气很敏感,所以需要一个密封中空穴。第三类是微机电元件,在硅基板上面制作微型的悬梁、振动薄膜等摆动元件,必须在密封中空穴内,才能正确且稳定的运作。第四类是气体放电元件,例如等离子体显示器、过电压保护元件等,必须有一个密封的空间,填充特定的气体,才能在设定的电压下放电。
电子元件广泛使用的塑料与橡胶材料,例如环氧树脂(Epoxy)、聚酰亚胺(Polyimide)与硅树脂(Silicone)等,无法达到密封气体的要求。金属、玻璃与陶瓷材料才能密封气体于中空穴内。陶瓷材料因熔点较高,比较适合作为底座、底板与上盖等结构体,封口材料则使用低熔点的金属或玻璃。低熔点的金属以金和锡合金最适用,熔化温度约摄氏350-400度;玻璃的熔化温度较高,约摄氏400-600度。
为了适应轻薄短小的产品需要,电子元件持续向微型发展,可以表面贴装方式固定在电路板。图1A所示是现有技术之一,具有密封中空穴的微型电子元件的最普遍的构造。包含长方形或方形的底座13,其材质通常是电绝缘,纯度90%以上的氧化铝,以多层烧结制作成一个开口在上表面的凹陷空间。底座13的内部布置金属导线24,连接到下表面的端电极22。芯片11是在基板的上表面布置有微电子电路、微机电元件、振荡器或表面声波滤波器等微结构,以黏结层23固定在底座13上。
连接线26是非常微细的金属导线,直径约20-50微米(μm),材质是金或铝,将芯片11的微结构经由底座13的金属导线24和端电极22连接。端电极22是元件和电路板连接的接触点。上盖18通常是平整的金属板,表面电镀金;封口材料28则是低熔点的金属材料。底座13上表面的四周涂布一层金属,上盖18与封口材料28,一个个对齐放置于底座13的上表面。然后置入高温炉中,通入氮气或其它特定气体,熔化封口材料28,密封整个中空穴17。
图1B所示是现有技术之二,具有密封中空穴的微型电子元件的另一构造,基板21是平面型态,其上表面具有微结构12。上盖19是由陶瓷材料构成,材质以纯度90%以上的氧化铝最普遍,中间部位凹陷,开口在下表面。封口材料25的成份是玻璃,熔化温度约摄氏400-600度,涂布于上盖19下表面的四周,密封整个中空穴17。
图1B所示的元件是一种芯片型(Chip Type)气体放电式过电压保护装置。基板21是耐高温的电绝缘平板,通常是长方形,其中以纯度96%的氧化铝最适用。微结构是两个放电电极12,制作于基板21的上表面,彼此间隔适当距离,其中一个电极接地,另一个电极则连接到需要保护的电路。在特定的气体环境下,过高的电压经由此微小间距放电疏导。两个金属材料的末端垫16,分别连接到放电电极12的两端,其宽度比放电电极12大,厚度和放电电极12一样或更厚,材料可不同于放电电极12。
导电端电极14形成于基板21两端的侧边,经由末端垫16与放电电极12的两端分别对应连接,是元件与电路板的接触点。此种型态的电子元件,当今工业界能够做到的最小尺寸是2.0×1.3毫米(mm)(长度×宽度)。
制作方法首先是将放电电极12与末端垫16制作于基板21的上表面,同时将封口材料25涂布于上盖19下表面的四周。再将上盖19一个个对齐放置于基板21之上,然后置入高温炉中,通入特定气体,熔化封口材料25,密封整个中空穴17。
图1C所示是现有技术之三,具有密封中空穴的微型电子元件的最微小的构造,元件的底面积仅略大于芯片的底面积,是芯片级封装(Chip ScalePackage)。产品是一种表面声波滤波器(SAW Filter),应用于行动电话等对空间要求严格的无线通讯产品。底板15通常是长方形电绝缘,其材质是纯度90%以上的氧化铝,以多层烧结制作而成。底板15内部布置金属导线24,连接到下表面的端电极22。
芯片11是在压电材料基板的表面布置振动子微结构和其它电路,以正面朝下的倒装芯片(Flip Chip)方式与底板15黏结。连接导体30通常是金球或锡银合金的锡球,以超音波和加热方式,将芯片11的微结构经由底板15的金属导线24和端电极22连接。芯片11的表面与底板15之间则形成一个微小的间距。封口材料28是低熔点的金属材料,制作于芯片11表面的四周,通过加热熔化密封中空穴17。
端电极22是元件和电路板连接的接触点。填充料29是高分子材料,布满芯片11的侧面与背面,形成与底板15相同长宽的元件外形。此种型态的电子元件,当今工业界能够做到的最小尺寸是1.4×1.1毫米(mm)(长度×宽度),略大于芯片11的尺寸。因为芯片11的尺寸非常微小且精密,以倒装芯片方式的制作成本很高。
制作方法首先是提供一个布置了很多个底板15的大片基板,再将芯片11一个个以正面朝下的倒装芯片(Flip Chip)方式,经由连接导体30与底板15黏结。接着将整个基板置入高温炉中,通入特定气体,熔化封口材料28,密封整个中空穴17。然后涂布填充料29于芯片11的侧面与背面,布满芯片11彼此相邻的空间。最后再以钻石刀片或激光等切割方式,将元件自基板切割分离。
上述的现有技术在工业界已使用多年,但是材料成本高,尤其是含有金成份的封口材料、上盖、连接线与连接导体。制造成本也很高,因为上盖与底座或底板必须一个个对齐放置,即使以图1C的现有技术,芯片也是一个个以倒装芯片方式放置在大片基板上。元件的尺寸愈小,制作的成本则愈高。
一片大基板对另一片大基板的黏结是一个降低制造成本的解决方案,一片大基板上包含了很多个相同的芯片、上盖、底座或底板,两片大基板完成黏结后再以钻石刀片或激光等切割方式,将元件自基板切割分离。但是基板对基板的黏结非常困难,原因之一是两片基板的材质、厚度与形状并非完全相同,所以在熔化封口材料的高温下,两片基板的弯曲与变形程度不一致。原因之二是构成上盖、底座或底板的陶瓷材料在摄氏1000度以上的高温烧结,不容易精确控制尺寸。基板的面积愈大,则问题愈严重。
因此,本发明的目的在于提供一种微型电子元件及其制造方法,以解决上述问题。
发明内容
本发明的目的在于提供一种微小且具有密封中空穴的电子元件,以及可以用低成本制造的方法。首先是提供具有很多个相同微结构的大片基板,接着在每一个微结构上面覆盖以高分子为主的牺牲层。再以含有玻璃材料的保护层完全包覆牺牲层,接着用加热方式去除牺牲层,于是就在原来牺牲层的位置形成一个中空穴,然后熔化整个保护层,冷却后固化,将中空穴密封。
最后制作端电极与微结构相连接,并以钻石刀片或激光等精密切割方式,将元件自基板切割分离。一片基板上可以包含几百个甚至几千个微结构。微结构的外形愈小,一片基板可包含的个数愈多,因此每个元件的制作成本愈低。
保护层含有玻璃成份,是特性均匀的单一材料,取代了现有技术的上盖与封口材料,或底板与封口材料的功用。以另一角度看,本发明将封口材料延伸扩大,取代了上盖或底板。因此本发明元件的构造更简洁,材料成本更低,制作程序更少。
尤其是含有玻璃材料的保护层直接制作在微结构的上面,不仅省略化了现有技术的上盖与底座、上盖与基板或芯片与底板的组装对齐问题,更可以制作出与芯片的长度宽度相同的元件。因此可以低成本方式,以大片基板为载具,达到芯片级封装的微小元件。
为实现上述目的,本发明提供一种具有密封中空穴的微型电子元件,包含:基板,至少具有一个微结构;保护层,是特性均匀的单一材料,形成于该微结构的上方,且该保护层以整体熔化的方式,在该微结构的外围与该基板黏结;以及密封中空穴,形成于该微结构与该保护层之间且与该保护层直接相邻,至少包含一部分该微结构。
如上所述的微型电子元件,其中该基板由密封材料构成,该密封材料选自于氧化铝、玻璃、石英、钽酸锂、铌酸锂以及硅的群组。
如上所述的微型电子元件,其中该微结构选自于微电子电路、微振动结构、微机电结构、以及微放电结构的群组。
如上所述的微型电子元件,其中该保护层系电绝缘,且其成份包含玻璃。
如上所述的微型电子元件,其中该保护层至少一部分经由至少一个中间层,间接与该基板黏结。
如上所述的微型电子元件,其中该密封中空穴包含气体,该气体的压力小于1个大气压。
如上所述的微型电子元件,其中该气体选自于氮气、氩气、氖气、氦气以及氢气的群组的至少其中之一。
如上所述的微型电子元件,该微型电子元件是以芯片级封装。
如上所述的微型电子元件,其中该基板至少有一个侧面为电绝缘。
如上所述的微型电子元件,进一步包含至少一个末端垫,配置在该基板上,且电连接该微结构至该基板的边缘。
如上所述的微型电子元件,进一步包含至少一端电极,选择性地形成于该保护层与该基板的外表,且在该基板的边缘与该微结构电连接。
为实现上述目的,本发明还提供一种具有中空穴的微型电子元件的制造方法,包含下列步骤:(a)提供基板;(b)形成牺牲层于该基板的预定区域上;(c)涂布保护层于该牺牲层的上方,以覆盖该牺牲层;(d)加热去除该牺牲层,致使该预定区域与该保护层之间形成中空穴;以及(e)熔化整个该保护层,该保护层冷却后固化,因此在该预定区域的外围与该基板黏结。
如上所述的方法,其中该预定区域至少具有一个微结构,且该微结构选自于微电子电路、微振动结构、微机电结构、以及微放电结构的群组。
如上所述的方法,其中该牺牲层为高分子材料,步骤(d)是在含有氧气的环境下加热,致使该牺牲层与氧气作用而完全挥发消失,加热温度低于该保护层的熔点。
如上所述的方法,其中该保护层的成份包含玻璃,该保护层在熔化前为粉末颗粒型态,熔化与冷却后成为致密的固体组织。
如上所述的方法,其中该保护层在特定气体环境下熔化,且冷却后密封该特定气体在该中空穴内。
本发明的元件的构造更简洁,材料成本更低,制作程序更少,可以用低成本方式,以大片基板为载具,制造芯片级封装的微小元件。
关于本发明的优点与精神可以通过以下的发明详述及所附附图得到进一步的了解。
附图说明
图1A为现有技术之一的截面图;
图1B为现有技术之二的截面图;
图1C为现有技术之三的截面图;
图2为本发明第一实施例的立体示意图;
图3为本发明第一实施例的截面图;
图4为本发明第二实施例的立体示意图;
图5A为本发明第二实施例的截面图;
图5B为本发明第二实施例的另一型态的截面图;
图6为本发明制作方法的基板与微结构配置的俯视图;
图7为本发明的牺牲层制作方法的俯视图;
图8为本发明的保护层与中空穴制作方法的俯视图;
图9A-图9C为本发明的保护层与中空穴制作方法的程序截面图;
图10A-图10C为本发明的非电绝缘基板的端电极制作的前置程序截面图;
图11为本发明制作方法的元件切割分离的俯视图;
图12A为本发明第一实施例的端电极制作方法的俯视图;
图12B为本发明第一实施例的切割分离后元件的俯视图;
图13A-图13E为本发明第二实施例的端电极制作程序的截面图;以及
图13F为本发明第二实施例的切割分离后元件的截面图。
其中,附图标记说明如下:
11:芯片 12:放电电极
13:底座 14:端电极
15:底板 16:末端垫
17:中空穴 18:上盖
19:上盖 21:基板
22:端电极 23:黏结层
24:金属导线 25:封口材料
26:连接线 28:封口材料
29:填充料 30:连接导体
31:基板 32:放电电极
34:端电极 36:末端垫
37:中空穴 39:保护层
41:基板 42:微结构
43:填充料 44:端电极
46:末端垫
47:中空穴 49:保护层
51:基板 52:微结构
53:牺牲层 54:末端垫
55:未密封的中空穴 56:末端垫
57:中空穴 58:沟槽
59:保护层 63:填充料
64:纵向切割道 65:横向切割道
68:沟槽 72:端电极的底层
73:光刻胶 74:端电极
76:端电极
90-1、90-2、…、90-N:纵向的切割分离线
95-1、95-2、…、95-N:横向的切割分离线
具体实施方式
首先请参阅图2和图3,是本发明第一实施例,也就是两个端电极的构造,应用于芯片型气体放电式过电压保护元件。图2为立体示意图,保护层39在长度方向和宽度方向部分切开,以清楚显示内部构造。图3为图2沿着宽度的中心线(1-1线)切开的截面图。本实施例包含一个基板31、两个放电电极32、两个导电的末端垫36、一个中空穴37、一个含有玻璃材料的保护层39及两个端电极34。
基板31为电绝缘基板,其材料是纯度90%以上的氧化铝、玻璃、或其它电绝缘陶瓷材料,其中以纯度96%的氧化铝最适用,厚度约0.2至1.0毫米(mm)。
微结构是两个放电电极32,制作于基板31的上表面,彼此间隔适当距离,其中一个电极接地,另一个电极则连接到需要保护的电路。在特定的气体环境下,过高的电压经由此微小间距放电疏导。放电电极32是由导电的金属或氧化物构成,例如钛(Ti)、银(Ag)、金(Au)、白金(Pt)、氮化钛(TiN)、铝化钡(BaAl)及氧化炉(RuO2)等,也可以是多种材料的复合。
放电电极32是以溅镀、蒸镀等薄膜制造工艺或厚膜印刷方法制作。两个放电电极32的间距约10-100微米(μm),非常微小,以减少气体放电的反应时间,可以化学蚀刻、激光切割或钻石刀片切割方法制作。钻石刀片必须切入基板31,才能完全隔离放电电极32,但是基板31是氧化铝等高硬度的材质,因此钻石刀片容易磨损消耗。所以基板31与放电电极32之间,最好另有含有玻璃材料且材质较软的黏结层,以减少钻石刀片的磨耗。
两个金属材料的末端垫36分别连接到放电电极32的两端,其宽度比放电电极32大,厚度和放电电极32一样或更厚,材料可不同于放电电极32,电阻值愈低愈好。末端垫36除了电连接放电电极32与端电极34,也可以当作第二放电电极使用。因为两个放电电极32的间距很微小,容易因大电流多次放电而损坏,解决的方法是让放电电极32有适当的电阻,因此两个末端垫36之间的电压随放电电流增大而变大。当电流增大超过设定值,则在两个末端垫36之间放电,所以放电电极32的微小间距只承受小电流放电,不易损坏。
保护层39,材料特性均匀,其主要成份是玻璃,熔化温度最好是介于摄氏400至600度之间,涂布于放电电极32的上方,且于放电电极32的外围,直接或经由末端垫36与基板31黏结。中空穴37,介于放电电极32与保护层39之间,其边长约200至2000微米(μm),高度约10至500微米(μm),包含整个放电电极32及其放电间距。中空穴37内是氩气、氖气、氦气、氢气等纯气体或混合气体,气体压力低于1个大气压。因为中空穴37的边长可以小至200微米(μm),也就是0.2毫米(mm),因此适用于1.6×0.8毫米(mm)或更小型元件的制作。
端电极34形成于基板31两端的侧边,经由末端垫36与两个放电电极32分别对应连接。端电极34是元件与电路板结合的接触点,通常是由三层材料构成,底层是银和玻璃的复合材料,或是与基板31黏结性好的金属薄膜,中间层是镍,外层则是锡。
现以上述的构造制作测试样品,验证中空穴密封气体的效果。基板31是96%氧化铝,尺寸是1.6×0.8×0.5毫米(mm)(长×宽×高);放电电极32的材料是银,间隔50微米(μm);末端垫36也是由银构成;端电极34的底层是银和玻璃的复合材料。中空穴37的长度约600微米(μm),宽度约300微米(μm),高度约50-200微米(μm),填充氩气。保护层39的成份是玻璃,密封整个中空穴37。
测试项目是直流击穿电压,也就是放电电极32开始放电导通的最低直流电压。上述样品经过测试的直流击穿电压是330伏特。同样的元件,未覆盖保护层39,在300毫米水银柱(mmHg)的氩气压力下,测试得到的直流击穿电压也是330伏特;但是在1个大气压(760毫米水银柱)的空气下,测试得到的直流电击穿电压是600伏特。因此验证本实施例的保护层39,确实可以将氩气密封在中空穴37内。
图4、图5A和图5B为本发明的第二实施例,是多个端电极的构造,图4是立体示意图。图5A和图5B为图4在宽度的中心线(1-1线)切开的截面图,其中图5A的基板41为电绝缘;图5B的基板41是半导体等非电绝缘材料。
本实施例包含一个基板41、微结构42、多个导电的末端垫46、中空穴47、含有玻璃材料之保护层49及多个端电极44。另有填充材料43,填充于非电绝缘基板41的侧面与下表面。
请参阅图5A,基板41由压电材料构成,例如石英(Quartz)、钽酸锂(LiTaO3)与铌酸锂(LiNbO3),为电绝缘的结晶材料,厚度约0.2至1.0毫米(mm)。压电材料的特性是可以将电压转换成机械位移,也可以将机械位移转换成电压,故得以应用于滤波器及振动元件,作为电能和机械能之间的转换。
微结构42制作于基板41的上表面。以表面声波滤波器(SAW Filter)为例,微结构42至少包含一组指叉电极,将电子脉冲转换成表面振动,同时将表面振动转换成另一型态的电子脉冲。因此微结构42的上面,必须要有一个中空的空间。微结构42通常是铝或铝铜合金材料,以薄膜制造工艺的溅镀、蒸镀等方法制作。环境中的氧气、湿气与其它腐蚀性气体,对微结构42的功能影响显著,所以必须提供一个气体密封的中空穴47,让微结构42能长期稳定运作。
多个导电的末端垫46,连接微结构42和端电极44,通常是铝或铝铜合金材料,以薄膜制造工艺的溅镀、蒸镀等方法制作。
保护层49,材料特性均匀,其主要成份是玻璃,熔化温度最好是介于摄氏400至600度之间,愈低愈好,涂布于微结构42的上方,且于微结构42的外围,直接或经由末端垫46与基板41黏结。中空穴47,介于微结构42与保护层49之间,高度约5至100微米(μm),包含整个微结构42。中空穴47内的气体以氮气为主,添加氩气、氦气、氢气等其它气体,气体压力低于1个大气压。
端电极44形成保护层49的表面,且在基板41的侧边,经由末端垫46与微结构42连接。端电极44是元件与电路板结合的接触点,通常是由多层材料构成,底层是与保护层49黏结性好的金属薄膜,例如钛、铬或其合金,中间层是铜与镍,最外层则是锡或金。
请参阅图5B,其为本实施例的另一型态表现。基板41由半导体等非电绝缘材料构成,其中以硅最普遍,厚度约0.2至1.0毫米(mm)。微结构42制作于基板41的上表面,例如微型的悬梁、振动薄膜等微机电元件,接受静电力的驱动而产生机械位移,也可以作为压力或加速度等的传感器。微结构42与外围的控制线路、驱动线路以及其它整合线路,是以集成电路的程序制作。除了必要性的开口,微结构42及基板41上表面的大部分区域覆盖一层很薄的电绝缘材料。
末端垫46、中空穴47、保护层49、端电极44和图5A的相同。基板41为非电绝缘,为了避免端电极44与基板41直接接触造成短路,因此在基板41的侧面制作电绝缘的填充料43,其是一种环氧树脂(Epoxy)或其它热固性的高分子材料,完全隔绝端电极44和基板41的接触。填充料43也一并覆盖基板41的下表面,作为一种保护被覆。
请参阅图6至图8与参阅图9A至图9C,详细说明本发明的密封中空穴的制作方法。微型电子元件的尺寸通常很细小,大量生产的制作方法是在一片大基板上布置并制作很多个相同的元件,最后再分离成个别的元件。
如图6所示,先提供平面型态的大片基板51,是纯度96%的氧化铝、玻璃等电绝缘材料、半导体材料或其它材料。基板51的外型通常是长方形或圆形,长方形的边长约50至150毫米(mm),圆形的直径可至200毫米(mm),所以一片大基板上可布置几百个甚至几千个元件,依元件尺寸大小而不同。
基板51的上表面布置很多个相同的微结构52,微结构与微结构之间相隔一定距离,包含切割分离必须的切割道,例如纵向的切割道64,和横向的切割道65,切割道的宽度一般约为50-200微米(μm)。位于基板51边缘的三角形是定位参考点,相反两边的两个三角形的中心线界定切割分离的中心线。
末端垫54和56是高导电的金属材料,将微结构52分别在纵向和横向连接。末端垫54和56通常是铝或铝铜合金材料,以薄膜制造工艺的溅镀、蒸镀等方法制作;或是含有银的材料,以厚膜印刷方法制作。针对第一实施例的两个端电极的构造,只需要两个横向连接的末端垫56,不需要纵向连接的末端垫54。
请参阅图7,基板51的上表面已配置完成微结构52与末端垫56和54,接着在每一个微结构52的上面制作牺牲层53。牺牲层53主要是高分子树脂材料,其要求是容易成形,且可以在摄氏400度以下与氧气完全作用而挥发干净。压克力树脂是很好的选择,其可以和松油醇(Terpineol)等适当的溶剂混合成膏状型态,以网版或钢版印刷方式印制在微结构52之上。印制后再施以摄氏50至150度的烘烤以去除溶剂,形成预设形状和大小的树脂。重复上述印制和烘烤的工艺,可以增大厚度。光刻胶或其它感光性高分子材料也可以用来制作牺牲层53,以曝光及显影方式成形,尺寸细小且精密,但是生产成本较高。
请参阅图8,说明保护层59与中空穴57的制作方法;而图9A、图9B、图9C为保护层59在微结构52的中心线(3-3线)的截面图。保护层59的主要成分是玻璃,熔化温度最好是介于摄氏400至600度之间。制作程序首先是将玻璃粉末、黏结剂和溶剂组成的玻璃膏以网版或钢板印刷方式印制,完全包覆牺牲层53,且在牺牲层53的外围直接或经由末端垫54和56与基板51接触。如图9A所示,印制后再以摄氏50至150度的烘烤去除溶剂,形成预设的形状和大小,其为玻璃粉末和黏结剂的组合,重复印制和烘烤的工艺以得到要求的厚度。
然后将整个基板51置入高温炉中,以两个阶段加热。第一阶段温度设定在摄氏300至400度之间,在1个大气压的空气下,目的是去除牺牲层。请参阅图9B,牺牲层53的高分子树脂和空气中的氧气作用形成二氧化碳和水蒸气而挥发不见,因此原先牺牲层53的位置就成为一个未密封的中空穴55。黏结玻璃粉末的黏结剂也同时氧化消失,只留下玻璃粉末。
如图9C所示,第二阶段温度设定在玻璃的熔点,最好是介于摄氏400至600度之间,气体是等于或小于1个大气压的特定气体,例如氮气、氩气、氖气、氦气、其它气体或其混合气体,依需求而定。玻璃粉末熔化,厚度降低而成致密的玻璃,冷却后密封整个中空穴57。玻璃熔化的过程会让中空穴57的高度和外型有些变化,但是对长度和宽度的改变很有限。
依据气体定律,一个固定体积的密闭空间,其内部的气体压力和绝对温度成正比。例如保护层59的玻璃在摄氏400至600度高温以及1个大气压(760毫米水银柱)下熔化,所以冷却到室温后,中空结穴57内的气压低于1个大气压,约为300毫米水银柱(mmHg)。
保护层59的玻璃熔化的过程,使得中空穴57的高度和外型有些变化,中空穴57的高度愈高,则变化量愈大。因此针对一些需要较高与较大中空穴的应用,例如高能量的气体放电式过电压保护元件,可以另一方式,制作中空穴57。其作法首先是添加熔点比保护层59高的金属粉末或氧化物粉末,例如铜、镍、钛、氧化铜、氧化镍与氧化钛等,于牺牲层53的高分子内,而且添加物的体积多于高分子的体积。
接着,依照上述图7与图8的方法,形成牺牲层53于微结构52之上,以及覆盖保护层59于牺牲层53之上。但是保护层59并未完全包覆牺牲层53,至少留下一个出口未覆盖,致使牺牲层53得以和外界相通。接着将整个基板51置入高温炉中,以两个阶段加热,去除牺牲层53的高分子并熔化保护层59,保护层59因此整体同时固化。因为牺牲层53的金属或氧化物粉末添加物并未熔化,所以牺牲层53的尺寸变化很少。
然后,以化学溶液,在室温或摄氏100度以下,自牺牲层53的至少一个未被覆盖的出口,蚀刻牺牲层53的金属或氧化物粉末添加物,因此原先牺牲层53的位置就成为一个未密封的中空穴。最后以熔点比保护层59低的玻璃材料作为封口栓(sealing plug),在等于或小于1个大气压的特定气体环境下,例如氮气、氩气、氖气、氦气、其它气体或其混合气体,封住所有未被保护层59覆盖的出口,形成密封状态的中空穴57。
为了避免封口栓在熔化的过程中流至微结构52上,牺牲层53的至少一个未被覆盖的出口,最好形成于微结构52的外部。一个实用的作法是将上述图7的牺牲层53,在横向延伸成一直线,跨越切割分离的中心线。未被保护层59覆盖的出口就形成于切割分离的中心线的正上方,其宽度大于切割道的宽度,而且每一个牺牲层53有两个出口。
以此种替代方式制作密封中空穴57,程序较多,制作成本较高。牺牲层53主要是在室温或摄氏100度以下,以化学溶液蚀刻,因此针对一些密封性要求不高的应用,保护层59与封口栓可以选用环氧树脂(Epoxy)等热固性高分子材料,在摄氏200度以下的温度固化。玻璃和金属材料借着高温熔化与低温冷却的过程而整体同时固化,但热固性高分子材料是以化学反应而整体同时固化。
图10A-图10C是制作端电极的前置程序,是针对非电绝缘基板,为了避免元件的端电极与基板直接接触造成短路,因此在基板的侧面制作电绝缘的填充料,完全隔绝端电极和基板的接触。如图10A的截面所示,基板51是半导体或导电材料,其中以硅最普遍。末端垫56在横向连接相邻的两个微结构52,由保护层59密封的中空穴57也已经制作完成。
请参阅图10B,接着在基板51上制作沟槽58,横向和纵向都有,位于相邻两个微结构52的间距的下方,完全隔离相邻两个微结构基板的接触。沟槽58的宽度略大于或等于相邻两个微结构52切割道的宽度,但是不能暴露中空穴57。制作方法是以光刻胶覆盖于基板51的下表面,并于相邻两个微结构52切割道的下方开口,然后以化学蚀刻方式,制作沟槽58,底部到达末端垫56。
如图10C所示,接着以网版印刷、点胶或其它适用方式,将填充料63注满沟槽58及基板51的下表面。填充料63是电绝缘的环氧树脂(Epoxy)或其它热固性高分子材料,经由摄氏200度左右的加热固化。
对于氧化铝、玻璃、钽酸锂(LiTaO3)与铌酸锂(LiNbO3)等电绝缘材料构成之基板51,不需要图10A-图10C的制作端电极的前置程序。
图11、图12A-图12B与图13A-图13F是制作端电极与元件自基板切割分离的制作方法说明。请参阅图11,首先是以钻石刀片或激光切割保护层59与基板51。并行线95-1、95-2、…、95-N是横向的切割线,其间距也就是微型电子元件的宽度。并行线90-1、90-2、…、90-N是纵向的切割线,其间距也就是微型电子元件的长度。
针对第一实施例的两个端电极构造,首先是依95-1、95-2、…、95-N的切割线作横向切割,切开保护层59,但不切穿基板51。接着以90-1、90-2、…、90-N的切割线作纵向切割,切开保护层59并切穿基板51。如图12A所示,基板51因此分离成多个条状小基板。接着在切开的条状小基板的两端制作端电极74的底层金属,其做法是以溅镀方式,制作一层与基板黏结性好的金属薄膜,例如钛、铬或其合金。底层金属也可以使用浸沾或滚沾方式沾银膏,并烘烤烧结成一层银薄膜。接着以电镀方式,在底层金属上面制作一层镍,最后再将锡电镀在镍上面,完成整个端电极74的制作过程。
请参阅图12B,然后依图12A所示的切割线95-1、95-2、…、95-N折断,分离成一颗颗微型电子元件。
第二实施例的多个端电极的构造,端电极的制作程序要比第一实施例的两个端电极构造复杂。请参阅图13A,横向(95-1、95-2、…、95-N切割线)与纵向(90-1、90-2、…、90-N切割线)的切割,切开保护层59,而且稍微切入基板51或填充料63。切开的沟槽68的侧面与底部,除了末端垫56外,必须电绝缘。
如图13B所示,接着制作底层金属72,布满保护层59的上表面与沟槽68的侧面与底部,并与末端垫56连接。底层金属72是一层与保护层59黏结性好的金属薄膜,例如钛、铬或其合金,以溅镀等薄膜制造工艺制作。
请参阅图13C,涂布一层低黏度的光刻胶73于底层金属72之上,再以曝光显影方式,形成特定的外型。然后以化学蚀刻方式,去除未被光刻胶73覆盖的底层金属72。接着以丙酮或其它溶剂去除光刻胶73,于是形成如图13D所示的端电极的底层金属72。
请参阅图13E,底层金属72的厚度通常很薄,约0.1微米(μm)或更低,电阻较高。所以必须增加其它金属以降低电阻值。实用的做法是以化学电镀方式,在底层金属72上面覆盖一层铜,再电镀一层镍,最外表是电镀金,形成多个端电极76。
如图13F所示,最后以钻石刀片或激光,以横向(95-1、95-2、…、95-N切割线)和纵向(90-1、90-2、…、90-N切割线)切割,自沟槽68的底部,切穿基板51或填充料63,分离成一颗颗微型电子元件。而且元件的长度和宽度与芯片相同,是以大片基板为载具,达到芯片级封装的微小元件。
通过以上优选具体实施例的详述,希望能更加清楚描述本发明的特征与精神,而并非以上述所公开的优选具体实施例来对本发明的范围加以限制。相反地,其目的是希望能将各种改变及等效的变型涵盖在本发明的权利要求的范围内。因此,本发明的权利要求的范围应该根据上述的说明作最宽广的解释,以使其涵盖所有可能的改变以及其等效的变型。
Claims (16)
1.一种具有密封中空穴的微型电子元件,包含:
基板,至少具有一个微结构;
保护层,是特性均匀的单一材料,形成于该微结构的上方,且该保护层以整体熔化的方式,在该微结构的外围与该基板黏结;以及
密封中空穴,形成于该微结构与该保护层之间且与该保护层直接相邻,至少包含一部分该微结构。
2.如权利要求1所述的微型电子元件,其中该基板由密封材料构成,该密封材料选自于氧化铝、玻璃、石英、钽酸锂、铌酸锂以及硅的群组。
3.如权利要求1所述的微型电子元件,其中该微结构选自于微电子电路、微振动结构、微机电结构、以及微放电结构的群组。
4.如权利要求1所述的微型电子元件,其中该保护层系电绝缘,且其成份包含玻璃。
5.如权利要求1所述的微型电子元件,其中该保护层至少一部分经由至少一个中间层,间接与该基板黏结。
6.如权利要求1所述的微型电子元件,其中该密封中空穴包含气体,该气体的压力小于1个大气压。
7.如权利要求6所述的微型电子元件,其中该气体选自于氮气、氩气、氖气、氦气以及氢气的群组的至少其中之一。
8.如权利要求1所述的微型电子元件,该微型电子元件是以芯片级封装。
9.如权利要求8所述的微型电子元件,其中该基板至少有一个侧面为电绝缘。
10.如权利要求8所述的微型电子元件,进一步包含至少一个末端垫,配置在该基板上,且电连接该微结构至该基板的边缘。
11.如权利要求8所述的微型电子元件,进一步包含至少一端电极,选择性地形成于该保护层与该基板的外表,且在该基板的边缘与该微结构电连接。
12.一种具有中空穴的微型电子元件的制造方法,包含下列步骤:
(a)提供基板;
(b)形成牺牲层于该基板的预定区域上;
(c)涂布保护层于该牺牲层的上方,以覆盖该牺牲层;
(d)加热去除该牺牲层,致使该预定区域与该保护层之间形成中空穴;以及
(e)熔化整个该保护层,该保护层冷却后固化,因此在该预定区域的外围与该基板黏结。
13.如权利要求12所述的方法,其中该预定区域至少具有一个微结构,且该微结构选自于微电子电路、微振动结构、微机电结构、以及微放电结构的群组。
14.如权利要求12所述的方法,其中该牺牲层为高分子材料,步骤(d)是在含有氧气的环境下加热,致使该牺牲层与氧气作用而完全挥发消失,加热温度低于该保护层的熔点。
15.如权利要求12所述的方法,其中该保护层的成份包含玻璃,该保护层在熔化前为粉末颗粒型态,熔化与冷却后成为致密的固体组织。
16.如权利要求12所述的方法,其中该保护层在特定气体环境下熔化,且冷却后密封该特定气体在该中空穴内。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2007100855391A CN101261963B (zh) | 2007-03-08 | 2007-03-08 | 微型电子元件及其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2007100855391A CN101261963B (zh) | 2007-03-08 | 2007-03-08 | 微型电子元件及其制造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101261963A CN101261963A (zh) | 2008-09-10 |
CN101261963B true CN101261963B (zh) | 2010-12-29 |
Family
ID=39962305
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2007100855391A Expired - Fee Related CN101261963B (zh) | 2007-03-08 | 2007-03-08 | 微型电子元件及其制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101261963B (zh) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8685778B2 (en) * | 2010-06-25 | 2014-04-01 | International Business Machines Corporation | Planar cavity MEMS and related structures, methods of manufacture and design structures |
ITTO20110875A1 (it) * | 2011-09-30 | 2013-03-31 | Stmicroelectronics Malta Ltd | Metodo per il test in striscia di dispositivi mems, striscia di test di dispositivi mems e relativo dispositivo mems |
CN102368480A (zh) * | 2011-10-09 | 2012-03-07 | 常熟市华海电子有限公司 | 一种耐高温芯片封装结构 |
US10886585B2 (en) * | 2018-09-20 | 2021-01-05 | International Business Machines Corporation | DC-capable cryogenic microwave filter with reduced Kapitza resistance |
CN111792621B (zh) * | 2020-07-06 | 2024-04-16 | 中国科学院上海微系统与信息技术研究所 | 一种圆片级薄膜封装方法及封装器件 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5965976A (en) * | 1992-07-28 | 1999-10-12 | Philips Electronics North America Corp. | Gas discharge lamps fabricated by micromachined transparent substrates |
TW200427166A (en) * | 2003-05-30 | 2004-12-01 | Besdon Technology Corp | Surface mountable over-voltage protection device |
-
2007
- 2007-03-08 CN CN2007100855391A patent/CN101261963B/zh not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5965976A (en) * | 1992-07-28 | 1999-10-12 | Philips Electronics North America Corp. | Gas discharge lamps fabricated by micromachined transparent substrates |
TW200427166A (en) * | 2003-05-30 | 2004-12-01 | Besdon Technology Corp | Surface mountable over-voltage protection device |
Non-Patent Citations (1)
Title |
---|
JP特开平10-202857A 1998.08.04 |
Also Published As
Publication number | Publication date |
---|---|
CN101261963A (zh) | 2008-09-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7804164B2 (en) | Subminiature electronic device having hermetic cavity and method of manufacturing the same | |
US8405463B2 (en) | Electronic device, electronic apparatus, and electronic device manufacturing method | |
US8021906B2 (en) | Hermetic sealing and electrical contacting of a microelectromechanical structure, and microsystem (MEMS) produced therewith | |
CN101261963B (zh) | 微型电子元件及其制造方法 | |
WO2008066087A1 (fr) | Dispositif de structure fine pour fabrication du dispositif de structure fine et substrat de scellement | |
JP4268480B2 (ja) | 電子部品封止用基板およびそれを用いた電子装置 | |
EP3680211B1 (en) | Sensor unit and method of interconnecting a substrate and a carrier | |
JP3842751B2 (ja) | 電子部品封止用基板およびそれを用いた電子装置の製造方法 | |
US8129255B2 (en) | Firm, insulating and electrically conducting connection of processed semiconductor wafers | |
JPH09320802A (ja) | 抵抗器 | |
JP2678511B2 (ja) | 半導体素子収納用パッケージ | |
JP6129491B2 (ja) | 多数個取り配線基板 | |
JP4369582B2 (ja) | 半導体装置およびその製造方法 | |
JP2007335468A (ja) | 中空封止素子およびその製造方法 | |
JP4673670B2 (ja) | 圧電デバイスの製造方法 | |
JP4044832B2 (ja) | 電子部品収納用容器用蓋部材およびそれを用いた電子部品収納用容器 | |
JP4161696B2 (ja) | チップ型サージアブソーバ及びその製造方法 | |
JP4404647B2 (ja) | 電子装置および電子部品封止用基板 | |
JP4167614B2 (ja) | 電子部品収納用パッケージ | |
JP3898567B2 (ja) | 電子部品収納用パッケージ | |
JP4307184B2 (ja) | セラミック容器およびそれを用いたタンタル電解コンデンサ | |
JP2002043701A (ja) | 多数個取りセラミック配線基板およびセラミック配線基板 | |
JP3270803B2 (ja) | 配線基板 | |
JP2003224222A (ja) | 半導体素子収納用パッケージ | |
JP2948991B2 (ja) | 半導体素子収納用パッケージ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20101229 Termination date: 20140308 |