CN101248586B - Hs-pdsch解码器及包括其的移动无线通信设备 - Google Patents

Hs-pdsch解码器及包括其的移动无线通信设备 Download PDF

Info

Publication number
CN101248586B
CN101248586B CN2006800283697A CN200680028369A CN101248586B CN 101248586 B CN101248586 B CN 101248586B CN 2006800283697 A CN2006800283697 A CN 2006800283697A CN 200680028369 A CN200680028369 A CN 200680028369A CN 101248586 B CN101248586 B CN 101248586B
Authority
CN
China
Prior art keywords
data
rate
output
mate
matched
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2006800283697A
Other languages
English (en)
Other versions
CN101248586A (zh
Inventor
林华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lenovo Innovations Co ltd Hong Kong
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN101248586A publication Critical patent/CN101248586A/zh
Application granted granted Critical
Publication of CN101248586B publication Critical patent/CN101248586B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H04L1/0047—Decoding adapted to other signal detection operation
    • H04L1/005—Iterative decoding, including iteration between signal detection and decoding operation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0067—Rate matching
    • H04L1/0068—Rate matching by puncturing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/12—Arrangements for detecting or preventing errors in the information received by using return channel
    • H04L1/16—Arrangements for detecting or preventing errors in the information received by using return channel in which the return channel carries supervisory signals, e.g. repetition request signals
    • H04L1/18—Automatic repetition systems, e.g. Van Duuren systems
    • H04L1/1829—Arrangements specially adapted for the receiver end
    • H04L1/1835—Buffer management
    • H04L1/1845—Combining techniques, e.g. code combining
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B2201/00—Indexing scheme relating to details of transmission systems not covered by a single group of H04B3/00 - H04B13/00
    • H04B2201/69—Orthogonal indexing scheme relating to spread spectrum techniques in general
    • H04B2201/707—Orthogonal indexing scheme relating to spread spectrum techniques in general relating to direct sequence modulation
    • H04B2201/70707—Efficiency-related aspects
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/08—Arrangements for detecting or preventing errors in the information received by repeating transmission, e.g. Verdan system
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/12—Arrangements for detecting or preventing errors in the information received by using return channel
    • H04L1/16—Arrangements for detecting or preventing errors in the information received by using return channel in which the return channel carries supervisory signals, e.g. repetition request signals
    • H04L1/18—Automatic repetition systems, e.g. Van Duuren systems
    • H04L1/1812—Hybrid protocols; Hybrid automatic repeat request [HARQ]
    • H04L1/1819—Hybrid protocols; Hybrid automatic repeat request [HARQ] with retransmission of additional or different redundancy

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Mobile Radio Communication Systems (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Abstract

第二速率去匹配单元(130)对定义数据Rx的两个数据中的每一个并行地执行第二速率去匹配步骤，以去除已经在基站中执行的第二速率匹配步骤中被重复的位，或者对在基站中已经执行的第二速率匹配步骤中被穿孔的位进行去穿孔。加法器(108，118)并行地执行合并步骤，在该合并步骤中，将存储在IR缓存器(131)中的数据加到已经从第二速率去匹配单元(130)输出的两个数据中的相关联数据上。第一速率去匹配/turbo解码单元(133)对该数据执行第一速率去匹配步骤并同时地重复执行turbo解码步骤，在第一速率去匹配步骤中，已经在基站中执行的第一速率匹配步骤中穿孔的位被重复到已经从输入缓存器(107，117)输出的数据中。结果可以缩短在HS-PDSCH解码器中对接收数据进行处理的时间。

Description

HS-PDSCH解码器及包括其的移动无线通信设备
技术领域
本发明涉及HS-PDSCH(高速物理下行链路共享信道)解码器、在该HS-PDSCH解码器中处理接收数据的方法和安装有该HS-PDSCH解码器的移动无线通信设备。
背景技术
在W-CDMA(宽带码分多址)型的通信系统中，高速下行链路分组接入(HSDPA)功能是用于支持在下行链路方向上的多媒体业务的基本功能之一，并在3GPP(第三代合作伙伴计划)的标准版本release5中被推荐。
如其名称所示，HSDPA是能够在根据3GPP操作的移动无线通信设备之间高速发射和接收数据的功能。HSDPA功能能够向用户确保由于无线接入网络的限制导致先前无法获得的数据传输速度。这里，无线接入网络表示这样的网络，经由该网络，用户的移动无线通信设备与基站可以相互进行通信。
3GPP相关人员目前正在开发极有可能正被实现的高度可靠的HSDPA功能。如果获得这样的HSDPA功能，将可以确保下行链路中以5MHz或更大的带宽的极高数据传输速率，特别是10Mbps。结果，可以提供高质量的应用，比如视频流、会话型应用以及视频点播。
3GPP相关人员开发诸如AMC(自适应调制和编码)以及HARQ(混合自动重复请求)的基本功能，以实现HSDPA功能。
在自适应调制和编码中，基站监视由移动无线通信设备接收的信号的瞬时质量，根据接收信号的监视质量的变化来自动地选择最佳的调制和编码速率，以及根据选择的调制和编码速度来发送数据。
在自适应调制和编码中，例如，当接收的信号具有好的质量时，选择高速16QAM(16正交幅度调制)作为调制系统，而当接收的信号具有差的质量时，选择低速QPSK(正交相移键控调制)。
当接收的信号具有好的质量时，选择具有小的前向纠错能力的编码率，而当接收的信号具有差的质量时，根据信号接收环境来选择具有高的前向纠错能力的编码率。
因此，如果接收信号具有良好质量，则可以通过提高数据传输速率来提高数据传输效率。
HARQ是在现有ARQ功能(错误检测和重发功能)中额外添加了FEC(前向纠错)功能所构成的技术。
在ARQ中，当检测到ARQ所无法收集的错误时，向用户当前正在与之通信的人员发送重发分组的请求。
与之对比，在HARQ中，从用户当前正在与之通信的人员预先接收前向纠错码，并且通过使用该接收的前向纠错码来执行前向纠错。
由此，可以在HARQ中增强通信质量，并减少来自于用户当前正在与之通信的人员的分组重发次数。
此外，在HARQ中，为了提高重发分组的质量，执行查索(chase)/合并步骤(下文中称为“合并步骤”)，其中，将已从中检测到错误的分组与重发分组互相合并起来。
图15是示出合并步骤的框图。
假设在从基站(发射机)发送到用户的移动无线通信设备(接收方)的分组10中检测到错误。
在这样的情况下，用户的移动无线通信设备向基站发送重发该分组的请求。
一旦从用户的移动无线通信设备那里接收到重发分组的请求，基站将分组11发送到用户的移动无线通信设备。
一旦接收到分组11，用户的移动无线通信设备便通过使用加法器12将其中已检测到错误的分组10与重发分组11互相合并，来执行合并步骤。
通过执行合并步骤，可以在HARQ中减少在重发分组中的错误。
下文中解释HARQ步骤。
首先，参考图10解释在基站(发射机)中执行的HARQ步骤。
图10是示出执行作为HARQ步骤的一部分的速率匹配步骤的基站结构的框图。
如图10所示，基站包括Turbo编码单元71、第一速率匹配单元72、IR缓存器(增量冗余缓存器)73、第二速率匹配单元74以及交织/收集单元75。
第一速率匹配单元72由奇偶校验1位处理单元(RM_P1_1)721以及奇偶校验2位处理单元(RM_P2_1)722组成。
第二速率匹配单元74由系统位处理单元(RM_S)741、奇偶校验1位处理单元(RM_P1_2)742、以及奇偶校验2位处理单元(RM_P2_2)743组成。
第一速率匹配单元72接收全部三个位流，具体来讲是已经由tuebo编码单元71编码后的系统位的位流、奇偶校验1位的位流、以及奇偶校验2位的位流。
第一速率匹配单元72将输入到第一速率匹配单元72中的各总位数(系统位的数目Nsys、奇偶校验1位的数目Np1以及奇偶校验2位的数目Np2的总和)与分配给IR缓存器73的空间Nir(Nir＝Nsys+Np1+Np2)进行比较。
如果已经输入到第一速率匹配单元72中的总位数等于或小于分配给IR缓存器73的空间Nir，则已经输入到第一速率匹配单元72中的位流在不受到处理的情况下通过第一速率匹配单元72。
与之对比，如果已经输入到第一速率匹配单元72中的总位数大于空间Nir，则奇偶校验1位处理单元(RM_P1_1)721以及奇偶校验2位处理单元(RM_P2_1)722对奇偶校验1位和奇偶校验2位的位流之中的位进行穿孔。
由于没有对系统位的位流进行穿孔，所以系统位的位流在不受到处理的情况下通过第一速率匹配单元72。
上述的从奇偶校验1位和奇偶校验2位的位流中移除位的操作使得从第一速率匹配单元72输出的总位数等于分配给IR缓存器73的空间Nir。
第二速率匹配单元74从第一速率匹配单元72那里，经由IR缓存器73接收这三个位流。
如果输入到第二速率匹配单元74中的总位数(系统位的数目Nsys、奇偶校验1位的数目Np1以及奇偶校验2位的数目Np2的总和)大于以TTI(发送时间间隔)在HS-PDSCH中可得到的物理信道的的数Ndata(Ndata＝Nt，sys+Nt，p1+Nt，p2)，则系统位处理单元(RM_S)741、奇偶校验1位处理单元(RM_P1_2)742和奇偶校验2位处理单元(RM_P2_2)743对系统位、奇偶校验1位和奇偶校验2位的位流中的位进行穿孔。
如果输入到第二速率匹配单元74的总位数小于数目Ndata，则系统位处理单元(RM_S)741、奇偶校验1位处理单元(RM_P1_2)742和奇偶校验2位处理单元(RM_P2_2)执行重复步骤，其中，重复地将位重复到系统位、奇偶校验1位和奇偶校验2位的位流中。
如果输入到第二速率匹配单元74的总位数等于数目Ndata，则系统位、奇偶校验1位和奇偶校验2位的位流在不受到处理的情况下通过第二速率匹配单元74。
例如，在非专利参考文献1中详述了上述的移除位步骤和重复步骤。
在第二速率匹配单元74中已对其执行了第二速率匹配步骤的数据，在交织/收集单元75中被划分到每个物理信道中，然后被传输到接收方的移动通信设备。
下文参考图11解释在移动通信设备(接收方)中执行的HARQ步骤。
图11是示出执行作为HARQ步骤的已部分的速率去匹配步骤的移动通信设备的结构的框图。
如图11所示，移动通信设备包括去交织/去收集单元85、第二速率去匹配单元84、IR缓存器83、第一速率去匹配单元82以及turbo解码单元81。
第一速率去匹配单元82包括奇偶校验1位处理单元(DRM_P1_1)821和奇偶校验2位处理单元(DRM_P2_1)822。
第二速率去匹配单元84包括系统位处理单元(DRM_S)841、奇偶校验1位处理单元(DRM_P1_2)842以及奇偶校验2位处理单元(DRM_P2_2)843。
参考图11，以与图10中所示的在基站中执行HARQ步骤的顺序相反的顺序，来在移动通信设备中执行HARQ步骤。
第二速率去匹配单元84执行第二速率去匹配步骤，也就是与在第二速率匹配单元74中执行的第二速率匹配步骤相反的步骤。
具体来讲，系统位处理单元(DRM_S)841、奇偶校验1位处理单元(DRM_P1_2)842以及奇偶校验2位处理单元(DRM_P2_2)843执行去重复步骤或去穿孔步骤，在所述去重复步骤中，从已经从去交织/去收集单元85接收的位流之中，穿孔掉已在基站中在第二速率匹配步骤中重复的位；在所述去穿孔步骤中，将“0”作为已在基站中在第二速率匹配步骤中穿孔的位，添加到已经从去交织/去收集单元85接收的位流中。
第一速率去匹配单元82执行第一速率去匹配步骤，也就是与在第一速率匹配单元72中执行的第一速率匹配步骤相反的步骤。
具体来讲，奇偶校验1位处理单元(DRM_P1_1)821和奇偶校验2位处理单元(DRM_P2_1)822将“0”作为已在基站中在第一速率匹配步骤中穿孔的位，添加到从IR缓存器83传送来的位流中。
因为在第一速率匹配步骤中没有对系统位的位流中的位进行穿孔，所以系统位的位流在不受到处理的情况下通过第一速率匹配单元82。
在第一速率去匹配单元82中对其执行了第一速率去匹配步骤的数据，然后在Turbo解码单元81中被解码。
下文解释传统的HS-PDSCH解码器。
图12是传统HS-PDSCH解码器的框图。
参考图12，传统HS-PDSCH解码器包括接收数据缓存器400、解调器401、去交织/去收集单元402、第二速率去匹配单元403、加法器404、IR缓存器405、第一速率去匹配单元406、输入缓存器407、turbo解码器408以及选择器410。
接收数据缓存器400临时地存储由HS-PDSCH的分组数据组成的接收数据Rx。
解调器401对从接收数据缓存器400的相关地址读出的数据进行解调。
去交织/去收集单元402对已经在解调器401中解调的数据执行去交织/去收集步骤。
第二速率去匹配单元403执行第二速率去匹配步骤，其中，从已在去交织/去收集单元402中执行了去交织/去收集步骤的数据中，穿孔掉已经在基站中在第二速率匹配步骤中被重复的位，或者在已在去交织/去收集单元402中执行了去交织/去收集步骤的数据内，重复已经在基站中在第二速率匹配步骤中被穿孔掉的位。
加法器404执行合并步骤，在该合并步骤中，将从第二速率去匹配单元403传送来的输出与从选择器410传送来的输出互相相加。
IR缓存器405临时地存储已在加法器404中对其执行了合并步骤的数据，来作为要在加法器404中执行的下个合并步骤中做加法的数据。这里，IR缓存器405具有位宽X。
选择器410在从IR缓存器405传送来的输出和“0”中选择一个，并且将选择的那个输出到加法器404。
例如，如果接收数据Rx由最新发送的分组数据组成，则选择器410选择并输出“0”，在该情况下，加法器404将“0”加到从第二速率去匹配单元403传送来的输出上。由此，将从第二速率去匹配单元403传送来的输出照原样写入到IR缓存器405内，为下个合并步骤做好准备。
与之对比，如果接收数据Rx由重发的分组数据组成，则选择器410选择并输出从IR缓存器405传送来的输出，在该情况下，加法器404将存储在IR缓存器405中的一地址中但是还未重发的分组数据加到从第二速率去匹配单元403传送来的输出上。该加法的结果被写入到IR缓存器405中的该地址(也就是在该加法之前从IR缓存器405读出所述数据的地址)，为下个合并步骤做好准备。
第一速率去匹配单元406执行第一速率去匹配步骤，其中，将已经在基站中在第一速率匹配步骤中被穿孔掉的位重复到从IR缓存器405输出的数据中。
输入缓存器407临时地存储从第一速率去匹配单元406传送来的输出，位要在turbo解码器408中执行的turbo解码步骤做好准备。
Turbo解码器408重复地对从IR缓存器407传送来的数据执行turbo解码步骤，并输出解码结果409。
此外，turbo解码器408还基于解码结果409执行CRC(循环冗余校验)判断步骤。CRC判断的结果(OK或NG)被最终通过发射机(未示出)报告给基站。
下文中参考图13解释图12所示的传统HS-PDSCH的操作。
参考图13，传统HS-PDSCH的操作由第一阶段、第二阶段和第三阶段组成。
在第一阶段，分别在解调器401、去交织/去收集单元402、第二速率去匹配单元403以及加法器404中，对从基站接收的数据Rx执行解调步骤、去交织步骤和去收集步骤、第二速率去匹配步骤以及合并步骤。结果被存储在IR缓存器405中。
在第二阶段，在第一速率去匹配单元406中，对从IR缓存器405传送来的数据执行第一速率去匹配步骤。结果被存储在输入缓存器407中。
在第三阶段，在turbo解码单元408中，对从输入缓存器407传送来的数据执行turbo解码步骤和CRC步骤。
turbo解码步骤基于具有重复结构的算法。由此，在每个turbo解码步骤中，从输入缓存器407读出输入数据，并对由此读出的数据执行turbo解码步骤。
非专利参考文献1：3GPP TS25.212V5.3.0(Release 5)
发明内容
如上所述，在传统HS-PDSCH解码器中处理接收数据所需要的总时间等于以下时间的总和：在第一阶段处理接收数据送需要的时间、在第二阶段处理接收数据送需要的时间，以及在第三阶段处理接收数据送需要的时间。由此，处理接收数据所需要的总时间通常较长。
然而，诸如移动电话之类的移动通信设备被严格要求完成实时通信。因此，对于其上安装有HS-PDSCH解码器的移动通信设备非常重要的是，缩短在HS-PDSCH解码器中处理接收数据所需要的时间，并实现有效的HSDPA功能。
本发明的目的是提供HS-PDSCH解码器、在该HS-PDSCH解码器中处理接收数据的方法和包括该HS-PDSCH解码器的移动无线通信设备，所有这些都能够缩短处理接收数据所需要的时间。
为了获得上述目的，在第一方面，本发明提供用于处理接收数据的HS-PDSCH解码器，对接收数据执行第一速率匹配步骤和第二速率匹配步骤，在第一速率匹配步骤中，根据在基站的IR缓存器中可以存储的位数来在基站中穿孔位；而在第二速率匹配步骤中，根据可以通过HS-PDSCH传输的位数来重复或穿孔位，并且该HS-PDSCH解码器包括：第二速率去匹配单元，并行地接收定义接收数据的N个(N表示等于或大于2的整数)数据，并行地对该N个数据执行第二速率去匹配步骤，以去除在第二速率匹配步骤中已经被重复的位或对已经在第二速率匹配步骤中穿孔的位进行去穿孔，并输出已被执行了第二速率去匹配步骤的N个数据；N个加法器，执行合并步骤，以并行地将预定数据加到已经从第二速率去匹配单元输出的N个数据中的对应单个数据上，并输出已经执行了合并步骤的数据；第一速率去匹配单元，对已经从N个加法器输出的数据执行第一速率去匹配步骤，以便对已经在第一速率匹配步骤中穿孔的位进行去穿孔，以及输出已经执行第一速率去匹配步骤的数据；以及解码器，重复地对已经从第一速率去匹配单元输出的数据执行turbo解码步骤。
在根据本发明第一方面的HS-PDSCH解码器中，因为对由接收数据组成的N个数据并行地执行第二速率去匹配步骤和合并步骤，所以用于执行第二速率去匹配步骤和合并步骤的时间是在传统HS-PDSCH解码器中的对应时间的1/N，而在传统HS-PDSCH解码器中，第二速率去匹配步骤和合并步骤是被分开地执行的。一次，可以显著地缩短在HS-PDSCH解码器中完全处理接收数据所需要的时间。
第二方面，本发明提供用于处理接收数据的HS-PDSCH解码器，对该接收数据执行了第一速率匹配步骤和第二速率匹配步骤，在第一速率匹配步骤中，根据在基站的IR缓存器中的可存储位数来在基站中穿孔位；而在第二速率匹配步骤中，根据可以通过HS-PDSCH传输的位数来重复或穿孔位，该HS-PDSCH解码器包括：第二速率去匹配单元，并行地接收定义接收数据的N个(N表示等于或大于2的整数)数据，并行地对该N个数据执行第二速率去匹配步骤以去除已经在第二速率匹配步骤中被重复的位或者对已经在第二速率匹配步骤中被穿孔的位进行去穿孔，并输出已经执行了第二速率去匹配步骤的N个数据；N个加法器，执行合并步骤，以并行地将预定数据加到在已经从第二速率去匹配单元输出的N个数据中的对应单个数据上，并输出已经执行合并步骤的数据；N个输入缓存器，每个输入缓存器与N个加法器中的每一个相关联，每个输入缓存器临时地存储和输出已经从N个加法器中的相关加法器输出的数据；以及第一速率去匹配/解码单元，对已经从N个输入缓存器输出的数据执行第一速率去匹配步骤，以便对已经在第一速率匹配步骤中被穿孔的位进行去穿孔，并且对已经从N个输入缓存器输出的数据重复地执行turbo解码步骤。
根据本发明第二方面的HS-PDSCH解码器使得可以显著地缩短执行第二速率去匹配步骤和合并步骤所需要的时间，并且可以进一步缩短执行第一速率去匹配步骤和turbo解码步骤所需要的时间。由此，可以显著地缩短在HS-PDSCH解码器中完全处理接收数据所需要的时间。
第三方面，本发明提供用于处理接收数据的HS-PDSCH解码器，对该接收数据执行第一速率匹配步骤和第二速率匹配步骤，在第一速率匹配步骤中，根据在基站的IR缓存器中的可存储位数来在基站中穿孔位，而在第二速率匹配步骤中，根据可以通过HS-PDSCH传输的位数来重复或穿孔位，该HS-PDSCH解码器包括：第二速率去匹配单元，对接收数据执行第二速率去匹配步骤，以便对已经在第二速率匹配步骤中被重复的位进行穿孔或者对已经在第二速率匹配步骤中被穿孔的位进行去穿孔，并输出已经执行了第二速率去匹配步骤后的接收数据；加法器，执行合并步骤，以将预定数据加到已经从第二速率去匹配单元输出的数据上，并输出已经执行了合并步骤的数据；输入缓存器，临时地存储和输出已经从加法器输出的数据；以及第一速率去匹配/解码单元，对已经从输入缓存器输出的数据执行第一速率去匹配步骤，以便对已经在第一速率匹配步骤中被穿孔的位进行去穿孔，并且对已经从输入缓存器输出的数据重复地执行turbo解码步骤。
在根据本发明第三方面的HS-PDSCH解码器中，因为同时地执行第一速率去匹配步骤和turbo解码步骤，可以相对于传统HS-PDSCH解码器显著缩短用于执行第一速率去匹配步骤和turbo解码步骤的时间，而在传统HS-PDSCH解码器中，第一速率去匹配步骤和turbo解码步骤是分开地执行的。由此，可以显著地缩短在HS-PDSCH解码器中完全处理接收数据所需要的时间。
在根据本发明第三方面的HS-PDSCH解码器中，第一速率去匹配/解码单元可以包括：去穿孔单元，用于输出将要被重复到已经从输入缓存器输出的数据中的位；去匹配计算单元，用于计算和输出去匹配位置，该去匹配位置表示在第一turbo解码步骤中，已经从去穿孔单元输出的位被重复到已经从输入缓存器输出的数据中的位置；去匹配位置存储单元，用于存储和输出已经由去匹配计算单元计算出来的去匹配位置；选择器，用于在第一turbo解码步骤中选择从去匹配计算单元传送来的输出，以及在第二或后续turbo解码步骤中选择从去匹配位置存储单元传送来的输出，并将所选择的输出作为控制信号输出，以用于控制从输入缓存器传送来的数据输出和从去穿孔单元传送来的位输出；以及turbo解码单元，用于执行第一速率去匹配步骤以及重复地执行turbo解码步骤，在第一速率去匹配步骤中，将已经从去穿孔单元输出的位重复到已经从输入缓存器输出的数据中。
可选择地，在根据本发明第三方面的HS-PDSCH解码器中，第一速率去匹配/解码单元可以包括：去穿孔单元，用于输出将要被重复到已经从输入缓存器输出的数据中的位；去匹配计算单元，用于计算去匹配位置，该去匹配位置表示已经从去穿孔单元输出的位被重复到已经从输入缓存器输出的数据中的位置，并且将所计算出的去匹配位置作为控制信号输出，以控制输出从输入缓存器传送来的数据以及输出从去穿孔单元传送来的位；以及turbo解码单元，用于执行第一速率去匹配步骤以及重复地执行turbo解码步骤，在第一速率去匹配步骤中，已经从去穿孔单元输出的位被重复到已经从输入缓存器输出的数据中。
在根据本发明第二方面的HS-PDSCH解码器中，第一速率去匹配/解码单元可以包括：去穿孔单元，用于输出将要被重复到已经从N个输入缓存器输出的数据中的位；去匹配计算单元，用于计算并输出去匹配位置，该去匹配位置表示在第一turbo解码步骤中，已经从去穿孔单元输出的位被重复到已经从N个输入缓存器输出的数据中的位置；去匹配位置存储单元，用于存储和输出已经由去匹配计算单元计算出来的去匹配位置；选择器，用于在第一turbo解码步骤中选择从去匹配计算单元传送来的输出，以及在第二或后续turbo解码步骤中选择从去匹配位置存储单元传送来的输出，并将所选择的输出作为控制信号输出，以控制从N个输入缓存器传送来的数据输出和从去穿孔单元传送来的位输出；以及turbo解码单元，用于执行第一速率去匹配步骤并重复地执行turbo解码步骤，在第一速率去匹配步骤中，将已经从去穿孔单元输出的位重复到已经从N个输入缓存器输出的数据内。
在根据本发明第二方面的HS-PDSCH解码器中，第一速率去匹配/解码单元可以包括：去穿孔单元，用于输出将要被重复到已经从N个输入缓存器输出的数据中的位；去匹配计算单元，用于计算去匹配位置，该去匹配位置表示已经从去穿孔单元输出的位被重复到已经从N个输入缓存器输出的数据中的位置，并且将所计算出的去匹配位置作为控制信号输出，以控制从N个输入缓存器传送来的数据输出和从去穿孔单元传送来的位输出；以及turbo解码单元，用于执行第一速率去匹配步骤以及重复地执行turbo解码步骤，在第一速率去匹配步骤中，已经从去穿孔单元输出的位被重复到已经从N个输入缓存器输出的数据内。
根据本发明第一或第二方面的HS-PDSCH解码器可以进一步包括：N个接收数据缓存器，用于临时地存储并输出接收数据；N个解调器，每个解调器与N个接收数据缓存器中的每个相关联，每个解调器对从N个接收数据缓存器中的相关联的接收数据缓存器输出的数据进行解调，并输出由此解调后的数据；以及N个去交织/去收集单元，每个去交织/去收集单元与N个解调器中的每个相关联，并且每个去交织/去收集单元对已经从N个解调器中的相关联解调器输出的数据执行去交织/去收集步骤，并将执行了去交织/去收集步骤的数据输出到第二速率去匹配单元。
根据本发明第一方面或第二方面的HS-PDSCH解码器还可以包括IR缓存器，该IR缓存器临时地存储并输出已经从N个加法器的每一个输出的数据，来作为要在下一个合并步骤中在N个加法器中被加上的预定数据。
例如，上述HS-PDSCH解码器可以被安装在移动无线通信设备中。移动无线通信设备例如包括移动电话。
作为第四方面，本发明提供在HS-PDSCH解码器中对执行了第一速率匹配步骤和第二速率匹配步骤的接收数据进行处理的方法，在第一速率匹配步骤中，根据在基站的IR缓存器中可存储的位数，在基站中穿孔位；而在第二速率匹配步骤中，根据可以通过HS-PDSCH传输的位数，重复或穿孔位，该方法包括：第一步骤，并行地接收定义接收数据的N个(N表示等于或大于2的整数)数据，并且并行地对该N个数据执行第二速率去匹配步骤，以去除已经在第二速率匹配步骤中被重复的位或者对已经在第二速率匹配步骤中被穿孔的位进行去穿孔；第二步骤，执行合并步骤，以并行地将预定数据加到已经被执行了第二速率去匹配步骤的N个数据中的对应单个数据上；第三步骤，对已经被执行合并步骤的数据执行第一速率去匹配步骤，以便对已经在第一速率匹配步骤中被穿孔的位进行去穿孔；以及第四步骤，对已经被执行了第一速率去匹配步骤的数据执行turbo解码步骤。
根据本发明第四方面的方法提供与由根据本发明第一方面的HS-PDSCH解码器提供的优势相同的优势。
作为第五方面，本发明提供在HS-PDSCH解码器中对已经执行了第一速率匹配步骤和第二速率匹配步骤的接收数据进行处理的方法，在第一速率匹配步骤中，根据在基站的IR缓存器中可存储的位数，在基站中穿孔位；而在第二速率匹配步骤中，根据可以通过HS-PDSCH传输的位数，重复或穿孔位，该方法包括：第一步骤，并行地接收定义接收数据的N个(N表示等于或大于2的整数)数据，并行地对该N个数据执行第二速率去匹配步骤，以去除已经在第二速率匹配步骤中被重复的位或对已经在第二速率匹配步骤中被穿孔的位进行去穿孔；第二步骤，执行合并步骤，以将预定数据并行地加到已经被执行了第二速率去匹配步骤的N个数据中的对应单个数据上；以及第三步骤，对已经执行了合并步骤的数据执行第一速率去匹配步骤，以便对已经在第一速率匹配步骤中被穿孔的位进行去穿孔，并且重复地对已经执行了合并步骤的数据执行turbo解码步骤。
根据本发明第五方面的方法提供了与由根据本发明第二方面的HS-PDSCH解码器所提供的那些优势相同的优势。
作为第六方面，本发明提供在HS-PDSCH解码器中对已经执行了第一速率匹配步骤和第二速率匹配步骤的接收数据进行处理的方法，在第一速率匹配步骤中，根据在基站的IR缓存器内可存储的位数，在基站中穿孔位；而在第二速率匹配步骤中，根据可以通过HS-PDSCH传输的位数来重复或穿孔位，该方法包括：第一步骤，对接收数据执行第二速率去匹配步骤，以去除已经在第二速率匹配步骤中被重复的位或者对已经在第二速率匹配步骤中被穿孔的位进行去穿孔；第二步骤，执行合并步骤，以将预定数据加到已经被执行了第二速率去匹配步骤的数据上；以及第三步骤，对已经执行了合并步骤的数据执行第一速率去匹配步骤，以便对已经在第一速率匹配步骤中被穿孔的位进行去穿孔，并且对已经被执行合并步骤的数据重复地执行turbo解码步骤。
根据本发明第六方面的方法提供与由根据本发明第三方面的HS-PDSCH解码器所提供的那些优势相同的优势。
在根据本发明第六方面的方法中，第三步骤可以包括：第五步骤，输出将要被重复到已经被执行了合并步骤的数据中的位；第六步骤，计算并输出去匹配位置，该去匹配位置表示在第一turbo解码步骤中，第五步骤中已经被输出的位被重复到已经被执行合并步骤的数据中的位置；第七步骤，存储并输出该去匹配位置；第八步骤，在第一turbo解码步骤中选择在第六步骤中传送来的输出，并且在第二或后续turbo解码步骤中选择在第七步骤中传送来的输出，以及将所选择的输出作为控制信号输出，以控制在第六步骤中传送来的输出和在第七步骤中传送来的输出；以及第九步骤，执行第一速率去匹配步骤并且重复地执行turbo解码步骤，在第一速率去匹配步骤中，将在第六步骤中已经输出的位重复到在第七步骤中已经输出的数据中。
在根据本发明第六方面的方法中，第三步骤可以包括：第五步骤，输出将要被重复到已经被执行了合并步骤的数据中的位；第六步骤，计算去匹配位置，该去匹配位置表示在第五步骤中已经被输出的位被重复到已经被执行合并步骤的数据中的位置，并且将所计算出的去匹配位置作为控制信号输出，以用于控制输出已经被执行合并步骤的数据和输出在第五步骤中传送来的位；以及第七步骤，执行第一速率去匹配步骤并且重复地执行turbo解码步骤，在第一速率去匹配步骤中，将在第五步骤中已经被输出的位重复到已经被执行合并步骤的数据内。
根据本发明第五方面的方法中，第三步骤可以包括：第五步骤，输出将要被重复到已经被执行了合并步骤的N个数据中的位；第六步骤，计算并输出去匹配位置，该去匹配位置表示在第一turbo解码步骤中，在第五步骤中已经输出的位被重复到该N个数据中的位置；第七步骤，存储并输出在第六步骤中已经计算出的去匹配位置；第八步骤，在第一turbo解码步骤中选择在第六步骤中传送来的输出，并且在第二或后续turbo解码步骤中选择在第七步骤中传送来的输出，并且将所选择的输出作为控制信号输出，以控制输出N个数据和输出在第五步骤中传送来的位；以及第九步骤，执行第一速率去匹配步骤并重复地执行turbo解码步骤，在第一速率去匹配步骤中，将在第五步骤中已经输出的位被重复到该N个数据内。
根据本发明第五方面的方法中，第三步骤可以包括：第五步骤，输出将要被重复到已经被执行合并步骤的N个数据内的位；第六步骤，计算去匹配位置，该去匹配位置表示在第五步骤中已经输出的位被重复到N个数据中的位置，并将所计算出的去匹配位置作为控制信号输出，以控制输出该N个数据已经输出在第五步骤中传送来的位；以及第七步骤，执行第一速率去匹配步骤并重复地执行turbo解码步骤，在第一速率去匹配步骤中，将在第五步骤中已经输出的位重复到该N个数据内。
根据本发明第四方面或第五方面的方法可以进一步包括：将接收数据划分为N个数据，以及临时地存储该N个数据，对该N个数据的每个数据进行解调，以及对由此解调后的N个数据的每个执行去交织/去收集步骤。
可以将在HS-PDSCH解码器中处理接收数据的上述方法构造为计算机程序。
发明优势
根据本发明，提供可以显著缩短处理接收数据所需总时间的优势。
附图说明
图1是示出根据本发明第一实施例的HS-PDSCH解码器的结构的框图；
图2是示出根据本发明第二实施例的HS-PDSCH解码器的结构的框图；
图3是示出根据本发明第二实施例的HS-PDSCH解码器中的根据第一实例的第一速率去匹配/turbo解码单元的结构的框图；
图4是示出根据本发明第二实施例的HS-PDSCH解码器中的根据第二实例的第一速率去匹配/turbo解码单元的结构的框图；
图5示出根据本发明第二实施例的HS-PDSCH解码器的操作，其中，该HS-PDSCH解码器包括图3所示的第一速率去匹配/turbo解码单元；
图6示出根据本发明第二实施例的HS-PDSCH解码器的操作，其中，该HS-PDSCH解码器包括图4所示的第一速率去匹配/turbo解码单元；
图7是示出根据本发明第二实施例的HS-PDSCH解码器中的根据实例的第二速率去匹配单元的结构的框图；
图8是示出根据本发明第三实施例的HS-PDSCH解码器的结构的框图；
图9被用于解释跟踪/合并步骤；
图10是其中执行HARQ步骤的基站的框图；
图11是执行HARQ步骤的移动通信设备的框图；
图12是传统HS-PDSCH解码器的框图；
图13被用于解释传统HS-PDSCH解码器的操作。
参考数字指示
100第一接收数据缓存器
110第二接收数据缓存器
101第一解调器
111第二解调器
102第一去交织/去收集单元
112第二去交织/去收集单元
130第二速率去匹配单元
108第一加法器
118第二加法器
131 IR缓存器
104第一选择器
114第二选择器
107第一输入缓存器
117第二输入缓存器
133第一速率去匹配/turbo解码单元
200去穿孔单元
201选择器
202 turbo解码/CRC判断单元
203第一速率去匹配计算单元
204去匹配位置存储单元
300去穿孔单元
301第一速率去匹配计算单元
302 turbo解码/CRC判断单元
具体实施方式
下面将参考附图来解释用于实现本发明的最佳实施例。
(第一实施例)
图1是根据本发明第一实施例的HS-PDSCH解码器的框图。
根据当前实施例的HS-PDSCH解码器被安装在例如移动电话的移动无线通信设备中。
如图1所示，根据第一实施例的HS-PDSCH解码器包括接收数据缓存器500、解调器501、去交织/去收集单元502、第二速率去匹配单元503、加法器504、IR缓存器505、第一速率去匹配/turbo解码单元508和选择器510。
接收数据缓存器500临时地存储由HS-PDSCH的分组数据组成的接收数据Rx。
解调器501对从接收数据缓存器500的相关联地址读出的数据进行解调。
去交织/去收集单元502对已经在解调器501中解调的数据执行去交织/去收集步骤。
第二速率去匹配503执行第二速率去匹配步骤，其中，从去交织/去收集单元502中已被执行了去交织/去收集步骤的数据中，穿孔掉已在基站中在第二速率匹配步骤中被重复的位；或者，将已在基站中在第二速率匹配步骤中被穿孔的位重复到已经在去交织/去收集单元502中被执行了去交织/去收集步骤的数据内。
加法器504执行合并步骤，在该合并步骤中，将从第二速率去匹配单元传送来的输出和从选择器510传送来的输出彼此相加。
IR缓存器505临时地存储已经在加法器504中对其执行了合并步骤的数据，作为要在加法器504中执行的下一个合并步骤中被加上的数据。这里，IR缓存器505具有位宽X。
选择器510在从IR缓存器505传送来的输出和“0”之中选择一个，并将选择的那个输出到加法器504。
例如，如果接收数据Rx由最新发送的分组数据组成，则选择器510选择并输出“0”，在这种情况下，加法器504将“0”加到从第二速率去匹配单元503传送来的输出上。因此，将从第二速率去匹配单元503传送来的输出原样写入到IR缓存器505中，以准备下一个合并步骤。
与之对比，如果接收数据Rx由重发的分组数据组成，则选择器510选择并输出从IR缓存器505传送来的输出，在这种情况下，加法器504将存储在IR缓存器505内的一地址中但还未被重发的分组数据加到从第二速率去匹配单元503传送来的输出上。该加法的结果被写入IR缓存器505内的所述地址中(也就是在该加法之前从IR缓存器505中读出所述数据的地址)，以准备下一个合并步骤。
第一速率去匹配/turbo解码单元508不仅执行第一速率去匹配步骤，还重复地执行turbo解码步骤，并输出解码的结果509，其中在所述第一速率去匹配步骤中，将已在基站中在第一速率匹配步骤中穿孔掉的位重复到从IR缓存器505输出的数据内。
此外，第一速率去匹配/turbo解码单元508还基于解码结果509来执行CRC(循环冗余校验)判断步骤。最终将CRC判断的结果(OK或NG)通过发射机(未示出)报告给基站。
如图13所示，图12所示的传统HS-PDSCH解码器的操作由三个阶段组成，也就是第一阶段、第二阶段和第三阶段。
与之对比，在根据第一实施例的HS-PDSCH解码器的操作中，第二和第三阶段被同时执行。
在根据第一实施例的HS-PDSCH解码器中，在第一速率去匹配/turbo解码单元508中，同时地执行第一速率去匹配步骤和turbo解码步骤。
在传统的HS-PDSCH解码器中，分开地执行第一速率去匹配步骤和turbo解码步骤。因此假设将执行第一速率去匹配步骤所需要的时间表示为T1，以及将执行turbo解码步骤所需要的时间表示为T2，则在传统的HS-PDSCH解码器中处理接收数据所需要的总时间为(T1+T2)。
与之对比，由于在根据第一实施例的HS-PDSCH解码器中同时地执行第一速率去匹配步骤和turbo解码步骤，所以在根据第一实施例的HS-PDSCH解码器中处理接收数据需要的总时间等于T1或T2(具体来讲，如果T1大于T2，则总时间等于T1，而如果T2大于T1，则总时间等于T2)。
如上所述，相对于其中单独执行两个步骤的传统HS-PDSCH解码器而言，根据第一实施例的HS-PDSCH解码器使得可以显著地缩短执行第一速率去匹配步骤和turbo解码步骤两者所需要的时间。因此，可以显著地缩短在HS-PDSCH解码器中处理接收数据所需要的总时间。
(第二实施例)
图2是根据本发明第二实施例的HS-PDSCH解码器的框图。
根据当前实施例的HS-PDSCH解码器被安装在例如移动电话的移动无线通信设备中。
如图2所示，根据第二实施例的HS-PDSCH解码器包括第一接收数据缓存器100、第二接收数据缓存器110、第一解调器101、第二解调器111、第一去交织/去收集单元102、第二去交织/去收集单元112、第二速率去匹配单元130、第一加法器108、第二加法器118、IR缓存器131、第一选择器(SEL)104、第二选择器(SEL)114、第一输入缓存器107、第二输入缓存器117以及第一速率去匹配/turbo解码单元133。
在根据第二实施例的HS-PDSCH解码器中，在第二速率去匹配单元130以及第一加法器108和第二加法器118中，并行地执行第二速率去匹配步骤和合并步骤，此外，在第一速率去匹配/turbo解码单元133中同时地执行第一速率去匹配步骤和turbo解码步骤。
第一接收数据缓存器100和第二接收数据缓存器110两者同时地临时存储由HS-PDSCH的分组数据组成的接收数据Rx。
与第一接收数据缓存器100相关联的第一解调器101，对从第一接收数据缓存器100的相关地址读出的数据进行解调。与第二接收数据缓存器110相关联的第二解调器111，对从第二接收数据缓存器110的相关地址读出的数据进行解调。
与第一解调器101相关联的第一去交织/去收集单元102，对已经在第一解调器101中解调的数据执行去交织/去收集步骤。与第二解调器111相关联的第二去交织/去收集单元112，对已经在第二解调器102中解调的数据执行去交织/去收集步骤。
第二速率去匹配单元130并行地接收在第一去交织/去收集单元102和第二去交织/去收集单元112中已经分别对其中每一个执行了去交织/去收集步骤的两个数据，并且并行地执行第二速率去匹配步骤，在该第二速率去匹配步骤中，从该两个数据中穿孔掉已在基站中在第二速率匹配步骤中被重复的位，或者将已在基站中在第二速率匹配步骤中被穿孔掉的位重复到该两个数据中。
曾对系统位、奇偶校验1位和奇偶校验2位的位流执行第二速率匹配步骤。
输入到第二速率去匹配单元130的两个数据包括接收数据Rx，但是彼此不同。
输入到第二速率去匹配单元130的两个数据可以以多种方式彼此区分。
例如，分别由第一解调器101和第二解调器111从第一接收数据缓存器100和第二接收数据缓存器110中读出数据的地址可以被设置为彼此不同。
作为替换方案，由于如果调制基于16QAM，则在第一和第二解调器101和111中可以从接收数据Rx获得四个解调数据；而如果调制基于QPSK，则可以在第一和第二解调器101和111中从接收数据Rx获得两个解调数据，所以可以在由此获得的解调数据中输出彼此不同的两个解调数据。
作为替换方案，第一去交织/去收集单元102将数据输出到第二速率去匹配单元130的顺讯可以不同于第二去交织/去收集单元112将数据输出到第二速率去匹配单元130的顺序。
第一加法器108执行合并步骤，在该合并步骤中，从第二速率去匹配单元130传送来的输出之一与从第一选择器104传送来的输出彼此相加。第二加法器118执行合并步骤，在该合并步骤中，从第二速率去匹配单元130传送来的另一输出与从第二选择器113传送来的输出彼此相加。
第一和第二加法器108和118并行地执行合并步骤。
IR缓存器131临时地存储已经在第一加法器108和第二加法器118的每个中对其执行了合并步骤的数据，作为要在第一加法器108和第二加法器118中的每个中执行的下一个合并步骤中被加上的数据。
由于第二速率去匹配步骤和合并步骤是并行地执行的，所以IR缓存器131的尺寸和位宽与传统HS-PDSCH解码器的IR缓存器的尺寸和位宽相比发生变化。
例如，假设在传统HS-PDSCH解码器中的IR缓存器具有尺寸N和位宽X，则根据第二实施例的HS-PDSCH解码器中的IR缓存器131具有尺寸N/2和位宽X/2。
具体来讲，从第一加法器108传送来的X位输出被存储在IR缓存器131的一地址中的LSB(最低有效位)中的X位位置中，同时，从第二加法器118传送来的X位输出被存储在IR缓存器131的一地址中的MSB(最高有效位)中的X位位置中。
与第一加法器108相关联的第一选择器104，在从IR缓存器131传送来的输出和“0”之中选择一个，并将选择的那个输出到第一加法器108。与第二加法器118相关联的第二选择器114，在从IR缓存器131传送来的输出和“0”之中选择一个，并将选择的那个输出到第二加法器118。
例如，如果接收数据Rx由最新发送的分组数据组成，则第一和第二选择器104和114选择并输出“0”，在这种情况下，第一和第二加法器108和118将“0”加到从第二速率去匹配单元130传送来的输出105和115的每一个上。由此，从第二速率去匹配单元130传送来的输出105和115被原样写入到IR缓存器131中，以准备下一个合并步骤。
与之对比，如果接收数据Rx由重发的分组数据组成，则第一选择器104选择并输出位于在IR缓存器131的一地址中的LSB中的X位位置处但尚未被重发的数据，而第二选择器114选择并输出位于在IR缓存器131的一地址中的MSB中的X位位置处但尚未被重发的分组数据。
第一加法器108将位于IR缓存器131的一地址中的LSB中的X-位位置处但尚未被重发的数据加到从第二速率去匹配单元130传送来的输出105上，而第二加法器118将位于IR缓存器131的一地址中的MSB中的X位位置处但尚未被重发的数据加到从第二速率去匹配单元130传送来的输出115上。
结果得到的数据被写入到IR缓存器131中的所述地址(即在该加法之前从IR缓存器131读出所述数据的地址)内，以准备下一个合并步骤。
与第一加法器108相关联的第一输入缓存器107临时地存储从第一加法器108输出的数据，以准备要在第一速率去匹配/turbo解码单元133中执行的turbo解码步骤。
类似地，与第二加法器118相关联的第二输入缓存器117临时地存储从第二加法器118输出的数据，以准备要在第一速率去匹配/turbo解码单元133中执行的turbo解码步骤。
通过从第一速率去匹配/turbo解码单元133传送来的输出控制信号132，控制第一和第二输入缓存器107和117将数据输出到第一速率去匹配/turbo解码单元133时的定时。
第一速率去匹配/turbo解码单元133不仅执行第一速率去匹配步骤，还重复地执行turbo解码步骤，并输出解码的结果134，其中在所述第一速率去匹配步骤中，将已在基站中在第一速率匹配步骤中被穿孔掉的位重复到从第一和第二输入缓存器107和117传送来的数据109和119内。
第一速率匹配步骤是对奇偶校验1位和奇偶校验2位的位流执行的。
此外，第一速率去匹配/turbo解码单元133还基于解码结果134执行CRC判断步骤。最终将CRC判断的结果(OK或NG)通过发射机(未示出)报告给基站。
第一速率去匹配/turbo解码单元133将输出控制信号132传输到第一和第二输入缓存器107和117，从而控制第一和第二输入缓存器107和117输出数据时的定时。
如上所解释的，根据第二实施例的HS-PDSCH解码器被设计为并行地执行第二速率去匹配步骤和合并步骤，并且还同时地执行第一速率去匹配步骤和turbo解码步骤。由此，可以显著缩短在HS-PDSCH解码器中处理接收数据所需要的总时间。
在下文中参考图3和4解释第一速率去匹配/turbo解码单元133的详细结构。
图3是根据第一实例的第一速率去匹配/turbo解码单元133的结构的框图。
参考图3，根据第一实例的第一速率去匹配/turbo解码单元133包括去穿孔单元200、选择器210、turbo解码/CRC判断单元202、第一速率去匹配计算单元203、以及去匹配位置存储单元204。
去穿孔单元200输出“0”，该“0”将被分别地重复到从第一和第二输入缓存器107和117传送来的数据109和119中。
去穿孔单元200接收从选择器201传送来的输出控制信号132，并根据接收到的输出控制信号132控制输出位“0”时的定时。
第一速率去匹配计算单元203根据预先从基站传输到移动通信设备的用于计算速率去匹配的错误参数，分别为从第一和第二输入缓存器107和117传送来的数据109和119计算去匹配位置，也就是位“0”将被重复的位置。
去匹配位置存储单元204内存储已经在第一速率去匹配计算单元203中计算出来的去匹配位置。
当首先执行turbo解码步骤(第一次迭代)时，选择器201选择从第一速率去匹配计算单元203传送来的输出，而当接下来或稍后执行turbo解码步骤(第二次迭代)时，选择器201选择从去解码位置存储单元204传送来的输出。
将从选择器201传送来的输出作为输出控制信号132输入到去穿孔单元200、第一输入缓存器107和第二输入缓存器117中，根据该输出控制信号132，来控制从第一和第二输入缓存器107和117传送来的数据输出以及从去穿孔单元200传送来的位输出。
turbo解码步骤具有重复的算法。由此，在turbo解码步骤中需要分别从第一和第二输入缓存器107和117读出数据109和119，并且对由此读出的数据执行turbo解码。
因此，在第一实例中，根据输出控制信号132，从第一和第二输入缓存器107和117交替地输出数据109和119。
当需要执行去穿孔步骤时，使第一和第二输入缓存器107和117停止传送输出信号，并且使去穿孔单元200根据输出控制信号132来传送位“0”。
Turbo解码/CRC判断单元202分别对从第一和第二输入缓存器107和117传送来的数据109和119交替地执行turbo解码步骤，以及当需要执行去穿孔步骤时，该Turbo解码/CRC判断单元202执行第一速率去匹配步骤，在该第一速率去匹配步骤中，从去穿孔单元200传送来的位“0”在其去穿孔位置处被重复到数据109和119中。
如上所述，在第一实例中，turbo解码/CRC判断单元202不仅执行turbo解码步骤，还执行第一速率去匹配步骤。
此外，仅仅在第一turbo解码步骤需要执行要由第一速率去匹配计算单元203完成的去匹配位置的计算，而该计算在第二和后续turbo解码步骤中可以省略。
图4是根据第二实例的第一速率去匹配/turbo解码单元133的结构的框图。
参考图4，根据第二实例的第一速率去匹配/turbo解码单元133包括去穿孔单元300、第一速率去匹配计算单元301和turbo解码/CRC判断单元302。
去穿孔单元300输出“0”，该“0”将被分别重复到从第一和第二输入缓存器107和117传送来的数据109和119中。
通过从第一速率去匹配计算单元301传送来的输出控制信号132，控制去穿孔单元300输出位“0”的定时。
根据预先从基站传输到移动通信设备的用于速率去匹配的计算的错误参数，第一速率去匹配计算单元301分别为从第一和第二输入缓存器107和117传送来的数据109和119计算去匹配位置，也就是位“0”要被重复的位置。
将从第一速率去匹配计算单元301传送来的输出作为输出控制信号132输入到去穿孔单元300、第一输入缓存器107和第二输入缓存器117中，利用该输出控制信号132来控制从第一和第二输入缓存器107和117传送来的数据输出以及从去穿孔单元300传送来的位输出。
turbo解码步骤具有重复算法。因此，在turb解码步骤中需要分别从第一和第二输入缓存器107和117读出数据109和119，并对由此读出的数据执行turbo解码。
由此，在第二实例中，根据输出控制信号132，从第一和第二输入缓存器107和117交替地输出数据109和119。
当需要执行去穿孔步骤时，使第一和第二输入缓存器107和117停止传送输出信号，并且使去穿孔单元300根据输出控制信号132来传送位“0”。
turbo解码/CRC判断单元302交替地对分别从第一和第二输入缓存器107和117传送来的数据109和119执行turbo解码步骤，以及当需要执行去穿孔步骤时，则turbo解码/CRC判断单元302执行第一速率去匹配步骤，在该第一速率去匹配步骤中，从去穿孔单元300传送来的位“0”在其去穿孔位置处被重复到数据109和119中。
如上所述，在第二实例中，turbo解码/CRC判断单元302不仅执行turbo解码步骤还执行第一速率去匹配步骤。
由第一速率去匹配计算单元301完成的去匹配位置的计算不仅需要在第一turbo解码步骤处执行，而且需要在第二和后续turbo解码步骤处执行。
下面解释了根据图2所示的根据第一实施例的HS-PDSCH解码器的操作。
首先，下文中参考图5解释了包括图3所示的具有根据第一实例的结构的第一速率去匹配/turbo解码单元133的HS-PDSCH解码器的操作。
参考图5，分别在第一和第二解调器101和111、第一和第二去交织/去收集单元102和112、第二速率去匹配单元130以及第一和第二加法器108和118中，对定义接收数据Rx的两个数据并行地执行解码步骤、去交织步骤和去收集步骤、第二速率去匹配步骤以及合并步骤。
因此，根据第一实施例的HS-PDSCH解码器中的用于执行解码步骤、去交织步骤和去收集步骤、第二速率去匹配步骤以及合并步骤所需要的时间被缩短为传统HS-PDSCH解码器中的该时间的一半，在该传统HS-PDSCH解码器中，上面列出的步骤不是并行执行的。
然后，第一速率去匹配/turbo解码单元133执行turbo解码步骤，并且同时地执行第一速率去匹配步骤，在该第一速率去匹配步骤中，位“0”被重复到从第一和第二输入缓存器107和117传送来的数据(奇偶校验1位和奇偶校验2位的位流)中。
由此，在根据第二实施例的HS-PDSCH解码器中的用于执行turbo解码步骤和第一速率去匹配步骤两者所需要的时间相较于传统HS-PDSCH解码器中的该时间显著缩短，在传统HS-PDSCH解码器中，turbo解码步骤和第一速率去匹配步骤是分开执行的。
在第一turbo解码步骤中，由第一速率去匹配计算单元203计算去匹配位置，并且根据所计算的去匹配位置，来控制从第一和第二输入缓存器107和117输出数据109和119的定时、以及从去穿孔单元200输出各位的定时。计算出的去匹配位置被存储在去匹配位置存储单元204中，并且根据存储在去匹配位置存储单元204中的去匹配位置，在第二和后续turbo解码步骤中控制输出数据109和119的定时以及输出各位的定时。由此，不需要第一速率去匹配计算单元203在第二和后续的turbo解码步骤中计算去匹配位置。
在下文中，参考图6解释包括具有图4所示的根据第二实例的结构的第一速率去匹配/turbo解码单元133的HS-PDSCH解码器的操作。
参考图6，分别在第一和第二解调器101和111、第一和第二去交织/去收集单元102和112、第二速率去匹配单元130以及第一和第二加法器108和118中，对定义接收数据Rx的两个数据并行地执行解码步骤、去交织步骤和去收集步骤、第二速率去匹配步骤以及合并步骤。
上述步骤与图5所示步骤相同。
然后，第一速率去匹配/turbo解码单元133执行turbo解码步骤，并且同时执行第一速率去匹配步骤，在该第一速率去匹配步骤中，位“0”被重复到从第一和第二输入缓存器107和117传送来的数据中。
要注意到，在图6所示的第二实例中，第一速率去匹配计算单元301不仅在第一turbo解码步骤中计算去匹配位置，而且在第二和后续turbo解码步骤中也计算去匹配位置。
根据第二实施例的HS-PDSCH解码器的结构不受限于上述结构，而是可以一些方式进行改变。
例如，在根据第二实施例的HS-PDSCH解码器中，在第二速率去匹配步骤和合并步骤中彼此并行地处理两个数据。然而所要并行处理的数据的数目不局限于2。可以在根据第二实施例的HS-PDSCH解码器中彼此并行地处理N(N表示等于和大于2的整数)个数据。
虽然根据第二实施例的HS-PDSCH解码器被设计为既具有用于彼此并行地执行第二速率去匹配步骤和合并步骤的功能，也具有用于与turbo解码步骤同时地执行第一速率去匹配步骤的功能，但是HS-PDSCH解码器可以被设计为具有所述功能之一。
具体来讲，根据第二实施例的HS-PDSCH解码器可以被设计为彼此并行地执行第二速率去匹配步骤和合并步骤，但是彼此分开地执行第一速率去匹配步骤和turbo解码步骤(见稍后示出的第三实施例)。作为替换方案，根据第二实施例的HS-PDSCH解码器可以被设计为彼此同时地执行第一速率去匹配步骤和turbo解码步骤，但是彼此非并行地执行第二速率去匹配步骤和合并步骤(见第一实施例)。
在第二实施例中的第二速率去匹配单元130和第一速率去匹配/turbo解码单元133可以被设计为根据以计算机可读的语言书写的计算机程序来操作。
在通过计算机程序操作第二速率去匹配单元130的情况下，第二速率去匹配单元130被设计为具有例如图7所示的结构。
图7所示的第二速率去匹配单元130包括中央处理单元(CPU)600；第一存储器601；第二存储器602；输入接口603，通过该输入接口603将命令和/或数据输入到中央处理单元600中；以及输出接口604，通过该输出接口604输出已经由中央处理单元600执行的步骤的结果。
第一和第二存储器601和602的每一个包括诸如只读存储器(ROM)、随机存取存储器(RAM)或IC存储卡之类的半导体存储器，诸如软盘、硬盘或光磁盘之类的存储设备。例如，第一存储器601包括ROM，而第二存储器602包括RAM。
第一存储器601内存储有用于执行第二速率去匹配步骤的程序。第二存储器602内存储各种数据和参数，并且向中央处理单元600提供工作区域。中央处理单元600从第一存储器601中读出程序并执行该程序。由此，中央处理单元600根据存储在第一存储器601中的程序进行操作。
第一速率去匹配/turbo解码单元133可以被设计为具有类似于第二速率去匹配单元130的结构。
(第三实施例)
图8是根据本发明第三实施例的HS-PDSCH解码器的框图。
根据当前实施例的HS-PDSCH解码器被安装在例如移动电话的移动无线通信设备中。
如图8所示，与根据第二实施例的HS-PDSCH解码器相比，根据第三实施例的HS-PDSCH解码器被设计为包括第一速率去匹配单元140和turbo解码器141两者，来代替第一速率去匹配/turbo解码单元133。根据第三实施例的HS-PDSCH解码器除了包括第一速率去匹配单元140和turbo解码器141两者来代替第一速率去匹配/turbo解码单元133之外，具有与根据第二实施例的HS-PDSCH解码器相同的结构。
第一速率去匹配单元141可以被设计为包括例如所有在图3中示出的去穿孔单元200、选择器201、第一速率去匹配单元203和去匹配位置存储单元204。
turbo解码器141具有与图3所示的turbo解码/CRC判断单元202的结构相同的结构。
由于根据第三实施例的HS-PDSCH解码器被设计为对定义接收数据的N个数据彼此并行地执行第二速率去匹配步骤和合并步骤，所以用于执行第二速率去匹配步骤和合并步骤所需要的时间被缩短为传统HS-PDSCH解码器的时间的1/N，而在传统的HS-PDSCH解码器中，是分开地执行那些步骤的。因此，可以显著缩短在HS-PDSCH解码器中处理接收数据所需要的总时间。
工业实用性
根据本发明的HS-PDSCH解码器可以被安装在例如移动电话的移动无线通信设备中。通过将根据本发明的HS-PDSCH解码器安装在移动无线通信设备中(该移动无线通信设备的典型实例为移动电话)，可以显著地缩短用于处理由移动无线通信设备接收的数据的时间，这确保可以显著提高移动无线通信设备操作的效率。

Claims (21)

1.用于对已被执行了第一速率匹配步骤和第二速率匹配步骤的接收数据进行处理的高速物理下行链路共享信道解码器，在所述第一速率匹配步骤中，根据在基站的IR缓存器内可存储的位数来在所述基站中穿孔位，而在所述第二速率匹配步骤中，根据可以通过高速物理下行链路共享信道传输的位数来重复或穿孔位，所述高速物理下行链路共享信道解码器的特征在于：
第二速率去匹配单元，对所述接收数据执行第二速率去匹配步骤以去除已经在所述第二速率匹配步骤中被重复的位或者添加已经在所述第二速率匹配步骤中被穿孔的位，并且输出已被执行了所述第二速率去匹配步骤的接收数据；
加法器，执行用于将预定数据加到从所述第二速率去匹配单元输出的数据上的合并步骤，并且输出已经执行了所述合并步骤的数据；
第一速率去匹配/解码单元，对已经从所述加法器输出的数据执行第一速率去匹配步骤以添加已经在所述第一速率匹配步骤中被穿孔的位，并且重复地对已经从所述加法器输出的所述数据执行turbo解码步骤。
2.根据权利要求1所述的高速物理下行链路共享信道解码器，进一步包括N个输入缓存器，
其中，所述第二速率去匹配单元并行地接收定义所述接收数据的N个数据，并行地对所述N个数据执行所述第二速率去匹配步骤，并输出所述N个数据，其中N表示等于或大于2的整数，
所述加法器由N个加法器构成，所述每个加法器并行地对所述N个数据中的对应单个数据执行所述合并步骤，并输出已经执行了所述合并步骤的数据；
所述N个输入缓存器的每个与所述N个加法器的每个相关联，并且临时地存储和输出已经从所述N个加法器中相关联的加法器输出的数据；以及
第一速率去匹配/解码单元，对已经从所述N个输入缓存器输出的数据执行所述第一速率去匹配步骤，并且重复地对已经从所述N个输入缓存器输出的数据执行所述turbo解码步骤。
3.根据权利要求1所述的高速物理下行链路共享信道解码器，其中，所述第一速率去匹配/解码单元由以下部件组成：
去穿孔单元，用于输出要重复到已经从所述加法器输出的数据中的位；
去匹配计算单元，用于计算并输出去匹配位置，所述去匹配位置表示在第一turbo解码步骤中在哪个位置处将从所述去穿孔单元已经输出的位重复到已经从所述加法器输出的数据内；
去匹配位置存储单元，用于存储和输出已经由所述去匹配位置计算单元计算的所述去匹配位置；
选择器，用于在第一turbo解码步骤中选择从所述去匹配计算单元传输的输出而在第二或后续turbo解码步骤中选择从所述去匹配位置存储单元传输的输出，并且将所选择的输出作为控制信号输出以控制从所述加法器传输的数据输出和从所述去穿孔单元传输的位输出；以及
turbo解码单元，用于执行第一速率去匹配步骤并重复地执行turbo解码步骤，在所述第一速率去匹配步骤中，将已经从所述去穿孔单元输出的位重复到已经从所述加法器输出的数据中。
4.根据权利要求1所述的高速物理下行链路共享信道解码器，其中，所述第一速率去匹配/解码单元由以下构成：
去穿孔单元，用于输出要被重复到已经从所述加法器输出的数据中的位；
去匹配计算单元，用于计算去匹配位置，所述去匹配位置表示在哪个位置处将已经从所述去穿孔单元输出的位重复到已经从所述加法器输出的数据中，并且输出所述计算的去匹配位置，作为用于控制输出从所述加法器传输的所述数据以及输出从所述去穿孔单元传输的所述位的控制信号；以及
turbo解码单元，用于执行第一速率去匹配步骤并且重复地执行turbo解码步骤，在所述第一速率去匹配步骤中，将已经从所述去穿孔单元输出的位重复到已经从所述加法器输出的数据中。
5.根据权利要求2所述的高速物理下行链路共享信道解码器，其中，所述第一速率去匹配/解码单元由以下构成：
去穿孔单元，用于输出要重复到已经从所述N个输入缓存器输出的数据中的位；
去匹配计算单元，用于计算并输出去匹配位置，所述去匹配位置表示在第一turbo解码步骤中在哪个位置处将已经从所述去穿孔单元输出的位重复到已经从所述N个输入缓存器输出的数据中；
去匹配位置存储单元，用于存储并输出已经由所述去匹配计算单元计算的所述去匹配位置；
选择器，用于在第一turbo解码步骤中选择从所述去匹配计算单元传输的输出而在第二或后续turbo解码步骤中选择从所述去匹配位置存储单元传输的输出，并输出所选择的输出作为用于控制从所述N个输入缓存器传输的数据输出和从所述去穿孔单元传输的位输出的控制信号；以及
turbo解码单元，用于执行第一速率去匹配步骤并重复地执行turbo解码步骤，在所述第一速率去匹配步骤中，将从所述去穿孔单元已经输出的位重复到已经从所述N个输入缓存器输出的数据中。
6.根据权利要求2所述的高速物理下行链路共享信道解码器，其中，所述第一速率去匹配/解码单元由以下构成：
去穿孔单元，用于输出要被重复到已经从所述N个输入缓存器输出的数据内的位；
去匹配计算单元，用于计算去匹配位置，所述去匹配位置表示在哪个位置处将从所述去穿孔单元已经输出的位重复到已经从所述N个输入缓存器输出的数据内，并且输出所计算的去匹配位置作为用于控制从所述N个输入缓存器传输的数据输出和从所述去穿孔单元传输的位输出的控制信号；以及
turbo解码单元，用于执行第一速率去匹配步骤并重复地执行turbo解码步骤，在所述第一速率去匹配步骤中，将已经从所述穿孔单元输出的位重复到已经从所述N个输入缓存器输出的数据内。
7.根据权利要求2所述的高速物理下行链路共享信道解码器，进一步包括：
N个接收数据缓存器，用于临时地存储并输出所述接收数据；
N个解调器，每个所述解调器与所述N个接收数据缓存器的每一个相关联，并且每个所述解调器解调已经从所述N个接收数据缓存器中相关联的接收数据缓存器输出的数据，并将由此解调后的数据输出；以及
N个去交错/去收集单元，每个所述单元与所述N个解调器的每一个相关联，每个所述单元对已经从所述N个解调器中的相关联解调器输出的数据执行去交错/去收集步骤，并将已经执行了所述去交错/去收集步骤的数据输出到所述第二速率去匹配单元。
8.根据权利要求2所述的高速物理下行链路共享信道解码器，进一步包括IR缓存器，所述IR缓存器临时地存储并输出已经从所述N个加法器的每一个输出的数据，来作为要在所述N个加法器中在下一个合并步骤中被加上的预定数据。
9.包括根据权利要求1到8的任何一项所述的高速物理下行链路共享信道解码器的移动无线通信设备。
10.包括根据权利要求1到8的任何一项所述的高速物理下行链路共享信道解码器的移动电话。
11.用于处理已经执行了第一速率匹配步骤和第二速率匹配步骤的接收数据的高速物理下行链路共享信道解码器，在所述第一速率匹配步骤中，根据在基站的IR缓存器内可存储的位数来在所述基站中穿孔位，而在所述第二速率匹配步骤中，根据可以通过高速物理下行链路共享信道传输的位数来重复或穿孔位，所述解码器的特征在于：
第二速率去匹配单元，并行地接收定义所述接收数据的N个数据，并行地对所述N个数据执行第二速率去匹配步骤以移除已经在所述第二速率匹配步骤中被重复的位或者添加已经在所述第二速率匹配步骤中被穿孔的位，并且输出已经执行了所述第二速率去匹配步骤的所述N个数据，其中N表示等于或大于2的整数；
N个加法器，执行合并步骤以并行地将预定数据加到已经从所述第二速率去匹配单元输出的所述N个数据中的对应的单个数据上，并输出已经执行了所述合并步骤的数据；
第一速率去匹配单元，对已经从所述N个加法器输出的数据执行第一速率去匹配步骤以添加已经在所述第一速率匹配步骤中被穿孔的位，并且输出已经执行了所述第一速率去匹配步骤的数据；以及
解码器，重复地对已经从所述第一速率去匹配单元输出的数据执行turbo解码步骤。
12.包括根据权利要求11所述的高速物理下行链路共享信道解码器的移动无线通信设备。
13.包括根据权利要求11所述的高速物理下行链路共享信道解码器的移动电话。
14.在高速物理下行链路共享信道解码器中对已被执行了第一速率匹配步骤和第二速率匹配步骤的接收数据进行处理的方法，在所述第一速率匹配步骤中，根据在基站的IR缓存器中可存储的位数来在所述基站中穿孔位，而在所述第二速率匹配步骤中，根据通过高速物理下行链路共享信道可以传输的位数，来重复或穿孔位，所述解码器的特征在于：
第一步骤，对所述接收数据执行第二速率去匹配步骤，以去除在所述第二速率匹配步骤中已经被重复的位或添加已经在所述第二速率匹配步骤中被穿孔的位；
第二步骤，执行合并步骤，以将预定数据加到已被执行了所述第二速率去匹配步骤的数据上；以及
第三步骤，对已经执行了所述合并步骤的数据执行第一速率去匹配步骤以添加已经在所述第一速率匹配步骤中被穿孔的位，并且重复地对已经执行了所述合并步骤的所述数据执行turbo解码步骤。
15.根据权利要求14所述的方法，其中：
并行地接收定义所述接收数据的N个数据，并且在所述第一步骤中，并行地对所述N个数据执行所述第二速率去匹配步骤，其中N表示等于或大于2的整数，以及
在所述第二步骤中，并行地对所述N个数据中的对应单个数据执行所述合并步骤。
16.根据权利要求14所述的方法，其中，所述第三步骤包括：
第五步骤，输出要被重复到已经执行了所述合并步骤的数据中的位；
第六步骤，计算并输出去匹配位置，所述去匹配位置表示在第一turbo解码步骤中，已经在所述第五步骤中输出的位被重复到已经执行了所述合并步骤的数据中的位置；
第七步骤，存储并输出所述去匹配位置；
第八步骤，在第一turbo解码步骤中选择在所述第六步骤中传送来的输出，而在第二或后续turbo解码步骤中选择在所述第七步骤中传送来的输出，并将所选择的输出作为控制信号输出，以控制在所述第六步骤中传送来的输出和在所述第七步骤中传送来的输出；以及
第九步骤，执行第一速率去匹配步骤并重复地执行turbo解码步骤，在所述第一速率去匹配步骤中，将在所述第六步骤中已经输出的位重复到在所述第七步骤中已经输出的数据中。
17.根据权利要求14所述的方法，其中，所述第三步骤包括：
第五步骤，输出要被重复到已被执行了所述合并步骤的数据内的位；
第六步骤，计算去匹配位置，所述去匹配位置表示在所述第五步骤中已经输出的位被重复到已经执行了所述合并步骤的数据中的位置，并且将所计算出的去匹配位置作为控制信号输出，以控制输出已经执行了所述合并步骤的数据和输出在所述第五步骤中传输的位；以及
第七步骤，执行第一速率去匹配步骤并重复地执行turbo解码步骤，在所述第一速率去匹配步骤中，将在所述第五步骤中已经输出的位重复到已经执行了所述合并步骤的数据内。
18.根据权利要求15所述的方法，其中，所述第三步骤包括：
第五步骤，输出要被重复到已被执行了所述合并步骤的所述N个数据中的位；
第六步骤，计算并输出去匹配位置，所述去匹配位置表示在第一turbo解码步骤中，在所述第五步骤中已经输出的位被重复到所述N个数据中的位置；
第七步骤，存储并输出已经在所述第六步骤中计算出的所述去匹配位置；
第八步骤，在第一turbo解码步骤中选择在所述第六步骤中传送来的输出，而在第二或后续turbo解码步骤中选择在所述第七步骤中传送来的输出，并将所选择的输出作为控制信号，以控制输出所述N个数据以及输出在所述第五步骤中传送来的位；以及
第九步骤，执行第一速率去匹配步骤并重复地执行turbo解码步骤，在所述第一速率去匹配步骤中，将已经在所述第五步骤中输出的位重复到所述N个数据中。
19.根据权利要求15所述的方法，其中，所述第三步骤包括：
第五步骤，输出要被重复到已被执行了所述合并步骤的所述N个数据中的位；
第六步骤，计算去匹配位置，所述去匹配位置表示在所述第五步骤中已经输出的位被重复到所述N个数据中的位置，以及将所述计算出的去匹配位置作为控制信号来输出，以控制输出所述N个数据以及输出在所述第五步骤中传送来的位；以及
第七步骤，执行第一速率去匹配步骤并重复地执行turbo解码步骤，在所述第一速率去匹配步骤中，将在所述第五步骤中已经输出的位重复到所述N个数据中。
20.根据权利要求15所述的方法，进一步包括：
将所述接收数据划分为N个数据，并临时地存储所述N个数据；
对所述N个数据的每一个进行解调；以及
对由此解调的N个数据的每一个执行去交错/去收集步骤。
21.在高速物理下行链路共享信道解码器中对已被执行了第一速率匹配步骤和第二速率匹配步骤的接收数据进行处理的方法，在所述第一速率匹配步骤中，根据在基站的IR缓存器中可存储的位数，在所述基站中穿孔位，而在所述第二速率匹配步骤中，根据通过高速物理下行链路共享信道可以传输的位数，重复或穿孔位，所述方法的特征在于：
第一步骤，并行地接收定义所述接收数据的N个数据，以及并行地对所述N个数据执行第二速率去匹配步骤，以去除已经在所述第二速率匹配步骤中被重复的位或添加已经在所述第二速率匹配步骤中被穿孔的位，其中N表示等于或大于2的整数；
第二步骤，执行合并步骤，以并行地将预定数据加到已经执行了所述第二速率去匹配步骤的所述N个数据中的对应单个数据上；
第三步骤，对已经执行了所述合并步骤的数据执行第一速率去匹配步骤，以添加已经在所述第一速率匹配步骤中被穿孔的位；以及
第四步骤，对已经执行了所述第一速率去匹配步骤的数据重复地执行turbo解码步骤。
CN2006800283697A 2005-08-01 2006-07-31 Hs-pdsch解码器及包括其的移动无线通信设备 Expired - Fee Related CN101248586B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005222811 2005-08-01
JP222811/2005 2005-08-01
PCT/JP2006/315137 WO2007015455A1 (ja) 2005-08-01 2006-07-31 Ｈｓ－ｐｄｓｃｈデコーダ及びそれを搭載した移動式無線通信装置

Publications (2)

Publication Number Publication Date
CN101248586A CN101248586A (zh) 2008-08-20
CN101248586B true CN101248586B (zh) 2011-07-13

Family

ID=37708735

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006800283697A Expired - Fee Related CN101248586B (zh) 2005-08-01 2006-07-31 Hs-pdsch解码器及包括其的移动无线通信设备

Country Status (5)

Country Link
US (1) US8042028B2 (zh)
EP (1) EP1912341B1 (zh)
JP (1) JP4821771B2 (zh)
CN (1) CN101248586B (zh)
WO (1) WO2007015455A1 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4726006B2 (ja) * 2006-06-30 2011-07-20 富士通株式会社 受信機及びレートデマッチング処理方法
JP2008311869A (ja) * 2007-06-13 2008-12-25 Telefon Ab L M Ericsson レートマッチング装置及びその方法、デレートマッチング装置及びその方法、通信装置、プログラム、記録媒体
KR101048452B1 (ko) * 2007-10-10 2011-07-11 삼성전자주식회사 무선통신시스템에서 하이브리드 에이알큐 수행 장치 및방법
US8149702B2 (en) * 2007-12-21 2012-04-03 Mediatek Inc. Multi-mode bit rate processor
US8386902B1 (en) * 2009-12-16 2013-02-26 Raytheon Company Method and apparatus for rational puncturing of forward error correcting codes
CN103166747B (zh) * 2011-12-14 2017-12-29 中兴通讯股份有限公司 一种harq合并的方法及装置
CN103368685B (zh) * 2012-04-01 2016-12-14 电信科学技术研究院 解速率匹配方法和装置
US9014109B2 (en) * 2012-06-05 2015-04-21 Hitachi, Ltd. Method and apparatus for bit-level PDSCH muting and/or receiver puncturing in LTE-advanced heterogeneous networks
CN106843982B (zh) * 2017-02-08 2020-11-20 广州致远电子有限公司 一种基于fpga的数据处理方法及装置
WO2019097339A1 (en) * 2017-11-17 2019-05-23 Telefonaktiebolaget Lm Ericsson (Publ) Improving decoding by using known puncturing information

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1437419A (zh) * 2002-02-06 2003-08-20 三菱电机株式会社 发送功率校正方法、移动通信系统及移动站
CN1504023A (zh) * 2001-04-16 2004-06-09 ��������λ�Ƽ���˾ 使用分码多重存取的无线通信系统中的物理层处理
CN1551513A (zh) * 2003-05-20 2004-12-01 �ձ�������ʽ���� Cdma接收机

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2408900B (en) * 2003-12-05 2006-03-08 Motorola Inc A receiver for a wireless communication device
JP4501566B2 (ja) 2004-07-13 2010-07-14 富士通株式会社 無線通信装置及び移動局
JP4453491B2 (ja) * 2004-08-16 2010-04-21 富士通株式会社 移動局
JP2006129018A (ja) * 2004-10-28 2006-05-18 Fujitsu Ltd 無線通信装置及び移動局
JP4689316B2 (ja) * 2005-03-28 2011-05-25 富士通株式会社 無線通信の下りリンクチャネルを伝送する制御情報のエラー検出方法及び移動端末
US7668188B2 (en) * 2006-02-14 2010-02-23 Broadcom Corporation Method and system for HSDPA bit level processor engine
BRPI0806205A2 (pt) * 2007-01-08 2011-08-30 Interdigital Tech Corp método e aparelho de multicast com informações de feedback
KR101224561B1 (ko) * 2007-08-20 2013-01-21 삼성전자주식회사 이동통신 시스템에서 고속 공용 제어 채널을 사용하지 않은경우를 위한 메모리 할당 장치 및 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1504023A (zh) * 2001-04-16 2004-06-09 ��������λ�Ƽ���˾ 使用分码多重存取的无线通信系统中的物理层处理
CN1437419A (zh) * 2002-02-06 2003-08-20 三菱电机株式会社 发送功率校正方法、移动通信系统及移动站
CN1551513A (zh) * 2003-05-20 2004-12-01 �ձ�������ʽ���� Cdma接收机

Also Published As

Publication number Publication date
CN101248586A (zh) 2008-08-20
US20100235722A1 (en) 2010-09-16
EP1912341B1 (en) 2014-04-30
WO2007015455A1 (ja) 2007-02-08
EP1912341A4 (en) 2013-01-09
EP1912341A1 (en) 2008-04-16
JP4821771B2 (ja) 2011-11-24
JPWO2007015455A1 (ja) 2009-02-19
US8042028B2 (en) 2011-10-18

Similar Documents

Publication Publication Date Title
CN101248586B (zh) Hs-pdsch解码器及包括其的移动无线通信设备
CN101233692B (zh) 通信系统的信道编码方法
CN100393011C (zh) 在码分多址移动通信系统中发送和接收数据的设备和方法
CN100449974C (zh) 在移动通信系统中用于分组重发的发送/接收装置和方法
CN100391136C (zh) 在移动通信系统中用于分组重发的发送/接收装置和方法
CN100471099C (zh) 移动通信系统中用于分组重发的方法和发送/接收设备
EP1617597B1 (en) Wireless communication device
US7793189B2 (en) Error control apparatus
US7620872B2 (en) Apparatus and method for selecting redundancy version
CN1516937A (zh) 接收装置和接收方法
CN102037671A (zh) Wcdma和lte网络中harq的重传设置的选择
EP1900137A1 (en) Method and arrangement for coding and scheduling in a retransmission communication system
CN1326344C (zh) 传输位速率匹配模式的信令的数据传输方法和装置
CN104429011B (zh) 用于通信接收机中的重传处理的方法和装置
CN1980112B (zh) 支持扩展的链路适应技术的移动通信终端及其方法
CN101471758B (zh) 混合自动重传处理方法
CN1860754B (zh) 发送装置以及发送方法
CN101449467A (zh) Turbo编码器以及用于其的HARQ处理方法
CN100518165C (zh) 一种适于实现的多电平正交幅度调制硬判决方法
CN102292926B (zh) 在利用网络编码重传的系统中的解码方法和接收设备
US7961795B2 (en) Channel estimation
CN1925382B (zh) 一种混合自动请求重传的方法
Cianca et al. Channel‐adaptive techniques in wireless communications: an overview
Benjillali et al. Evaluation of bit error rate for packet combining with constellation rearrangement
Fantacci Performance evaluation of some efficient stop-and-wait techniques

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: LENOVO INNOVATION CO., LTD. (HONGKONG)

Free format text: FORMER OWNER: NEC CORP.

Effective date: 20141209

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; TO: HONG KONG, CHINA

TR01 Transfer of patent right

Effective date of registration: 20141209

Address after: Hongkong, China

Patentee after: LENOVO INNOVATIONS Co.,Ltd.(HONG KONG)

Address before: Tokyo, Japan

Patentee before: NEC Corp.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110713

Termination date: 20160731