CN101241884A - 提升胶填充性的集成电路封装构造 - Google Patents
提升胶填充性的集成电路封装构造 Download PDFInfo
- Publication number
- CN101241884A CN101241884A CN 200710000459 CN200710000459A CN101241884A CN 101241884 A CN101241884 A CN 101241884A CN 200710000459 CN200710000459 CN 200710000459 CN 200710000459 A CN200710000459 A CN 200710000459A CN 101241884 A CN101241884 A CN 101241884A
- Authority
- CN
- China
- Prior art keywords
- substrate
- packing structure
- liquid crystal
- wafer
- liquid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005538 encapsulation Methods 0.000 title claims abstract description 10
- 239000003292 glue Substances 0.000 title claims description 13
- 239000007788 liquid Substances 0.000 claims abstract description 46
- 239000011347 resin Substances 0.000 claims abstract description 42
- 229920005989 resin Polymers 0.000 claims abstract description 42
- 239000004973 liquid crystal related substance Substances 0.000 claims abstract description 34
- 239000000758 substrate Substances 0.000 claims description 40
- 238000012856 packing Methods 0.000 claims description 38
- 238000004382 potting Methods 0.000 claims description 37
- 239000000463 material Substances 0.000 claims description 28
- 238000004026 adhesive bonding Methods 0.000 claims description 21
- 239000012528 membrane Substances 0.000 claims description 5
- 238000007731 hot pressing Methods 0.000 claims description 3
- 239000000428 dust Substances 0.000 abstract description 3
- 238000007789 sealing Methods 0.000 abstract description 3
- 239000000126 substance Substances 0.000 abstract 3
- 230000001737 promoting effect Effects 0.000 abstract 2
- 230000002349 favourable effect Effects 0.000 abstract 1
- 229910000679 solder Inorganic materials 0.000 abstract 1
- 238000003466 welding Methods 0.000 description 8
- 238000004806 packaging method and process Methods 0.000 description 7
- 238000013461 design Methods 0.000 description 5
- 230000008901 benefit Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 239000000945 filler Substances 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 230000002950 deficient Effects 0.000 description 3
- 230000006872 improvement Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229920000642 polymer Polymers 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000011295 pitch Substances 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Abstract
本发明是有关于一种提升胶填充性的集成电路封装构造，其包含：一基板；一晶片，其设置于该基板上，并藉由复数个凸块电性连接至该基板；以及一高填充性液态封装树脂，其形成于该基板与该晶片之间，以密封该些凸块，其中该高填充性液态封装树脂包含有液晶物质，以提高涂胶流动性。本发明的基板可为一薄膜覆晶封装的载膜，有利于封装薄化、轻量化与挠曲性；其提供适当的封装保护以防止电性短路与尘埃污染，该高填充性液态封装树脂包含有液晶物质，可提高涂胶流动性，减少气泡与缝隙形成；该液晶物质可具有紫外光(UV)固化性，可避免电性异常；该集成电路封装构造的基板可另包含有一防焊层，形成于该基板上并局部覆盖该些引脚，能防止该些引脚因外露被污染而短路。
Description
技术领域
本发明涉及一种采用液态封装树脂的集成电路封装构造，特别是涉及一种提升胶填充性的集成电路封装构造，藉以消除封胶内气泡。
背景技术
现有习知的薄膜覆晶封装(Chip-On-Film package，COF)已为一种常见的集成电路的封装型态，其是将液态封装树脂涂布在已完成接合的晶片与基板的晶片周围，藉由毛细现象填满晶片与基板之间的缝隙。然而，该液态封装树脂对于细小间距的高引脚数集成电路设计，特别是晶片设有单侧两排或两排以上的凸块，常会产生气泡依附在引脚的现象。
请参阅图1及图2所示，是现有习知的集成电路封装构造的截面示意图及用以绘示胶流动方向的顶面示意图。一种现有习知集成电路封装构造100，主要包含一基板110、一晶片120以及一液态封装树脂130。该基板110具有一上表面111以及复数个设置于该上表面111上的引脚112。该集成电路封装构造100的基板110包含有一防焊层140，该防焊层140是具有一开孔，其是定义该基板110的一晶片接合区114，并显露该些引脚112的内端113。该晶片120是设置于该基板110上，该晶片120在其主动面121上具有复数个凸块122，以接合该些引脚112的内端113。该液态封装树脂130是形成于该晶片120与该基板110之间，以密封该些凸块122及该些引脚112的内端113。该液态封装树脂130是依胶流动方向132逐渐覆盖该基板110的晶片接合区114及该晶片120的周围，由于该液态封装树脂130的粘性会限制其流动性，故容易产生空气被包覆的现象，故存在有气泡131依附在引脚112的问题。
由此可见，上述现有的集成电路封装构造在结构与使用上，显然仍存在有不便与缺陷，而亟待加以进一步改进。为了解决上述存在的问题，相关厂商莫不费尽心思来谋求解决之道，但长久以来一直未见适用的设计被发展完成，而一般产品又没有适切的结构能够解决上述问题，此显然是相关业者急欲解决的问题。因此如何能创设一种新型结构的提升胶填充性的集成电路封装构造，实属当前重要研发课题之一，亦成为当前业界极需改进的目标。
有鉴于上述现有的集成电路封装构造存在的缺陷，本发明人基于从事此类产品设计制造多年丰富的实务经验及专业知识，并配合学理的运用，积极加以研究创新，以期创设一种新型结构的提升胶填充性的集成电路封装构造，能够改进一般现有的集成电路封装构造，使其更具有实用性。经过不断的研究、设计，并经过反复试作样品及改进后，终于创设出确具实用价值的本发明。
发明内容
本发明的主要目的在于，克服现有的集成电路封装构造存在的缺陷，而提供一种新型的提升胶填充性的集成电路封装构造，所要解决的技术问题是使其利用一种高填充性液态封装树脂，可增加涂胶时的流动性，不会产生气泡依附在引脚的问题，从而更加适于实用。
本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的一种集成电路封装构造，其包含：一基板；一晶片，其设置于该基板上，并藉由复数个凸块电性连接至该基板；以及一高填充性液态封装树脂，其形成于该基板与该晶片之间，以密封该些凸块，其中该高填充性液态封装树脂包含有液晶物质，以提高涂胶流动性。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的集成电路封装构造，其中所述的高填充性液态封装树脂包含有1％至6％的液晶物质。
前述的集成电路封装构造，其中所述的液晶物质是具有紫外光(UV)固化性。
前述的集成电路封装构造，其中所述的液晶物质具有一低于涂胶温度的澄清点温度。
前述的集成电路封装构造，其中所述的基板为一薄膜覆晶封装(COFpackage)的载膜。
前述的集成电路封装构造，其中所述的基板为一可挠性基板并具有复数个引脚，以供该些凸块的接合。
前述的集成电路封装构造，其中所述的该些凸块是为金凸块，并以热压合方式接合该些引脚。
前述的集成电路封装构造，其中所述的该些凸块位于该晶片的主动面的其中一侧边可为多排排列。
本发明与现有技术相比具有明显的优点和有益效果。借由上述技术方案，本发明提升胶填充性的集成电路封装构造至少具有下列优点：
1、本发明的基板可为一薄膜覆晶封装的载膜，有利于封装薄化、轻量化与挠曲性。
2、本发明的高填充性液态封装树脂是形成于基板晶片之间以密封该些凸块，提供适当的封装保护以防止电性短路与尘埃污染，其中该高填充性液态封装树脂包含有液晶物质，可提高涂胶流动性，减少气泡与缝隙形成。
3、该高填充性液态封装树脂可包含有液晶物质、热固化树脂及适当的热固化促进剂。该液晶物质当超过澄清点温度时将由液晶态转变成液态，具有如流水般能高度流动的特性，可有效地降低该高填充性液态封装树脂的粘性，可以加速在涂胶时的流动性，提供一可减低气泡形成的填胶机制。因此本发明利用一种高填充性液态封装树脂，可增加涂胶时的流动性，不会产生气泡依附在引脚的问题，非常适于实用。
4、此外，本发明的该液晶物质可具有紫外光(UV)固化性，故在完成涂胶制程之后，可施以UV曝光使该液晶物质被局限在经UV固化的聚合物所形成的交连网中，限制其流动性，而可以避免电性异常。
5、本发明是采用该高填充性液态封装树脂，在填胶流动时的涂胶温度是高于该液晶物质的澄清点温度，该液晶物质将由液晶相转换为液态，而可使得涂胶时该高填充性液态封装树脂具有高度流动性，故不会产生气泡被包覆的现象。
6、该集成电路封装构造的基板可另包含有一防焊层，形成于该基板上并局部覆盖该些引脚，能够防止该些引脚因外露被污染而短路。
综上所述，本发明是有关一种提升胶填充性的集成电路封装构造，包含一基板、一设于该基板上的凸块化晶片以及一高填充性液态封装树脂。该高填充性液态封装树脂是形成于该基板与该晶片之间，以密封该些凸块，其中该高填充性液态封装树脂是包含有液晶物质，可以提高涂胶流动性，能够消除封胶内气泡而可解决封装气泡问题。本发明具有上述诸多优点及实用价值，其不论在产品结构或功能上皆有较大的改进，在技术上有显著的进步，并产生了好用及实用的效果，且较现有的集成电路封装构造具有增进的突出功效，从而更加适于实用，并具有产业广泛利用价值，诚为一新颖、进步、实用的新设计。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图，详细说明如下。
附图说明
图1是现有习知的集成电路封装构造的截面示意图。
图2是现有习知的集成电路封装构造用以绘示胶流动方向的顶面示意图。
图3是依据本发明的一具体实施例，一种提升胶填充性的集成电路封装构造的截面示意图。
100：集成电路封装构造 110：基板
111：上表面 112：引脚
113：内端 114：晶片接合区
120：晶片 121：主动面
122：凸块 130：液态封装树脂
131：气泡 132：流动方向
140：防焊层 200：集成电路封装构造
210：基板 211：上表面
212：引脚 213：内端
214：晶片接合区 220：晶片
221：主动面 222：凸块
230：高填充性液态封装树脂 231：液晶物质
240：防焊层
具体实施方式
为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及较佳实施例，对依据本发明提出的提升胶填充性的集成电路封装构造其具体实施方式、结构、特征及其功效，详细说明如后。
请参阅图3所示，是依据本发明的一具体实施例，一种提升胶填充性的集成电路封装构造的截面示意图。本发明的具体实施例，揭示一种提升胶填充性的集成电路封装构造。该集成电路封装构造200，主要包含一基板210、一晶片220以及一高填充性液态封装树脂230。
该基板210，具有一上表面211，该上表面211是定义有一晶片接合区214，该晶片接合区214的尺寸是实质对应于该晶片220的尺寸，以作为接合该晶片220的区域。在本实施例中，该基板210可为一薄膜覆晶封装(COFpackage)的载膜，有利于封装薄化、轻量化与挠曲性。例如，该基板210可为一可挠性基板并具有复数个引脚212，该些引脚212是设置于该基板210的该上表面211。其中该些引脚212的内端213更延伸至该晶片接合区214内，而呈显露状。通常该些引脚212的材质是为铜，该些引脚212的内端213与外端是为显露状并电镀有一焊接层(图未绘出)，如锡层。
该晶片220，是设置于该基板210上，并藉由复数个凸块222电性连接至该基板210。具体而言，该晶片220具有一主动面221，该些凸块222是形成于该主动面221上。在本实施例中，该些凸块222可为金凸块，并以热压合方式接合至该些引脚212的内端213。此外，该些凸块222位于该晶片220的主动面221上，其可为单侧多排的排列方式。
该高填充性液态封装树脂230，请再参阅图3所示，高填充性液态封装树脂230是形成于该基板210与该晶片220之间，以密封该些凸块222，提供适当的封装保护以防止电性短路与尘埃污染，其中该高填充性液态封装树脂230包含有液晶物质231，以提高涂胶流动性，减少气泡与缝隙形成。在本实施例中，该高填充性液态封装树脂230可包含有1％至6％的液晶物质231、热固化树脂以及适当的热固化促进剂。该液晶物质231在液晶态将呈特定一维方向的规则排列，当超过澄清点温度(Tc，cleaning point)时，该液晶物质231将由液晶态转变成液态，具有如流水般能高度流动的特性，可有效地降低该高填充性液态封装树脂230的粘性，以加速在涂胶时的流动性，藉以提供一可减低气泡形成的填胶机制。因此，较佳地，该液晶物质231是可具有一低于涂胶温度的澄清点温度。此外，该液晶物质231可具有紫外光(UV，以下称为UV)固化性，故在完成涂胶制程之后，可施以UV曝光使该液晶物质231被局限在经UV固化的聚合物所形成的交连网中，限制其流动性，以避免电性异常。在本实施例中，该液晶物质231是为向列相(Nematic)液晶。
因此，相较于现有习知的同类型集成电路封装，在现有习知涂布一液态封装树脂130的过程中，当涂胶温度过低时，该液态封装树脂130的粘性将会限制其流动性，以致于延长涂胶时间，涂胶温度过高则会使该液态封装树脂130流动过快而包覆未能及时散出的小分子或气体，故容易产生气泡依附在引脚的现象。本发明是采用该高填充性液态封装树脂230，在填胶流动时的涂胶温度是高于该液晶物质231的澄清点温度，约在摄氏一百度以下，该液晶物质231将由液晶相转换为液态，而可以使得涂胶时该高填充性液态封装树脂230具有高度流动性，故不会产生气泡被包覆的现象。
在本实施例中，该集成电路封装构造200的基板210可另包含有一防焊层240，其是形成于该基板210上并局部覆盖该些引脚212，能防止该些引脚212因外露被污染而短路。在本实施例中，该晶片接合区214是由该防焊层240的开孔所界定。该防焊层240的开孔(即晶片接合区214)是显露该些引脚212的该些内端213，以供该些凸块222的接合。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。
Claims (8)
1. 一种集成电路封装构造，其特征在于其包含：
一基板；
一晶片，其设置于该基板上，并藉由复数个凸块电性连接至该基板；以及
一高填充性液态封装树脂，其形成于该基板与该晶片之间，以密封该些凸块，其中该高填充性液态封装树脂包含有液晶物质，以提高涂胶流动性。
2. 根据权利要求1所述的集成电路封装构造，其特征在于其中所述的高填充性液态封装树脂包含有1％至6％的液晶物质。
3. 根据权利要求1所述的集成电路封装构造，其特征在于其中所述的液晶物质是具有紫外光(UV)固化性。
4. 根据权利要求1所述的集成电路封装构造，其特征在于其中所述的液晶物质具有一低于涂胶温度的澄清点温度。
5. 根据权利要求1所述的集成电路封装构造，其特征在于其中所述的基板为一薄膜覆晶封装(COF package)的载膜。
6. 根据权利要求1所述的提升胶填充性的集成电路封装构造，其特征在于其中所述的基板为一可挠性基板并具有复数个引脚，以供该些凸块的接合。
7. 根据权利要求6所述的集成电路封装构造，其特征在于其中所述的该些凸块是为金凸块，并以热压合方式接合该些引脚。
8. 根据权利要求1所述的集成电路封装构造，其特征在于其中所述的该些凸块位于该晶片的主动面的其中一侧边可为多排排列。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200710000459 CN101241884A (zh) | 2007-02-07 | 2007-02-07 | 提升胶填充性的集成电路封装构造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200710000459 CN101241884A (zh) | 2007-02-07 | 2007-02-07 | 提升胶填充性的集成电路封装构造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN101241884A true CN101241884A (zh) | 2008-08-13 |
Family
ID=39933259
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 200710000459 Pending CN101241884A (zh) | 2007-02-07 | 2007-02-07 | 提升胶填充性的集成电路封装构造 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101241884A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105607353A (zh) * | 2016-03-02 | 2016-05-25 | 深圳市华星光电技术有限公司 | 液晶面板、显示器及终端 |
| CN107464873A (zh) * | 2017-05-03 | 2017-12-12 | 合肥彩虹蓝光科技有限公司 | 一种避免倒装芯片固晶漏电的方法 |
-
2007
- 2007-02-07 CN CN 200710000459 patent/CN101241884A/zh active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105607353A (zh) * | 2016-03-02 | 2016-05-25 | 深圳市华星光电技术有限公司 | 液晶面板、显示器及终端 |
| WO2017147997A1 (zh) * | 2016-03-02 | 2017-09-08 | 深圳市华星光电技术有限公司 | 液晶面板、显示器及终端 |
| CN107464873A (zh) * | 2017-05-03 | 2017-12-12 | 合肥彩虹蓝光科技有限公司 | 一种避免倒装芯片固晶漏电的方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW529115B (en) | Semiconductor device | |
| CN110197793A (zh) | 一种芯片及封装方法 | |
| CN102709259B (zh) | 非数组凸块的覆晶模封构造与方法 | |
| CN106449560A (zh) | 芯片封装结构 | |
| CN104201120B (zh) | 半导体倒装封装方法 | |
| CN101241884A (zh) | 提升胶填充性的集成电路封装构造 | |
| CN101609824B (zh) | 半导体封装的通用型基板及半导体封装构造 | |
| CN100463157C (zh) | 防止粘晶胶污染芯片焊垫的封装构造及其基板 | |
| CN100442496C (zh) | 补强型薄膜覆晶封装构造 | |
| CN101290921A (zh) | 防止薄膜变形的薄膜覆晶封装基板 | |
| CN201229937Y (zh) | 具有非阵列凸块的倒装芯片封装结构 | |
| US20170053846A1 (en) | Semiconductor device | |
| CN100587946C (zh) | 窗口上下模流平衡的封装构造与封装方法 | |
| CN101231987A (zh) | 防止薄膜塌陷形成填胶气泡的薄膜覆晶封装构造 | |
| CN103794568A (zh) | 集成电路底部填充方案 | |
| CN207265013U (zh) | 助焊剂的作业治具 | |
| JP2008283004A (ja) | 半導体装置 | |
| CN101231989A (zh) | 增进散热效益的半导体封装载膜与封装构造 | |
| CN100481407C (zh) | 晶片上引脚球格阵列封装构造 | |
| CN100499101C (zh) | 具有延长引脚的薄膜覆晶封装构造 | |
| CN207503964U (zh) | 芯片尺寸封装结构 | |
| CN102237283B (zh) | 非阵列凸块的覆晶接合方法与构造 | |
| CN106373935A (zh) | 一种无基岛框架封装工艺及其封装结构 | |
| CN101853791A (zh) | 倒装芯片封装的制造方法、其结构及晶片涂布的结构 | |
| CN2570975Y (zh) | 薄膜覆晶封装结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |