CN101237430A - 两个实体间的通信网关 - Google Patents

两个实体间的通信网关 Download PDF

Info

Publication number
CN101237430A
CN101237430A CNA2008100042776A CN200810004277A CN101237430A CN 101237430 A CN101237430 A CN 101237430A CN A2008100042776 A CNA2008100042776 A CN A2008100042776A CN 200810004277 A CN200810004277 A CN 200810004277A CN 101237430 A CN101237430 A CN 101237430A
Authority
CN
China
Prior art keywords
entity
gateway
port
master data
packet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2008100042776A
Other languages
English (en)
Inventor
法比瑞斯·麦卡蒂尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Safran Transmission Systems SAS
Original Assignee
Hispano Suiza SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hispano Suiza SA filed Critical Hispano Suiza SA
Publication of CN101237430A publication Critical patent/CN101237430A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4027—Coupling between buses using bus bridges
    • G06F13/405—Coupling between buses using bus bridges where the bridge performs a synchronising function
    • G06F13/4059—Coupling between buses using bus bridges where the bridge performs a synchronising function where the synchronisation uses buffers, e.g. for speed matching between buses
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Small-Scale Networks (AREA)
  • Communication Control (AREA)
  • Information Transfer Systems (AREA)
  • Mobile Radio Communication Systems (AREA)

Abstract

一种通信网关，包括：第一实体(3)，其包括至少一个通过数据包通信的包交换互连元件(7)；第二实体(5)，其包括通过基本数据集通信的一组端口(9)；以及转换装置(11)，其连接所述第一实体(3)和第二实体(5)，在所述数据包和所述基本数据集之间进行转换，从而在所述第一实体和第二实体之间进行通信。

Description

两个实体间的通信网关
技术领域
本发明涉及两个实体间的通信，尤其涉及飞行器的计算机体系机构中较简单和较复杂的两个实体间的通信。
背景技术
目前已知的用于两种型的实体间通信的连接设备并不必然具备相同的拓扑结构。在计算机体系结构领域，有可以在一种总线和另一种总线之间进行转换的设备，即，在一种高比特率(bitate)总线和另一种高比特率的总线之间交换信息的设备。
此外，为了从串行RapidIOTM类型的包交换互连系统到一条或多条串行外设接口(SPI)型(即具有同步的串行端口)的总线，目前需要使用通用微处理器作为这两种总线之间的网关。这种型的网关或体系结构非常昂贵，体积庞大，并且在计算时能耗也很大。
发明内容
本发明的目的是改进这些缺陷，并且优化造价，体积，能耗，以及交换信息的速率。
为达到这些目的，本发明的通信网关包括：
第一实体，包括至少一个通过数据包通信的包交换互连元件；
第二实体，包括通过基本数据集通信的一组端口，该基本数据集包括离散的，串行格式或并行格式的数据；以及
转换装置，其将所述第一实体与所述第二实体相连，以在所述数据包和所述基本数据集之间进行转换，从而能在所述第一实体和第二实体之间进行通信，所述转换装置包括：
存储装置，用于临时存储来自所述第一实体的所述数据包；以及
控制装置，用于将所述临时存储的数据包解码，以恢复从所述端口组中发往端口的基本数据部分，之后将每个所述基本数据部分发送到它的目的地端口。
因此，该系统能在一个简单实体和另一个较为复杂并且可包含协议的实体之间进行简单、快速、经济的信息交换。该系统也能够以一种最佳的方式将数据从带有协议的复杂实体发送至简单实体。然后网关可以在高比特率总线和一条或多条的比特率总线之间交换格式化信息，同时保证不同总线间速度的独立性。它也能监视低比特率总线用户的存在或状态，并监视输入/输出信号。
根据本发明的特征，所述存储装置设计为能够临时存储来自所述第二实体的所述基本数据集，所述控制装置设计为能够将所述临时存储的基本数据集转换为供给所述第一实体的数据包。
因此，数据能够被从只能输出简单数据的简单实体发送至复杂实体。
有益的是，所述控制装置设计为能处理由第一实体从特殊数据包解码的信息，以生成同步脉冲。
因此，很容易在转换装置中集成硬件解码同步脉冲，例如，通过解码多播型优先帧。
在第一实施例中，网关由一可编程元件实现。该第一实施例非常灵活，并且很容易适应多种实体，以在实体间进行快速信息交换。可以很容易地修改转换装置的编程或编码，以适应系统的不同元件。
在第二实施例中，网关由特殊应用的集成电路实现。这能使用很高速率的集成电路以最优而简捷的方式在实体间进行快速信息交换。
根据本发明的特征，所述端口组可以包括离散的输入/输出，以使所述基本数据集包括离散数据。
根据本发明的另一特征，所述端口组可包括至少一个串行端口，以使所述基本数据集包括串行形式的数据。所述至少一个串行端口可以是SPI同步串行端口。这能以主/从模式对外部元件提供有效的接口。
根据本发明的又一特征，所述包交换互连元件是串行RapidIOTM类型。因此网关能够在串行RapidIOTM元件和SPI端口之间提供快速接口。
本发明也提供了一种飞行器计算机，其包括至少一个中央单元以及采集装置，并且包括至少一个具有上述特征的网关，所述网关是在所述至少一个中央单元和所述采集装置之间的接口。
附图说明
通过阅读下面非限定性的描述，并且参考附图，可以了解本发明的其他特征和优点，在附图中：
图1是本发明通信网关在两实体间的框图；
图2和图3是图1中网关的框图，该网关包括存储装置和控制装置；
图4和图5是图1的两实施例的框图；
图6是图1的一个特殊实施例的框图；以及
图7是使用图1中网关的飞行器计算机的框图。
具体实施方式
图1是在实体3和5之间本发明的通信网关1的框图。
第一实体3包括至少一个通过数据包通信的包交换互连元件(packet-switchinginterconnection element)7。作为示例，包交换互连元件是串行RapidIOTM类型，其提供RapidIOTM标准中的逻辑层，传输层和物理层。
第二实体5包括一组端口9，当然该端口组也可以只包括一个端口，它们通过一组基础或基本数据通信。术语“基本数据”(elementary)是指简单或标准的数据，该数据可以是离散的(discrete)或是串行格式((serial form)的。
端口9组可以包括通过离散数据通信的离散的输入/输出，或者是通过串行数据通信的串行端口，或者也可以是并行端口。因此，基本数据集可以包括离散的，串行格式的，或者并行格式(parallel form)的数据。
作为示例，端口9组可以包括一个或多个通用IO(GPIO)端口，以及一个或多个同步串行外设接口(SPI)端口。
网关也包括转换装置11，其连接第一实体3和第二实体5，在数据包和基本数据集之间进行转换，从而使通信可以在第一实体3和第二实体5之间进行。
图2和图3揭示了通信网关1可以包括存储装置13和控制装置15。
图2揭示了数据从第二实体5被发送至第一实体3。
存储装置13可以临时存储来自第二实体5的基本数据集。此外，控制装置15恢复临时存储的基本数据，以便将其转换成用于送至第一实体3的数据包。
图3揭示了数据被从第一实体3发送至第二实体5。
存储装置13用于临时存储来自第一实体3的数据包。控制装置15用于将临时存储的数据包解码，以便在将每个基本数据部分发送至适当的目的地端口9之前，恢复发往端口9组的特殊端口的基本数据部分。
因此，作为示例，可以在高比特率总线和一条或多条低比特率总线之间交换格式化的数据，并同时保证不同总线之间速度的独立性。除了交换信息或数据之外，也交换数据传输信号和控制信号(例如时钟信号)。因此，可以验证低比特率总线用户，以及输入/输出信号的存在或状态。例如，用户间的数据交换可以周期性进行，以使当网关没有接收到应答时，它可以认为该用户不存在。
有益的是，控制装置15也可处理由第一实体3从特殊数据包解码而得的信息，以便生成同步脉冲。例如，转换装置11可以得知“多播事件”(multicast event)型的超高优先级短帧的到来，从而通过所述转换装置11的输出端来发送时钟信号或同步脉冲。需要注意的是，对超高优先级短帧的解码是由实体3的包交换互连元件7来完成的。这样可以激活离散信号并通知转换装置11以产生同步脉冲。
图4和图5揭示了网关1作为现场可编程门阵列(field-programmable gate array)(FPGA)型的可编程元件，或作为特殊应用集成电路(ASIC)型的元件的实施例。
图4揭示了网关1的一种简单廉价的实施例，该网关1位于全IP可编程结构中的FPGA元件中。
在该实施例中，第一实体3包括串行RapidIOTM类型的包交换互连元件7。第二实体5具有一组包括SPI端口的端口9。
转换装置11包括存储装置13和控制装置15，该控制装置15通过互连总线17将第一实体3和第二主体5连接起来，使在通信网关1的不同部分之间可以进行对话。
在该示例中，存储装置13包括第一缓冲存储器19a，其具有两个存取通道(例如：随机存取存储器(RAM)和直接存取存储器21(DMA))。控制装置15包括控制单元23a(如32比特控制器)，其与代码存储器25相连，该代码存储器用于存储程序代码，和控制单元23a或(更常见的)存储网关1的路由参数。需要注意的是，可在网关启动时可选择地对代码存储器2的路由参数进行初始化。
对通信网关1的行为和结构的编码或描述可以使用VHDL型的(极高速率，或VHSCI，硬件描述语言)硬件描述语言来实现，或通过使用自动生成可配置系统的工具来实现。该编码易于被修改，以适应与网关1的不同元件相关的任何改动。例如，可以仅修改网关1的程序来改变端口9的编号。因此，该示例中的网关1应用非常灵活，并且其构成的实施例也是简单而廉价的。
对于从第一实体3接收的数据包，存储装置13和缓冲存储器19a(更通常地)恢复并临时存储这些数据包。然后，控制单元23a将这些数据包解码，以恢复发往每个端口9的基本数据部分，并且将每个基本数据部分分派至对应的端口9。
相反地，对于发往第一实体3的数据包，存储装置13在缓冲存储器19a中恢复并临时存储来自不同端口9的基本数据。然后，控制单元23a将该基本数据转换为数据包，再将其发送至第一实体3。
图5揭示了使用ASIC元件的网关1的第二实施例，其更加简单并且更有利于大规模生产。
在该实施例中，第一实体3包括串行RapidIOTM类型的包交换互连元件7，第二实体具有一组包括SPI端口的端口9。
同样地，转换装置11包括存储装置13和控制装置15，该控制装置15通过互连总线17将第一实体3和第二主体5连接起来，以使通信网关1的不同部分之间能够进行对话。
在该实施例中，存储装置13也包括双通道缓冲存储器19b和具有控制单元23b(例如序列器(sequencer))的控制装置15，该控制单元23b位于存储装置13和第一实体3之间。此外，存储装置13位于端口9组和控制装置15之间。
因此，对于从第一实体3接收的数据包，控制装置15先恢复所述数据包并且根据它们的目的地端口把它们拆开，然后再把它们临时存储在存储装置13中。接着，每个端口9恢复发送给它的基本数据。
相反地，对于发往第一实体3的数据包，每个端口9在缓冲存储器19b中存储它的基本数据。然后，控制装置15从缓冲存储器19b中恢复基本数据，从而生成发往第一实体3的帧或数据包。
图6揭示了通信网关1的一个实施例，其包括RapidIOTM模块7，转换模块(前面图中为转换装置11)，具有16个SPI端口(SPI 0-SPI 15)的SPI模块29，以及GPIO型的输入/输出模块39(IP)。转换模块11通过互连总线17交换数据、传输信号以及控制信号，该互连总线17是在RapidIOTM模块7、SPI及IO模块29、39之间。
RapidIOTM模块7包括逻辑层，传输层和物理层。
逻辑层包括以下功能：读写，事务保持(maintenance transactions)，消息，“门铃”，逻辑识别，以及直接存储器存取(DMA)。
传输层包括以下功能：分派具有源和目的地的数据包，上至64,000个对等ID设备使传输无需通过公共主机，并能提供多播选项。
物理层包括：时钟；同步设备；对等的布局；以及RapidIOTM的其他标准特性。
SPI模块29用于以主/从模式提供与外部元件的接口。SPI端口的主要功能可以是将数据串行化/反串行化，以及产生选择信号。
通用的GPIO接口模块39用于产生特殊的输入/输出功能，例如，定义每个IO管脚的输入或输出，以及输出的默认值。当RapidIOTM接口在一段时间后(超时)未被激活，它就产生软件或硬件初始化“复位”(reset)输出信号给每个需要的SPI端口，并且它也与每个SPI端口一起起着“看门狗”的作用，来监视连接到每个端口29的用户的正确操作。在可取得的RapidIOTM模块7的状态字中，它集中了端口29的状态和用户的存在情况，它在发送和接收中控制缓冲存储器溢出，并且它还检测单事项扰动(Sngle Event Upset，SEU)错误。它也产生由专用多播帧(multicastframe)激发的电同步信号。该信号可被用户使用，并且它使得高比特率串行链接中的抖动能够被测量出来，从而来验证互连的质量。
转换模块11用于恢复由SPI端口反串行化后的信息，并能建立供给RapidIOTM模块7的数据缓冲区。同时，它能恢复由RapidIOTM模块7反串行后的信息，解码，以及准备好发往每个SPI端口29的基本数据。因此，转换模块11保证了数据的完整性，并且保证了SPI模块29的速度和RapidIOTM模块7的速度之间的独立性。
因此，网关1使得格式化的信息可以在高比特率RapidIOTM总线和同时进行处理的十六个SPI端口之间进行交换。
更加特殊的是，网关1能够对SPI端口的用户的状态和存在情况进行验证。它也能够管理超时反转(time out reversal，TOR)型的逻辑输入/输出信号，产生发往每个端口的复位(RESET)初始化信号，采集或回放(play back)逻辑信号，以及当经过一预定超时时间后，将TOR输出设为默认的逻辑状态。因此网关1在对要解码的多播型短帧解码时，能产生电输出信号，在向状态寄存器进行复制时能启用对寄存器和内存的SEU保护，能将检测到的SEU复制至状态寄存器，并且当有异常事件发生时能发出门铃型的短帧。
通信网关1可用于飞行器计算机结构中。图7所示框图揭示了飞行器计算机41的一个示例，该飞行器计算机41具有至少一个中央单元43，采集装置45，和至少一个网关(如前图所示)，该网关在中央单元43和采集装置45之间提供接口。

Claims (10)

1、一种通信网关，其特征在于，其包括：
第一实体(3)，包括至少一个通过数据包通信的包交换互连元件(7)；
第二实体(5)，包括通过基本数据集通信的一组端口(9)，该基本数据集包括离散的，串行格式或并行格式的数据；以及
转换装置(11)，其将所述第一实体(3)和第二实体(5)相连，以在所述数据包和所述基本数据集之间进行转换，从而能在所述第一实体和第二实体之间进行通信，所述转换装置(11)包括：
存储装置(13)，用于临时存储来自所述第一实体(3)的所述数据包；以及
控制装置(15)，用于对所述临时存储的数据包解码，以恢复从所述端口组中发往端口的基本数据部分，之后将每个所述基本数据部分发送至它的目的地端口。
2、如权利要求1所述的网关，其特征在于，所述存储装置(13)设计为临时存储来自所述第二实体(5)的所述基本数据集，并且所述控制装置(15)设计为将所述临时存储的基本数据集转换为供给所述第一实体(3)的数据包。
3、如权利要求1所述的网关，其特征在于，所述控制装置(15)设计为处理由第一实体(3)从特殊数据包解码的信息，以产生同步脉冲。
4、如权利要求1-3中任一项所述的网关，其特征在于，其由一可编程元件实现。
5、如权利要求1-3中任一项所述的网关，其特征在于，其由一特殊应用的集成电路实现。
6、如权利要求1-5中任一项所述的网关，其特征在于，所述端口(9)组包括离散的输入/输出，从而使所述基本数据集包括离散数据。
7、如权利要求1-6中任一项所述的网关，其特征在于，所述端口(9)组包括至少一个串行端口，从而使所述基本数据集包括串行格式的数据。
8、如权利要求1-7中任一项所述的网关，其特征在于，所述至少一个串行端口是SPI同步串行端口类型。
9、如权利要求1-9中任一项所述的网关，其特征在于，所述包交换互连元件是串行RapidIOTM类型。
10、一种飞行器计算机，包括至少一个中央单元(43)和采集装置(45)，以及至少一个如权利要求1-9中任一项所述的网关(1)，其特征在于，所述网关是所述至少一个中央单元和所述采集装置之间的接口。
CNA2008100042776A 2007-01-29 2008-01-29 两个实体间的通信网关 Pending CN101237430A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR0752939 2007-01-29
FR0752939A FR2911973B1 (fr) 2007-01-29 2007-01-29 Passerelle de communication entre deux entites

Publications (1)

Publication Number Publication Date
CN101237430A true CN101237430A (zh) 2008-08-06

Family

ID=38225569

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2008100042776A Pending CN101237430A (zh) 2007-01-29 2008-01-29 两个实体间的通信网关

Country Status (12)

Country Link
US (1) US20080181242A1 (zh)
EP (1) EP1950667A1 (zh)
JP (1) JP2008187711A (zh)
CN (1) CN101237430A (zh)
BR (1) BRPI0800220A (zh)
CA (1) CA2619301A1 (zh)
FR (1) FR2911973B1 (zh)
MA (1) MA29828B1 (zh)
MX (1) MX2008001358A (zh)
RU (1) RU2008103106A (zh)
SG (1) SG144865A1 (zh)
ZA (1) ZA200800861B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104253732A (zh) * 2013-06-25 2014-12-31 罗伯特·博世有限公司 用于运行通信装置的方法
CN114556316A (zh) * 2019-10-02 2022-05-27 菲尼克斯电气公司 用于现场总线系统中的数据采集的输入/输出单元

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101794268B (zh) * 2010-03-16 2011-11-16 中国电子科技集团公司第十四研究所 基于vpx总线、可重构信号处理模块
CN102004713B (zh) * 2010-11-19 2013-03-13 中国船舶重工集团公司第七0九研究所 一种 TigerSHARC DSP LINK 口转串行 RapidIO总线的实现方法
CN110995402B (zh) * 2019-11-29 2021-09-07 三维通信股份有限公司 同步脉冲传输方法、装置和系统

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5915104A (en) * 1997-01-09 1999-06-22 Silicon Graphics, Inc. High bandwidth PCI to packet switched router bridge having minimized memory latency
GB2330479B (en) * 1997-10-15 2002-10-09 Motorola Inc Router and method for use in a communication system
US6668299B1 (en) * 1999-09-08 2003-12-23 Mellanox Technologies Ltd. Software interface between a parallel bus and a packet network
US6604161B1 (en) * 1999-09-29 2003-08-05 Silicon Graphics, Inc. Translation of PCI level interrupts into packet based messages for edge event drive microprocessors
US7243172B2 (en) * 2003-10-14 2007-07-10 Broadcom Corporation Fragment storage for data alignment and merger
US20060004936A1 (en) * 2004-06-30 2006-01-05 Nokia Inc. Bridge for enabling communication between a FIFO interface and a PL3 bus for a network processor and an I/O card
US7543096B2 (en) * 2005-01-20 2009-06-02 Dot Hill Systems Corporation Safe message transfers on PCI-Express link from RAID controller to receiver-programmable window of partner RAID controller CPU memory
US20070118677A1 (en) * 2005-05-13 2007-05-24 Freescale Semiconductor Incorporated Packet switch having a crossbar switch that connects multiport receiving and transmitting elements

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104253732A (zh) * 2013-06-25 2014-12-31 罗伯特·博世有限公司 用于运行通信装置的方法
CN114556316A (zh) * 2019-10-02 2022-05-27 菲尼克斯电气公司 用于现场总线系统中的数据采集的输入/输出单元

Also Published As

Publication number Publication date
FR2911973A1 (fr) 2008-08-01
FR2911973B1 (fr) 2013-03-15
JP2008187711A (ja) 2008-08-14
US20080181242A1 (en) 2008-07-31
SG144865A1 (en) 2008-08-28
MA29828B1 (fr) 2008-10-03
CA2619301A1 (fr) 2008-07-29
MX2008001358A (es) 2009-02-24
ZA200800861B (en) 2008-11-26
EP1950667A1 (fr) 2008-07-30
RU2008103106A (ru) 2009-08-10
BRPI0800220A (pt) 2008-09-16

Similar Documents

Publication Publication Date Title
CN101753388B (zh) 适用于多核处理器片上和片间扩展的路由及接口装置
CN101873253B (zh) 带缓冲的纵横式交换机系统
CN103248526A (zh) 实现带外监控管理的通信设备、方法及主从切换方法
JP2004529581A5 (zh)
CN101237430A (zh) 两个实体间的通信网关
CN102023954A (zh) 具有多路i2c总线的装置、处理器、系统主板及工控计算机
CN105051706A (zh) 用于具有pcie协议栈的低功率phy的操作的设备、方法和系统
CN101841542A (zh) 基于fpga技术实现profibus主站通信协议的方法
CN103823784A (zh) 一种基于fpga的fc-ae-1553总线控制器
CN102710424A (zh) 一种千兆万兆多功能网卡及其实现方法
CN106303759B (zh) 一种基于fpga的高速串行收发接口及其工作方法
CN102495920A (zh) 一种FPGA用基于PCIe的集成化逻辑分析模块
CN207718364U (zh) 一种基于fpga的多路rs-422串口扩展接口
CN104991880B (zh) 一种基于pci‑e接口的fc‑ae‑asm通讯板卡
CN103729333A (zh) 多路时隙共享的背板总线结构及其实现方法
CN105262789A (zh) 基于fpga的mac层到mac层通信系统及控制方法
CN104798010A (zh) 至少部分的串行存储协议兼容帧转换
CN110401558A (zh) 安全级多点通信网络设备、系统及安全级网络通信方法
CN101106504A (zh) 基于can总线的智能自主机器人分布式通信系统
US10089268B2 (en) Network subscriber
CN105515673B (zh) 一种光纤通道节点卡
CN102929329A (zh) 片上系统间互连网络的动态重构方法
CN101631059B (zh) 一种实现现场总线拓扑结构实时重构的通信单元
CN101304296B (zh) 网络装置及其传输方法
CN102308538B (zh) 报文处理方法及装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20080806