CN102710424A - 一种千兆万兆多功能网卡及其实现方法 - Google Patents

一种千兆万兆多功能网卡及其实现方法 Download PDF

Info

Publication number
CN102710424A
CN102710424A CN2012101731927A CN201210173192A CN102710424A CN 102710424 A CN102710424 A CN 102710424A CN 2012101731927 A CN2012101731927 A CN 2012101731927A CN 201210173192 A CN201210173192 A CN 201210173192A CN 102710424 A CN102710424 A CN 102710424A
Authority
CN
China
Prior art keywords
interface
module
fpga
sfp
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012101731927A
Other languages
English (en)
Other versions
CN102710424B (zh
Inventor
姚文浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dawning Information Industry Beijing Co Ltd
Dawning Information Industry Co Ltd
Original Assignee
Dawning Information Industry Beijing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dawning Information Industry Beijing Co Ltd filed Critical Dawning Information Industry Beijing Co Ltd
Priority to CN201210173192.7A priority Critical patent/CN102710424B/zh
Publication of CN102710424A publication Critical patent/CN102710424A/zh
Application granted granted Critical
Publication of CN102710424B publication Critical patent/CN102710424B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

本发明提供一种千兆万兆多功能网卡及其实现方法，包括FPGA控制模块、FPGA配置芯片模块、收发器模块、大容量缓存模块、低延迟缓存模块、串并转换模块和SFP光口模块；所述FPGA控制模块控制连接所述FPGA配置芯片模块、收发器模块、大容量缓存模块、低延迟缓存模块和SFP光口模块；所述SFP模块包括两个SFP接口和两个SFP+接口；所述SFP接口与FPGA控制模块连接，所述SFP+接口通过所述串并转换模块连接或直接连接所述FPGA控制模块，提供一种集成千兆万兆以太网和POS的复合网卡。

Description

一种千兆万兆多功能网卡及其实现方法
技术领域
本发明涉及一种高速网卡，具体涉及一种千兆万兆多功能网卡。
背景技术
目前的网卡产品线有多种规格，两个万兆加两个千兆、一个万兆加三个千兆、四个千兆和两个万兆的，多种产品会给生产、销售和售后服务带来不良影响；并且现有技术中的网卡，功能被定制，比较单一，而且在数据包处理上还主要依赖CPU，同时以太网以百兆网一步月入千兆网时代，对一个千兆以太网数据流的处理可以轻易地消耗掉服务器处理器的大部分处理能力。
针对上述问题，本发明提供一种集成千兆和万兆以太网、POS（Packet Over SDH，通过同步数字体系提供的高速传输通道直接传送IP分组）的复合网卡。
发明内容
本发明提供的一种千兆万兆多功能网卡，包括FPGA控制模块、FPGA配置芯片模块、收发器模块、大容量缓存模块、低延迟缓存模块、串并转换模块和SFP光口模块；所述FPGA控制模块控制连接所述FPGA配置芯片模块、收发器模块、大容量缓存模块、低延迟缓存模块和SFP光口模块；所述SFP模块包括两个SFP接口和两个SFP+接口；所述SFP接口与FPGA控制模块连接，所述SFP+接口与所述FPGA控制模块通过所述串并转换模块连接或直接连接。
本发明提供的第一优选实施例中：所述SFP接口连接千兆以太网或2.5GPOS；所述SFP+接口连接万兆以太网或10GPOS。
本发明提供的第二优选实施例中：所述网卡包括选焊电阻模块，所述SFP+接口通过选焊电阻模块选择通过所述串并转换模块连接或直接连接所述FPGA控制模块；
所述SFP+接口通过所述串并转换模块连接所述FPGA控制模块时，SFP+接口被配置成千兆网口，所述SFP+接口直接连接所述FPGA控制模块时，SFP+接口被配置成万兆网口。
本发明提供的第三优选实施例中：所述收发器模块直接使用FPGA控制模块的高速接口GTX实现，由FPGA控制模块完成信号的锁定和解码；所述网卡数据的上传端口为PCIE GEN28X接口，使用FPGA控制模块内部的GTX来实现。
本发明提供的第四优选实施例中：所述FPGA控制模块采用XC6VLX130T芯片；
所述串并转换器模块采用VSC8479芯片，所述两个SFP+接口包括SFP0+接口和SFP1+接口，所述SFP0+接口和SFP1+接口通过选焊电阻选择分别连接串并转换器芯片VSC8479A和VSC8479B；
所述FPGA配置芯片模块采用的128Mb的XCF128X芯片；
所述低延迟缓存模块采用CY7C1565KV18芯片；
所述大容量缓存模块采用两个SODIM插槽，最大支持8Gb容量。
本发明提供的第五优选实施例中提供一种千兆万兆多功能网卡的实现方法，包括：
步骤S1，系统上电，FPGA芯片从FPGA配置芯片读取数据并完成对自身的配置；
步骤S2，FPGA芯片检测SFP1+接口和SFP2+接口的连接方式；
步骤S3，FPGA芯片建立网卡与主机之间的链路；
步骤S4，FPGA芯片将检测到的SFP1+接口和SFP2+接口的连接方式发送给主机驱动；
步骤S5，主机驱动初始化系统硬件；
步骤S6，数据包从万兆、千兆光口输入，FPGA芯片对每个数据包进行检测和过滤，对符合规则设置的数据包通过PCIE接口发送到主机端。
本发明提供的第六优选实施例中：所述步骤S2中FPGA芯片检测SFP1+接口和SFP2+接口的连接方式的方法为：FPGA芯片侦测两个ID-MARK信号，这两个信号通过上下拉区分不同的板子，每一种ID-MARK都会对应一种特别的选焊电阻以及串并转换器芯片的安装方式，确定SFP1+接口和SFP2+接口为万兆网口或千兆网口。
本发明提供的第七优选实施例中：所述步骤S3中FPGA芯片建立网卡与主机之间的链路的方法中：
网卡系统数据的上传端口为PCIE GEN2 8X接口，FPGA芯片在主板无效化PCIE复位信号后开始尝试建立PCIE链路，并用PCIE硬核的link up作为作为系统其他部分的复位信号。
本发明提供的第八优选实施例中：具体的，所述步骤S5中主机驱动初始化系统硬件的方法为：
所述主机驱动根据万兆口的数目对相应的串并转换芯片进行配置，参数存在主机的驱动中；
检测万兆光口是否接受到了信号，如果有信号先将对应的晶振改成万兆以太网的频率，检测串并转换芯片是否能锁定信号，如果不能锁定将对应的晶振改成10GPOS的频率，并复位检测串并转换芯片是否能够锁定信号；
跳过已经被标记为万兆的接口，对剩下的接口依次尝试锁定千兆以太网或者2.5GPOS信号。
本发明提供的第九优选实施例中：所述步骤S6中FPGA芯片通过算法逻辑对每个数据包进行检测和过滤，所述算法逻辑包括哈希、五元组匹配、MAC地址识别。
附图说明
图1为本发明提供的一种千兆万兆多功能网卡的结构原理图；
图2为本发明提供的一种千兆万兆多功能网卡的实施例一的电路图；
图3为本发明提供的一种千兆万兆多功能网卡的实现方法流程图。
具体实施方式
本发明提供的一种千兆万兆多功能网卡，由图1可知，该网卡包括FPGA（Field－Programmable Gate Array，现场可编程门阵列）控制模块，FPGA配置芯片模块、收发器模块、大容量缓存模块、低延迟缓存模块、串并转换模块和SFP（Small Form-factor Pluggables，小型化的将千兆位电信号转换为光信号的接口器件）光口模块，FPGA控制模块控制连接FPGA配置芯片模块、收发器模块、大容量缓存模块、低延迟缓存模块和SFP光口模块。
SFP模块为一个四合一的SFP光口罩，包括四个光口，该光口包括两个SFP口和两个SFP+口，千兆以太网和2.5GPOS的接口采用SFP接口，万兆以太网和10GPOS的接口采用SFP+接口，SFP接口和SFP+接口外形尺寸兼容，光模块不同。
SFP接口与FPGA控制模块的GTX直接相连，SFP+接口通过串并联转换模块与FPGA控制模块相连。
进一步的，该千兆万兆多功能网卡还包括选焊电阻模块，两个SFP+接口通过选焊电阻模块选择直接连接FPGA控制模块或是通过串并转模块与FPGA控制模块连接，选择直接与FPGA控制模块相连时，该SFP+接口被配置成千兆网口，选择通过串并联转换模块与FPGA控制模块相连时，此时该SFP+接口被配置成万兆网口。
本发明提供的一种千兆万兆多功能网卡通过特殊的电阻布局方式来保证两组信号的质量，如果两个SFP+光口中的一个或两个被配置成千兆网口模式，那么该SFP+光口对应的串并联转换模块中的串并转换器也不焊接以节省成本。
本发明提供的一种千兆万兆多功能网卡包含的FPGA控制模块采用XC6VLX130T芯片。
串并转换器模块采用VSC8479芯片，实现万兆信号的锁定和串并转换，然后将低速的SFI-4信号16对LVSD连接到FPGA上，然后将数据送至FPGA控制模块处理。
FPGA配置芯片模块采用的128Mb的XCF128X芯片，采用了16位宽的主动配置模式，可以跑到50Mhz在80ms内完成FPGA的加载，满足PCIE协议中PCIE插卡必须在200ms内准备完毕并能够响应主机的初始化的要求。
低延迟缓存模块QDR2+采用CY7C1565KV18芯片，总容量为72Mb，CY7C1565KV18芯片内部集成了阻抗匹配电路，不用进一步设置匹配电阻。低延迟缓存模块的供电部分通过两个磁珠同时切换CY7C1565KV18芯片的输入电压和FPGA对应IO BANK的输入电压，兼容上一代的低延迟缓存模块芯片。
大容量缓存模块DDR3有两个，采用了两个SODIM插槽，最大可支持8Gb容量，两个大容量缓存模块是相互独立的。
本发明提供的一种千兆万兆多功能网卡的收发器模块直接使用FPGA控制模块的高速接口GTX实现，由FPGA控制模块完成信号的锁定和解码；系统数据的上传端口为PCIE GEN28X接口，使用FPGA内部的GTX来实现。
实施例一：
如图2所示为本发明提供的一种千兆万兆多功能网卡具体电路图，由图2可知，FPGA芯片XC6VLX130T控制连接两个系统大容量缓存DDR3A和DDR3B，系统低延迟缓存QDR2+，FPGA配置芯片XCF128X，使用FPGA芯片内部的GTX来实现系统数据的上传端口为PCIE GEN2 8X接口。
FPGA芯片控制连接四个接口，SFP0、SFP1、SFP0+和SFP1+，SFP0和SFP1为千兆网口，SFP0+和SFP1+通过选焊电阻选择连接串并转换器芯片VSC8479A和VSC8479B或者FPGA芯片XC6VLX130T，SFP0+和SFP1+连接串并转换器芯片VSC8479A和VSC8479B时，SFP0+和SFP1+为万兆网口，SFP0+和SFP1+连接FPGA芯片XC6VLX130T时，SFP0+和SFP1+为千兆网口SFP2和SFP3。
由于千兆以太网、2.5GPOS、万兆以太网和10GPOS所需要的参考时钟各不相同。系统中一共有4个不同的可编程晶振，每个万兆口对应一个，四个千兆口对应两个。这样就可以保证四个光口可以配置成32种不同组合，例如1个2.5GPOS+1个千兆以太网+1个10GPOS+一个万兆以太网。
本发明提供的一种千兆万兆多功能网卡的实现方法的具体步骤流程如图3所示：
步骤S1，系统上电，FPGA芯片从FPGA配置芯片读取数据并完成对自身的配置；
步骤S2，FPGA芯片检测SFP1+接口和SFP2+接口的连接方式；
具体的，FPGA芯片会侦测两个ID-MARK信号，这两个信号通过上下拉区分不同的板子，每一种ID-MARK都会对应一种特别的选焊电阻以及串并转换器芯片VSC8479的安装方式，确定SFP1+接口和SFP2+接口为万兆网口或千兆网口。
步骤S3，FPGA芯片建立网卡与主机之间的链路；
具体的，网卡系统数据的上传端口为PCIE GEN2 8X接口，FPGA芯片会在主板无效化PCIE复位信号后开始尝试建立PCIE链路，并用PCIE硬核的link up作为作为系统其他部分的复位信号，也就是如果PCIE训练失败则整个系统不工作。
步骤S4，FPGA芯片将检测到的SFP1+接口和SFP2+接口的连接方式发送给主机驱动；
具体的，PCIE训练成功以后FPGA芯片会将检测到的ID_MARK信号发送给主机驱动，这样主机驱动就知道这个卡的物理结构了。
步骤S5，主机驱动初始化系统硬件；
具体的，主机驱动首先会根据万兆口的数目通过MDIO接口对相应的VSC8479进行配置，参数存在主机的驱动中。首先看看万兆光口是否接受到了信号，如果有信号先将对应的晶振改成万兆以太网的频率，然后看看是VSC8479否能锁定信号，如果不行将对应的晶振改成10GPOS的频率，并复位VSC8479看看是否能够锁定信号。如果始终无法锁定则报错并关闭这个接口。
接下来初始化千兆的接口，首先跳过已经被标记为万兆的接口，剩下的接口依次尝试锁定千兆以太网或者2.5GPOS信号。由于FPGA内部有时钟选择器，所以不用修改可编程晶振的频率值，两个晶始终振提供两个不同的频率，由每个接口按照需要来选择。
步骤S6，数据包从万兆、千兆光口输入，FPGA芯片对每个数据包进行检测和过滤，对符合规则设置的数据包通过PCIE接口发送到主机端。
具体的，大量的数据包从万兆、千兆光口输入，进入FPGA以后通过一些算法逻辑（例如：哈希、五元组匹配、MAC地址识别等）对每个数据包进行检测和过滤，对符合规则设置的数据包通过PCIE接口发送到主机端程序。
最后应当说明的是：以上实施例仅用以说明本发明的技术方案而非对其限制，尽管参照上述实施例对本发明进行了详细的说明，所属领域的普通技术人员应当理解：依然可以对本发明的具体实施方式进行修改或者等同替换，而未脱离本发明精神和范围的任何修改或者等同替换，其均应涵盖在本发明的权利要求范围当中。

Claims (10)

1.一种千兆万兆多功能网卡，其特征在于，包括FPGA控制模块、FPGA配置芯片模块、收发器模块、大容量缓存模块、低延迟缓存模块、串并转换模块和SFP光口模块；
所述FPGA控制模块控制连接所述FPGA配置芯片模块、收发器模块、大容量缓存模块、低延迟缓存模块和SFP光口模块；
所述SFP模块包括两个SFP接口和两个SFP+接口；
所述SFP接口与FPGA控制模块连接，所述SFP+接口与所述FPGA控制模块通过所述串并转换模块连接或直接连接。
2.如权利要求1所述的网卡，其特征在于，所述SFP接口连接千兆以太网或2.5GPOS；所述SFP+接口连接万兆以太网或10GPOS。
3.如权利要求1所述的网卡，其特征在于，所述网卡包括选焊电阻模块，所述SFP+接口通过选焊电阻模块选择通过所述串并转换模块连接或直接连接所述FPGA控制模块；
所述SFP+接口通过所述串并转换模块连接所述FPGA控制模块时，SFP+接口被配置成千兆网口，所述SFP+接口直接连接所述FPGA控制模块时，SFP+接口被配置成万兆网口。
4.如权利要求1所述的网卡，所述收发器模块直接使用FPGA控制模块的高速接口GTX实现，由FPGA控制模块完成信号的锁定和解码；所述网卡数据的上传端口为PCIE GEN2 8X接口，使用FPGA控制模块内部的GTX来实现。
5.如权利要求1-4任一项所述的网卡，所述FPGA控制模块采用XC6VLX130T芯片；
所述串并转换器模块采用VSC8479芯片，所述两个SFP+接口包括SFP0+接口和SFP1+接口，所述SFP0+接口和SFP1+接口通过选焊电阻选择分别连接串并转换器芯片VSC8479A和VSC8479B；
所述FPGA配置芯片模块采用的128Mb的XCF128X芯片；
所述低延迟缓存模块采用CY7C1565KV18芯片；
所述大容量缓存模块采用两个SODIM插槽，最大支持8Gb容量。
6.一种千兆万兆多功能网卡的实现方法，包括如权利要求1-5任一项所述的网卡，其特征在于，包括：
步骤S1，系统上电，FPGA芯片从FPGA配置芯片读取数据并完成对自身的配置；
步骤S2，FPGA芯片检测SFP1+接口和SFP2+接口的连接方式；
步骤S3，FPGA芯片建立网卡与主机之间的链路；
步骤S4，FPGA芯片将检测到的SFP1+接口和SFP2+接口的连接方式发送给主机驱动；
步骤S5，主机驱动初始化系统硬件；
步骤S6，数据包从万兆、千兆光口输入，FPGA芯片对每个数据包进行检测和过滤，对符合规则设置的数据包通过PCIE接口发送到主机端。
7.如权利要求6所述的网卡的实现方法，其特征在于，所述步骤S2中FPGA芯片检测SFP1+接口和SFP2+接口的连接方式的方法为：FPGA芯片侦测两个ID-MARK信号，这两个信号通过上下拉区分不同的板子，每一种ID-MARK都会对应一种特别的选焊电阻以及串并转换器芯片的安装方式，确定SFP1+接口和SFP2+接口为万兆网口或是千兆网口。
8.如权利要求6所述的网卡的实现方法，其特征在于，所述步骤S3中FPGA芯片建立网卡与主机之间的链路的方法中：
网卡系统数据的上传端口为PCIE GEN2 8X接口，FPGA芯片在主板无效化PCIE复位信号后开始尝试建立PCIE链路，并用PCIE硬核的link up作为作为系统其他部分的复位信号。
9.如权利要求6所述的网卡的实现方法，其特征在于，具体的，所述步骤S5中主机驱动初始化系统硬件的方法为：
所述主机驱动根据万兆口的数目对相应的串并转换芯片进行配置，参数存在主机的驱动中；
检测万兆光口是否接受到了信号，如果有信号先将对应的晶振改成万兆以太网的频率，检测串并转换芯片是否能锁定信号，如果不能锁定将对应的晶振改成10GPOS的频率，并复位检测串并转换芯片是否能够锁定信号；
跳过已经被标记为万兆的接口，对剩下的接口依次尝试锁定千兆以太网或者2.5GPOS信号。
10.如权利要求6所述的网卡的实现方法，其特征在于，所述步骤S6中FPGA芯片通过算法逻辑对每个数据包进行检测和过滤，所述算法逻辑包括哈希、五元组匹配、MAC地址识别。
CN201210173192.7A 2012-05-30 2012-05-30 一种千兆万兆多功能网卡及其实现方法 Active CN102710424B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210173192.7A CN102710424B (zh) 2012-05-30 2012-05-30 一种千兆万兆多功能网卡及其实现方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210173192.7A CN102710424B (zh) 2012-05-30 2012-05-30 一种千兆万兆多功能网卡及其实现方法

Publications (2)

Publication Number Publication Date
CN102710424A true CN102710424A (zh) 2012-10-03
CN102710424B CN102710424B (zh) 2017-12-05

Family

ID=46902996

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210173192.7A Active CN102710424B (zh) 2012-05-30 2012-05-30 一种千兆万兆多功能网卡及其实现方法

Country Status (1)

Country Link
CN (1) CN102710424B (zh)

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102880564A (zh) * 2012-07-19 2013-01-16 曙光信息产业(北京)有限公司 一种实现fpga支持双万兆pos接口的方法
CN103098039A (zh) * 2012-10-17 2013-05-08 华为技术有限公司 高速外围器件互连总线端口配置方法及设备
CN103634175A (zh) * 2013-12-02 2014-03-12 曙光信息产业(北京)有限公司 混合网络接入系统
CN103647708A (zh) * 2013-11-29 2014-03-19 曙光信息产业(北京)有限公司 基于atca的数据报文处理板
CN105337667A (zh) * 2015-12-09 2016-02-17 浪潮电子信息产业股份有限公司 一种具有pcie光口的网卡
US9411528B1 (en) 2015-04-22 2016-08-09 Ryft Systems, Inc. Storage management systems and methods
US9411613B1 (en) 2015-04-22 2016-08-09 Ryft Systems, Inc. Systems and methods for managing execution of specialized processors
CN106020888A (zh) * 2016-05-24 2016-10-12 武汉虹信通信技术有限责任公司 一种快速驱动万兆以太网的方法及设备
US9542244B2 (en) 2015-04-22 2017-01-10 Ryft Systems, Inc. Systems and methods for performing primitive tasks using specialized processors
CN107193657A (zh) * 2017-05-18 2017-09-22 安徽磐众信息科技有限公司 基于solaflare网卡的低延迟服务器
CN107465965A (zh) * 2016-06-03 2017-12-12 中兴通讯股份有限公司 一种光口实现方法、装置及现场可编程门阵列器件
CN107577628A (zh) * 2017-08-21 2018-01-12 郑州云海信息技术有限公司 一种支持ocpa标准接口的转接卡及转接方法
CN107995061A (zh) * 2017-11-30 2018-05-04 北京卓讯科信技术有限公司 多规格10Gbps网络信号长时采集与回放系统和方法
CN110018873A (zh) * 2019-03-31 2019-07-16 山东超越数控电子股份有限公司 一种基于fpga优化虚拟桌面传输的方法
CN114039622A (zh) * 2021-11-06 2022-02-11 四川恒湾科技有限公司 一种在射频单元上实现同步面在网口间可切换的方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102325066A (zh) * 2011-07-21 2012-01-18 曙光信息产业股份有限公司 一种集成千兆和万兆以太网的复合网卡
CN202127409U (zh) * 2011-07-21 2012-01-25 曙光信息产业股份有限公司 一种千兆以太网和万兆以太网切换的装置
CN202127404U (zh) * 2011-07-21 2012-01-25 曙光信息产业股份有限公司 一种千兆万兆复合网卡的单一时钟源

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102325066A (zh) * 2011-07-21 2012-01-18 曙光信息产业股份有限公司 一种集成千兆和万兆以太网的复合网卡
CN202127409U (zh) * 2011-07-21 2012-01-25 曙光信息产业股份有限公司 一种千兆以太网和万兆以太网切换的装置
CN202127404U (zh) * 2011-07-21 2012-01-25 曙光信息产业股份有限公司 一种千兆万兆复合网卡的单一时钟源

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102880564B (zh) * 2012-07-19 2016-12-21 曙光信息产业(北京)有限公司 一种实现fpga支持双万兆pos接口的方法
CN102880564A (zh) * 2012-07-19 2013-01-16 曙光信息产业(北京)有限公司 一种实现fpga支持双万兆pos接口的方法
CN103098039A (zh) * 2012-10-17 2013-05-08 华为技术有限公司 高速外围器件互连总线端口配置方法及设备
WO2014059617A1 (zh) * 2012-10-17 2014-04-24 华为技术有限公司 高速外围器件互连总线端口配置方法及设备
CN103098039B (zh) * 2012-10-17 2016-05-25 华为技术有限公司 高速外围器件互连总线端口配置方法及设备
CN103647708A (zh) * 2013-11-29 2014-03-19 曙光信息产业(北京)有限公司 基于atca的数据报文处理板
CN103634175A (zh) * 2013-12-02 2014-03-12 曙光信息产业(北京)有限公司 混合网络接入系统
US9411528B1 (en) 2015-04-22 2016-08-09 Ryft Systems, Inc. Storage management systems and methods
US9411613B1 (en) 2015-04-22 2016-08-09 Ryft Systems, Inc. Systems and methods for managing execution of specialized processors
US9542244B2 (en) 2015-04-22 2017-01-10 Ryft Systems, Inc. Systems and methods for performing primitive tasks using specialized processors
CN105337667A (zh) * 2015-12-09 2016-02-17 浪潮电子信息产业股份有限公司 一种具有pcie光口的网卡
CN106020888A (zh) * 2016-05-24 2016-10-12 武汉虹信通信技术有限责任公司 一种快速驱动万兆以太网的方法及设备
CN106020888B (zh) * 2016-05-24 2019-04-09 武汉虹信通信技术有限责任公司 一种快速驱动万兆以太网的方法及设备
CN107465965A (zh) * 2016-06-03 2017-12-12 中兴通讯股份有限公司 一种光口实现方法、装置及现场可编程门阵列器件
CN107465965B (zh) * 2016-06-03 2022-05-20 中兴通讯股份有限公司 一种光口实现方法、装置及现场可编程门阵列器件
CN107193657A (zh) * 2017-05-18 2017-09-22 安徽磐众信息科技有限公司 基于solaflare网卡的低延迟服务器
CN107577628A (zh) * 2017-08-21 2018-01-12 郑州云海信息技术有限公司 一种支持ocpa标准接口的转接卡及转接方法
CN107995061A (zh) * 2017-11-30 2018-05-04 北京卓讯科信技术有限公司 多规格10Gbps网络信号长时采集与回放系统和方法
CN110018873A (zh) * 2019-03-31 2019-07-16 山东超越数控电子股份有限公司 一种基于fpga优化虚拟桌面传输的方法
CN114039622A (zh) * 2021-11-06 2022-02-11 四川恒湾科技有限公司 一种在射频单元上实现同步面在网口间可切换的方法
CN114039622B (zh) * 2021-11-06 2023-07-28 四川恒湾科技有限公司 一种在射频单元上实现同步面在网口间可切换的方法

Also Published As

Publication number Publication date
CN102710424B (zh) 2017-12-05

Similar Documents

Publication Publication Date Title
CN102710424A (zh) 一种千兆万兆多功能网卡及其实现方法
CN1791120B (zh) 用于有效对准并行数据信道上的数据比特的系统和方法
US8514877B2 (en) Method and system for a plurality of physical layers for network connection
WO2016119525A1 (zh) 数据弹性交互综合总线系统
US11907140B2 (en) Serial interface for semiconductor package
US7243182B2 (en) Configurable high-speed serial links between components of a network device
EP2343859B1 (en) Low latency serial memory interface
US8732375B1 (en) Multi-protocol configurable transceiver with independent channel-based PCS in an integrated circuit
CN102495920A (zh) 一种FPGA用基于PCIe的集成化逻辑分析模块
CN104780333A (zh) 基于fpga的高带宽视频源接口适配装置
CN102694603A (zh) 兼容不同速率光模块接口的方法和装置
CN105262789A (zh) 基于fpga的mac层到mac层通信系统及控制方法
CN103024042A (zh) Afdx终端协议栈及其数据接收与发送方法
CN106230718A (zh) 基于XilinxFPGA多千兆网合流系统及实现方法
CN101426015B (zh) 面向多媒体传输的IEEE1394/GbE变换器及数据采集系统
US20050271064A1 (en) Dual speed interface between media access control unit and physical unit
CN205304857U (zh) 一种万兆光网络交换机
CN105530205A (zh) 一种微波设备汇聚的装置和方法
CN106797357B (zh) 高速串行信号的处理方法和装置
CN101355589A (zh) 以太网设备、以太网通信系统、及以太网设备的配置方法
US20110141883A1 (en) Multi-lane control apparatus and method using control signal of physical layer
EP3618317A1 (en) Message sending method and message receiving method and apparatus
CN103064810B (zh) 一种实现卫星串口通信的方法
CN208924235U (zh) 处理器以及网络安全装置
CN104270341B (zh) 在ipran中的数据协议转发系统及方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20220803

Address after: 100193 No. 36 Building, No. 8 Hospital, Wangxi Road, Haidian District, Beijing

Patentee after: Dawning Information Industry (Beijing) Co.,Ltd.

Patentee after: DAWNING INFORMATION INDUSTRY Co.,Ltd.

Address before: 100084 Beijing Haidian District City Mill Street No. 64

Patentee before: Dawning Information Industry (Beijing) Co.,Ltd.

TR01 Transfer of patent right