CN101236924A

CN101236924A - 掺杂区的形成方法

Info

Publication number: CN101236924A
Application number: CNA2007100047559A
Authority: CN
Inventors: 魏鸿基; 毕嘉慧
Original assignee: Powerchip Semiconductor Corp
Current assignee: Powerchip Semiconductor Corp
Priority date: 2007-01-30
Filing date: 2007-01-30
Publication date: 2008-08-06

Abstract

本发明涉及一种掺杂区的形成方法，适用于一基底，基底上已形成有多个互相平行的第一栅极与多个互相平行的第二栅极。其中这些第一栅极往第一方向延伸，这些第二栅极往二方向延伸，且第一方向与第二方向相交。此方法包括在平行第一栅极，且与基底的垂直切面夹一倾斜角θ的方向上，对基底进行一第一导电型掺杂剂注入工艺，于这些第一栅极之间形成一第一导电型掺杂区，其中，这些第二栅极阻挡第一导电型掺杂剂注入于这些第二栅极周围的基底中。

Description

掺杂区的形成方法

技术领域

本发明是有关于一种集成电路的制造方法，且特别是有关于一种掺杂区的形成方法。

背景技术

在半导体工业上，不论是早期的pn二极管、双载流子晶体管(BipolarTransistor)，或是目前使用的金属氧化物半导体晶体管(MOS)、逻辑元件与存储器元件等，这些固态元件(Solid State Device)都必须应用掺杂(Doping)的技术，制作出各种n型或p型掺杂区。

在现今的超大型集成电路工艺上，主要的掺杂技术有扩散法与离子注入法。离子注入法是将掺杂剂以离子的形式，借着提升它的能量(动能)，直接把它打进硅里面。由于离子注入法能够提供较佳的掺杂剂轮廓(DopantProfile)，且能对所注入的掺杂剂浓度高低进行调控，已成为目前最主要的掺杂技术。

然而，由于基底上并不是单只形成p型或是n型掺杂区。例如以CMOS元件而言，基底中不同区域就需要形成有P型阱区、N型源极/漏极区、N型阱区、P型源极/漏极区等各种掺杂剂浓度、轮廓深浅不一的各种掺杂区。因此，目前公知技术中，都是在进行离子注入的前，先利用光掩模与光刻蚀刻工艺，先形成图案化光致抗蚀剂层覆盖住不欲注入此种导电型离子的区域，的后始进行后续的工艺。

换言的，若是要形成上述P型阱区、N型源极/漏极区、N型阱区、P型源极/漏极区等等的掺杂区，往往会需要多道光掩模与光刻蚀刻步骤才能够完成。这不但使得整个工艺变得相当繁琐，拉长工艺时间，同时也导致了制造成本的增加。

发明内容

有鉴于此，依照本发明提供实施例的目的就是在提供一种掺杂区的形成方法，可以免除光掩模与光刻蚀刻工艺等步骤，缩短制造流程，并且降低制造成本。

依照本发明提供实施例的另一目的是提供一种掺杂区的形成方法，无须图案化光致抗蚀剂层的形成，即可于预定区域形成特定导电型的掺杂区。

本发明提出一种掺杂区的形成方法，适用于一基底，基底上已形成有多个互相平行的第一栅极与多个互相平行的第二栅极，其中这些第一栅极往一第一方向延伸，这些第二栅极往一第二方向延伸，且第一方向与第二方向相交，此方法包括在平行第一栅极，且与基底的垂直切面夹一倾斜角θ的方向上，对基底进行一第一导电型掺杂剂注入工艺，于这些第一栅极之间形成一第一导电型掺杂区，其中，这些第二栅极阻挡第一导电型掺杂剂注入于这些第二栅极周围的基底中。

依照本发明的实施例所述的掺杂区的形成方法，更包括在平行第二栅极，且与基底的垂直切面夹一倾斜角δ的方向上，对基底进行第二导电型掺杂剂注入工艺，于这些第一栅极之间形成第一导电型掺杂区，其中，这些第一栅极阻挡第二导电型掺杂剂注入于这些第一栅极周围的基底中。

依照本发明的实施例所述的掺杂区的形成方法，其中这些第一栅极的高度为H1，这些第一栅极的间距为W1，倾斜角δ≥tan^-1(W1/H1)。

依照本发明的实施例所述的掺杂区的形成方法，其中这些第二栅极的高度为H2，这些第二栅极的间距为W2，倾斜角θ≥tan^-1(W2/H2)。

依照本发明的实施例所述的掺杂区的形成方法，其中基底上更包括第一有源区与第二有源区，这些第一栅极位于第一有源区上，这些第二栅极位于第二有源区上。

依照本发明的实施例所述的掺杂区的形成方法，更包括二第一虚拟栅极，分别形成于第一有源区两侧，且平行第一栅极。

依照本发明的实施例所述的掺杂区的形成方法，更包括二第二虚拟栅极，形成于第一有源区上，且分别位于第一虚拟栅极与第一栅极之间。

依照本发明的实施例所述的掺杂区的形成方法，更包括二第三虚拟栅极，分别形成于第二有源区两侧，且平行第二栅极。

依照本发明的实施例所述的掺杂区的形成方法，更包括二第四虚拟栅极，形成于第二有源区上，且分别位于第三虚拟栅极与第二栅极之间。

依照本发明的实施例所述的掺杂区的形成方法，其中第一方向大约垂直于第二方向。

本发明提出另一种掺杂区的形成方法，此方法包括提供一基底，基底包括第一有源区与第二有源区，第一有源区两侧的基底上设置有二互相平行的第一虚拟栅极，第二有源区两侧的基底上设置有二互相平行的第二虚拟栅极，这些第一虚拟栅极与这些第二虚拟栅极垂直。此方法包括在平行第一虚拟栅极，且与基底的垂直切面夹一倾斜角θ的方向上，对基底进行一第一导电型掺杂剂注入工艺，于第一有源区形成一第一导电型掺杂区，这些第二虚拟栅极阻挡第一导电型掺杂剂注入于第二有源区的基底中；以及在平行第二虚拟栅极，且与基底的垂直切面夹一倾斜角δ的方向上，对基底进行一第二导电型掺杂剂注入工艺，于第二有源区形成一第二导电型掺杂区，这些第一虚拟栅极阻挡第一导电型掺杂剂注入于这些第一有源区的基底中。

依照本发明的实施例所述的掺杂区的形成方法，其中第一虚拟栅极的高度为T1，第一有源区的宽度为L1，第一有源区与第一虚拟栅极之间的间距为D1，倾斜角δ≥tan^-1[(L1+D1)/T1]。

依照本发明的实施例所述的掺杂区的形成方法，其中第二虚拟栅极的高度为T2，第二有源区的宽度为L2，第二有源区与第二虚拟栅极之间的间距为D2，倾斜角θ≥tan^-1[(L2+D2)/T2]。

依照本发明的实施例所述的掺杂区的形成方法，更包括一第二导电型晶体管设置于第一有源区上。

依照本发明的实施例所述的掺杂区的形成方法，更包括一第一导电型晶体管设置于第二有源区上。

依照本发明的实施例所述的掺杂区的形成方法，其中第一有源区的基底上更包括设置有一第一栅极。

依照本发明的实施例所述的掺杂区的形成方法，其中第一导电型掺杂区是设置于第一栅极两侧，作为一第一导电型源极/漏极区之用。

依照本发明的实施例所述的掺杂区的形成方法，其中第二有源区的基底上更包括设置有一第二栅极。

依照本发明的实施例所述的掺杂区的形成方法，其中第二导电型掺杂区是设置于第二栅极两侧，作为一第二导电型源极/漏极区之用。

依照本发明的实施例所述的掺杂区的形成方法，其中第一导电型为N型，第二导电型为P型。

上述掺杂区的形成方法，利用栅极的布局走向，控制适当的方向与角度进行掺杂剂注入工艺，无须光掩模及光刻蚀刻等工艺，即得以在不同区域形成不同导电型的掺杂区，既缩短制造流程，亦可降低制造成本。

为让本发明的上述和其他目的、特征和优点能更明显易懂，下文特举实施例，并配合所附图式，作详细说明如下。

附图说明

图1A与图2A是绘示本发明一实施例的一种掺杂区形成方法示意图。

图1B与图2B是分别沿着图1A与图2A的切线I-I’的结构剖面图。

图1C与图2C是分别沿着图1A与图2A的切线II-II’的结构剖面图。

图3A与图3B是绘示本发明另一实施例的一种掺杂区的形成方法示意图。

图4A与图4B是绘示本发明又一实施例的一种掺杂区的形成方法示意图。

图5A与图5B是绘示本发明再一实施例的一种掺杂区的形成方法示意图。

图6A与图7A是绘示本发明一实施例的运用于阱区延伸结构的掺杂区的形成方法俯视图。

图6B与图7B是分别沿着图6A与图7A的切线I-I’的结构剖面图。

图6C与图7C是分别沿着图6A与图7A的切线II-II’的结构剖面图。

【主要元件符号说明】

100、300、400、500、600：基底

100a、600a：基底的垂直切面

110、310、410、510、610：第一栅极

120、320、420、520、620：第二栅极

130、330、430、530、630：第一导电型掺杂剂注入工艺

135、335、435、535：第一导电型掺杂区

138：第一导电型晶体管

140、340、440、540、640：第二导电型掺杂剂注入工艺

145、345、445、545：第二导电型掺杂区

148：第二导电型晶体管

303、403、403a、503、603：第一有源区

305、405、405a、505、605：第二有源区

315、325、415、425、515、517、525、527、615、625：虚拟栅极

613、623：区域

具体实施方式

图1A与图2A是绘示本发明一实施例的一种掺杂区的形成方法示意图。图1B与图2B是分别沿着图1A与图2A的切线I-I’的结构剖面图。图1C与图2C是分别沿着图1A与图2A的切线II-II’的结构剖面图。

请参照图1A、图1B与图1C，本实施例的掺杂区的形成方法，适用于基底100，基底100上已形成有多个第一栅极110与多个第二栅极120。基底100例如是硅基底。这些第一栅极110在Y方向平行排列，这些第二栅极120在X方向平行排列，X方向与Y方向相交，在本实施例中，X方向与Y方向互相垂直。

请参照图1B，第一栅极110的材质例如是导体材料如掺杂多晶硅、金属或金属硅化物。第一栅极110的高度是H1，相邻第一栅极之间的间距为W1。在本实施例中，第一栅极110例如是作为第一导电型晶体管138的栅极。当然，第一栅极110也可以是作为其他元件如非挥发性存储器的栅极，根据元件的设计而定。

请参照图1C，第二栅极120的材质例如是导体材料如掺杂多晶硅、金属或金属硅化物。第二栅极120的高度是H2，相邻的第二栅极之间的间距为W2。在本实施例中，第二栅极120例如是作为第二导电型晶体管148(如图2C所示)的栅极。

请参照图1A、图1B与图1C，本实施例提出的掺杂区的形成方法是在平行第一栅极110(即平行Y方向)，且与基底100的垂直切面100a夹倾斜角θ的方向上进行第一导电型掺杂剂注入工艺130(如图1C所示)。此第一导电型掺杂剂注入工艺130例如是在第一栅极110两侧形成第一导电型掺杂区135。第一导电型掺杂区135可以是第一导电型源极/漏极区，也可以是第一导电型浅掺杂区，其根据工艺的需要，调整离子束的电流大小与离子能量，即可形成不同浓度与分布轮廓的掺杂区。

请参照图1A，第一导电型掺杂剂注入工艺130是平行Y方向所进行的，从XY平面上视的观点而言，第一导电型掺杂剂注入工艺130的方向会与第二栅极120垂直。

请参照图1C，由图1A中II-II’的剖面观察，第一导电型掺杂剂注入工艺130与基底100的垂直切面100a夹了一个倾斜角θ，从而使得第二栅极120的存在便可以阻挡第一导电型掺杂剂注入于第二栅极120周围的基底100。在一实施例中，这个倾斜角θ≥tan^-1(W2/H2)，也就是说，倾斜角θ的设定可以依照第二栅极120的高度H2，与第二栅极120之间的间距W2而调整。

请参照图2A、图2B与图2C，除了在平行第一栅极110的方向上进行第一导电型掺杂剂注入工艺130，当然也可以在平行第二栅极120的方向(X方向)上进行第二导电型掺杂剂注入工艺140。此第二导电型掺杂剂注入工艺140例如是在第二栅极120两侧形成第二导电型掺杂区145。第二导电型掺杂区145可以是第二导电型源极/漏极区，也可以是第二导电型浅掺杂区，其根据工艺的需要，调整掺杂剂注入的电流大小与能量，即可形成不同浓度与分布轮廓的掺杂区。

请参照图2A与图2B，第一导电型掺杂剂注入工艺130是在平行第二栅极120(X方向)所进行的，且第二导电型掺杂剂注入工艺140与基底100的垂直切面100a夹了一个倾斜角δ，从而使得第一栅极110的存在便可以阻挡第二导电型掺杂剂注入于第一栅极110周围的基底100。

在一实施例中，这个倾斜角δ≥tan^-1(W1/H1)，也就是说，倾斜角δ的设定可以依照第一栅极110的高度H1，与第一栅极110之间的间距W1而调整。

特别注意的是本实施例的第一导电型例如是N型，第二导电型为P型。也就是说，在第一栅极110两侧是注入N型掺杂区135，第一导电型晶体管138为N型晶体管，第一导电型掺杂剂注入工艺130与N型晶体管的栅极(第一栅极110)互相平行。而第二导电型则为P型，第二导电型掺杂剂注入工艺140与第二导电型晶体管148的栅极(第二栅极120)互相平行。当然，第一导电型也可以是P型，而第二导电型则为N型。

由上述实施例可知，利用栅极(晶体管)的布局走向，配合控制掺杂剂注入的方向与角度，可以很轻易地在基底上的预定区域形成不同导电型的掺杂区。这么一来，不但可以节省多道光掩模的工艺，缩短制造流程，同时亦可降低制造成本。

除了上一实施例的掺杂剂注入的方法，本发明的掺杂剂注入的方法还可以配合不同的元件布局而进行的。详细说明如下。

图3A与图3B是绘示本发明另一实施例的一种掺杂区的形成方法示意图。图3A与图3B之中，与图1A、图2A相同的元件便使用相对应标号来表示并省略其说明。

请参照图3A，本实施例中的掺杂剂注入的方法，适用于基底300，基底300包含了第一有源区303与第二有源区305。

第一栅极310设置于第一有源区303上。第一有源区303两侧设置有二虚拟栅极315，虚拟栅极315平行于第一栅极310，其材质例如是导体材料，如掺杂多晶硅、金属或金属硅化物。

第二栅极320设置于第二有源区305上，第二有源区305两侧设置有二虚拟栅极325，虚拟栅极325平行于第二栅极320，其材质例如是导体材料，如掺杂多晶硅、金属或金属硅化物。

如同上一实施例，在平行第一栅极310(即平行Y方向)，且与基底300的垂直切面夹倾斜角θ(可参照图1B)的方向上进行第一导电型掺杂剂注入工艺330。第一导电型掺杂剂注入工艺330在第一栅极310两侧的第一有源区303的基底300形成了第一导电型掺杂区335。

由于第一导电型掺杂剂注入工艺330与基底300的垂直切面300a夹了一个倾斜角θ，因此，虚拟栅极325便可以阻挡第一导电型掺杂剂注入于第二有源区305的基底300。

至于第二导电型掺杂剂注入工艺340的部分，请参照图3B。第二导电型掺杂剂注入工艺340在平行第二栅极320的方向上进行，且与基底300的垂直切面夹了一个倾斜角δ。第二导电型掺杂剂注入工艺340于第二栅极320两侧有源区305的基底300中形成了第二导电型掺杂区345。由于注入的方向与角度，虚拟栅极315可以阻挡第二导电型掺杂剂的注入，使得第一栅极310两侧的第一有源区303的基底300中不会注入第二导电型掺杂剂。

本发明提出的掺杂剂注入工艺还可以应用在其他元件的布局上，图4A与图4B是绘示本发明又一实施例的一种掺杂区的形成方法示意图。图4A、图4B之中，与图3A、图3B相同的元件使用相对应标号来表示并省略其说明。

请参照图4A，在本实施例中，第一栅极410与其两侧的虚拟栅极415皆设置于第一有源区403上，虚拟栅极415外侧还存有一小块的第一有源区403a。第二栅极420、虚拟栅极425与第二有源区405也是相似的配置。

第一导电型掺杂剂注入工艺430是在平行第一栅极410(即平行Y方向)，且与基底400的垂直切面夹倾斜角θ的方向上进行，于第一有源区403的基底400中形成第一导电型掺杂区435。虚拟栅极425阻挡住第一导电型掺杂剂注入第二栅极420周围的基底400中。

请参照图4B，第二导电型掺杂剂注入工艺440则是在平行第二栅极420，与基底400的垂直切面夹倾斜角δ的方向上进行，于第二有源区405的基底400中形成第二导电型掺杂区445。虚拟栅极415阻挡住第二导电型掺杂剂注入第一栅极410周围的基底400中。

由于虚拟栅极415外侧的第一有源区403a基底400中并没有虚拟栅极415的阻挡，因此，第二导电型掺杂剂可能会注入于其中。故而，在操作第一导电型晶体管438之时，可以在虚拟栅极415施加适当的偏压使其下方的通道关闭，避免因相反导电型的掺杂剂造成接面漏电的情形。

同样地，虚拟栅极425外侧的第二有源区405a基底400中可能会有第一导电型掺杂剂注入于其中。故而于操作第二导电型晶体管448之时，可以在虚拟栅极425施加适当的偏压使其下方的通道关闭，避免因相反导电型的掺杂剂造成接面漏电的情形。

在下一实施例中，元件的布局可以是如图5A、图5B一般。图5A与图5B是绘示本发明再一实施例的一种掺杂区的形成方法示意图。图5A、图5B之中，与图4A、图4B相同的元件使用相对应标号来表示并省略其说明。

请参照图5A与图5B，与图4A、图4B不同的是，在本实施例中，有源区两外侧另外增加了二虚拟栅极。第一有源区503上设置有第一栅极510与两虚拟栅极515，而第一有源区503两外侧更设置有二虚拟栅极517。虚拟栅极517平行于第一栅极510与虚拟栅极515，其材质例如是导体材料如掺杂多晶硅、金属或金属硅化物。

第二有源区两外侧同样设置有两个虚拟栅极527，与第二栅极520、虚拟栅极525平行。虚拟栅极527的材质例如是导体材料如掺杂多晶硅、金属或金属硅化物。第二栅极520、虚拟栅极525与虚拟栅极527可以是在同一个工艺步骤中，由相同的材料层所形成的。

第一导电型掺杂注入工艺530会在第一栅极510两侧的第一有源区503的基底500中形成第一导电型掺杂区535。第二导电型掺杂注入工艺540则会在第二栅极520两侧的第二有源区505的基底500中形成第二导电型掺杂区545。

由于第一导电型掺杂注入工艺530的方向与角度，虚拟栅极527的设置即可以阻挡第一导电型掺杂剂注入第二有源区505a中。如此更可以避免第一导电型掺杂剂注入于第二有源区505中，防止接面漏电的情形发生。同理，虚拟栅极517的设置也能够避免第二导电型掺杂剂注入于第一有源区503a中，而达到同样的校果。

上述实施例所述的掺杂区的形成方法中，利用元件的布局(栅极走向)，以及掺杂剂注入的方向与角度的控制，就可以在预定的区域上形成不同导电型的掺杂区，同时也能够防止接面漏电的发生，既缩短制造流程，又节省成本。

此种掺杂区的形成方法还可以运用在阱区延伸(well pick up)结构的制造方法当中。图6A与图7A是绘示本发明一实施例的运用于阱区延伸结构的掺杂区的形成方法俯视图。图6B与图7B是分别沿着图6A与图7A的切线I-I’的结构剖面图。图6C与图7C是分别沿着图6A与图7A的切线II-II’的结构剖面图。

请先参照图6A、图6B与图6C，本实施例适用于基底600，基底600包括第一有源区603与第二有源区605。第一有源区603两侧的基底600上设置有互相平行的虚拟栅极615。第二有源区605两侧的基底600上设置有互相平行的虚拟栅极625。虚拟栅极615与虚拟栅极625垂直。

在一实施例中，第一有源区603的基底600上例如是预定设置有第二导电型晶体管(未绘示)。而第一有源区603的基底600中例如是设置有第一导电型阱区607。

第二有源区605的基底600上例如是预定设置有第一导电型晶体管(未绘示)。第二有源区605的基底600中例如是设置有第二导电型阱区609。第二有源区605的宽度为L，第二有源区605与虚拟栅极625的间距为D2，虚拟栅极625的高度为T2。在本实施例中，第一导电型晶体管例如是P型晶体管，第二导电型晶体管是N型晶体管，第一导电型阱区为P型阱区，第二导电型阱区609为N型阱区。

第一导电型掺杂剂注入工艺630是平行虚拟栅极615(X方向)而进行的，其与基底600的垂直切面600a夹了一个倾斜角θ(请参照图6C)，于第一有源区603的基底600中形成第一导电型阱区延伸掺杂区607a，以便于后续工艺中将第一导电型阱区607向外导通。

请参照图6A与图6C，由于第一导电型掺杂剂注入工艺630所进行的方向与虚拟栅极625垂直，且与基底600的垂直切面600a夹了一个倾斜角θ。因此，只要控制倾斜角θ≥tan^-1[(L2+D2)/T2]，就可以避免于第二有源区605中注入第一导电型掺杂剂。

请参照图6C，在一实施例中，第二有源区605的宽度L2例如是0.27μm，第二有源区605与虚拟栅极625的间距D2例如是0.1μm。若欲将倾斜角θ控制在30°，则虚拟栅极625所需制作的高度T2约为0.49μm，如此，第一导电型掺杂剂便不会注入于第二有源区605之中。

请参照图7A、图7B与图7C，第二导电型掺杂剂注入工艺640是平行虚拟栅极625(Y方向)而进行的，其与基底600的垂直切面600a夹了一个倾斜角δ，而于第二有源区605的基底600中形成第二导电型阱区延伸掺杂区609a，并且阻挡了第二导电型掺杂剂注入于第一有源区603中。

在一实施例中，第一有源区603的宽度L1例如是0.27μm，第一有源区603与虚拟栅极615的间距D1例如是0.1μm。若欲将倾斜角δ控制在30°，则虚拟栅极615所需制作的高度T1约为0.49μm，如此，第二导电型掺杂剂便不会注入于第一有源区603之中。

请参照图6C，第一导电型掺杂剂注入工艺630可能会于第二有源区605与虚拟栅极625之间所夹的区域623的基底600中，注入第一导电型掺杂剂。但由于元件并非设置于区域623，而是设置于第二有源区605上，且第二导电型掺杂剂注入工艺640也会在区域623的基底600中注入第二导电型掺杂剂，因此，第二有源区605上的元件并不会受到影响，仍可维持稳定的电性表现。同理，图7B的区域613虽然可能会于第二导电型掺杂剂注入工艺640的步骤中，受到第二导电型掺杂剂的注入，但对于第一有源区603上的元件也不会造成不良影响。

综上所述，本发明提出的掺杂区的形成方法，利用基底上栅极的布局，以及掺杂剂注入工艺的方向与角度，可以分别在预定的不同区域形成不同导电型的掺杂区。此方法毋须应用光掩模及光刻蚀刻等工艺，可以缩短制造流程，同时也有助于降低制造成本。另一方面，上述方法还可以藉由栅极的布局走向，进一步达到防止接面漏电，维持元件电性表现的效果。

虽然本发明已以实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视后附的申请专利范围所界定者为准。

Claims

1. 一种掺杂区的形成方法，适用于一基底，所述基底上已形成有多个互相平行的第一栅极与多个互相平行的第二栅极，其中所述第一栅极往一第一方向延伸，所述第二栅极往一第二方向延伸，且所述第一方向与所述第二方向相交，所述方法包括：

在平行所述第一栅极，且与所述基底的垂直切面夹一倾斜角θ的方向上，对所述基底进行一第一导电型掺杂剂注入工艺，于所述第一栅极之间形成一第一导电型掺杂区，其中，所述第二栅极阻挡所述第一导电型掺杂剂注入于所述第二栅极周围的所述基底中。

2. 如权利要求1的掺杂区的形成方法，更包括在平行所述第二栅极，且与所述基底的垂直切面夹一倾斜角δ的方向上，对所述基底进行一第二导电型掺杂剂注入工艺，于所述第一栅极之间形成一第一导电型掺杂区，其中，所述第一栅极阻挡所述第二导电型掺杂剂注入于所述第一栅极周围的所述基底中。

3. 如权利要求2的掺杂区的形成方法，其中所述第一栅极的高度为H1，所述第一栅极的间距为W1，所述倾斜角δ≥tan^-1(W1/H1)。

4. 如权利要求1的掺杂区的形成方法，其中所述第二栅极的高度为H2，所述第二栅极的间距为W2，所述倾斜角θ≥tan^-1(W2/H2)。

5. 如权利要求1的掺杂区的形成方法，其中所述基底上更包括一第一有源区与一第二有源区，所述第一栅极位于所述第一有源区上，所述第二栅极位于所述第二有源区上。

6. 如权利要求5的掺杂区的形成方法，更包括二第一虚拟栅极，分别形成于所述第一有源区两侧，且平行所述第一栅极。

7. 如权利要求6的掺杂区的形成方法，更包括二第二虚拟栅极，形成于所述第一有源区上，且分别位于所述第一虚拟栅极与所述第一栅极之间。

8. 如权利要求5的掺杂区的形成方法，更包括二第三虚拟栅极，分别形成于所述第二有源区两侧，且平行所述第二栅极。

9. 如权利要求8的掺杂区的形成方法，更包括二第四虚拟栅极，形成于所述第二有源区上，且分别位于所述第三虚拟栅极与所述第二栅极之间。

10. 如权利要求1的掺杂区的形成方法，其中所述第一方向大约垂直于所述第二方向。

11. 一种掺杂区的形成方法，所述方法包括：

提供一基底，所述基底包括一第一有源区与一第二有源区，所述第一有源区两侧的所述基底上设置有二互相平行的第一虚拟栅极，所述第二有源区两侧的所述基底上设置有二互相平行的第二虚拟栅极，所述第一虚拟栅极与所述第二虚拟栅极垂直，所述方法包括：

在平行所述第一虚拟栅极，且与所述基底的垂直切面夹一倾斜角θ的方向上，对所述基底进行一第一导电型掺杂剂注入工艺，于所述第一有源区形成一第一导电型掺杂区，所述第二虚拟栅极阻挡所述第一导电型掺杂剂注入于所述第二有源区的所述基底中；以及

在平行所述第二虚拟栅极，且与所述基底的垂直切面夹一倾斜角δ的方向上，对所述基底进行一第二导电型掺杂剂注入工艺，于所述第二有源区形成一第二导电型掺杂区，所述第一栅极阻挡所述第一导电型掺杂剂注入于所述第一有源区的所述基底中。

12. 如权利要求11的掺杂区的形成方法，其中所述第一虚拟栅极的高度为T1，所述第一有源区的宽度为L1，所述第一有源区与所述第一虚拟栅极之间的间距为D1，所述倾斜角δ≥tan^-1[(L1+D1)/T1]。

13. 如权利要求11的掺杂区的形成方法，其中所述第二虚拟栅极的高度为T2，所述第二有源区的宽度为L2，所述第二有源区与所述第二虚拟栅极之间的间距为D2，所述倾斜角θ≥tan^-1[(L2+D2)/T2]。

14. 如权利要求11的掺杂区的形成方法，更包括一第二导电型晶体管设置于所述第一有源区上。

15. 如权利要求11的掺杂区的形成方法，更包括一第一导电型晶体管设置于所述第二有源区上。

16. 如权利要求11的掺杂区的形成方法，其中所述第一有源区的所述基底上更包括设置有一第一栅极。

17. 如权利要求16的掺杂区的形成方法，其中所述第一导电型掺杂区是设置于所述第一栅极两侧，作为一第一导电型源极/漏极区之用。

18. 如权利要求11的掺杂区的形成方法，其中所述第二有源区的所述基底上更包括设置有一第二栅极。

19. 如权利要求18的掺杂区的形成方法，其中所述第二导电型掺杂区是设置于所述第二栅极两侧，作为一第二导电型源极/漏极区之用。

20. 如权利要求11的掺杂区的形成方法，其中所述第一导电型为N型，所述第二导电型为P型。