CN101226988A - 一种减小CuxO电阻存储器写操作电流的方法 - Google Patents

Abstract

本发明属微电子技术领域，具体是一种减小Cu_xO电阻存储器写操作电流的方法。在生长Cu_xO存储介质前，沉积一薄层Ta或Al层(0.5nm～20nm)于Cu基体之上，然后进行等离子体氧化或热氧化，形成TaO/Cu_xO或AlO/Cu_xO复合结构，其中Cu_xO充当存储介质，TaO或AlO层等效于串联电阻，可以提高存储器低阻态阻值，降低写操作电流。在Cu基体上覆盖Ta或Al薄层后，在氧化过程中会阻挡过量氧等离子体或氧气与铜接触，避免不具有存储特性的CuO生成。另外，在Cu_xO层上覆盖一惰性介质层，可扩大上电极材料的选择范围，消除活泼电极材料跟Cu_xO材料的反应，提高器件稳定性。本发明工艺简便，成本低，可显著提高Cu_xO性能。

Description

一种减小CuxO电阻存储器写操作电流的方法

技术领域

本发明属于微电子技术领域，具体涉及一种减小Cu_xO电阻存储器写操作电流的方法。

背景技术

存储器在半导体市场中占有重要的地位，由于便携式电子设备的不断普及，不挥发存储器在整个存储器市场中的份额也越来越大，其中90％以上的份额被FLASH占据。但是由于存储电荷的要求，FLASH的浮栅不能随技术代发展无限制减薄，有报道预测FLASH技术的极限在32nm左右，这就迫使人们寻找性能更为优越的下一代不挥发存储器。最近电阻转换存储器件(resistive switching memory)因为其高密度、低成本、可突破技术代发展限制的特点引起高度关注，所使用的材料有相变材料^[1]、掺杂的SrZrO₃ ^[2]、铁电材料PbZrTiO₃ ^[3]、铁磁材料Pr_1-xCa_xMnO₃ ^[4]、二元金属氧化物材料^[5]、有机材料等。对于三元以上的材料来说，组份的精确控制、与集成电路工艺的兼容性以及成本降低都是难点，相对来说二元金属氧化物(如Nb₂O₅，Al₂O₃，Ta₂O₅，Ti_xO，Ni_xO^[5]，Cu_xO等就格外受关注。其中Cu_xO材料与CMOS完美兼容，优势更加明显。

电阻存储器是通过电信号的作用，使存储介质在高电阻状态和低电阻状态之间可逆转换，从而实现存储作用。写操作电流过大(mA量级)已成为当前电阻存储器的主要问题。大电流需要宽长比大的MOS管来驱动，一般来说，MOS管需要占用衬底硅，这就使得在有限的硅衬底上，管子越大，集成度就越低，成本就越高。写操作电流跟电阻存储器低阻态阻值密切相关，要实现从低阻态到高阻态的转变，需要有一定的能量，低阻态阻值越大，在同样的电流下，产生的能量就越大，因此，提高低阻态阻值可有效降低写操作电流。

发明内容

本发明的目的在于提供一种工艺简便，成本低廉，可有效降低Cu_xO电阻存储器写操作电流的方法。

本明提供一种降低Cu_xO电阻存储器写操作电流的方法，其步骤为：在生长Cu_xO存储介质前，沉积一薄层Ta或Al层(0.5nm～20nm)于Cu基体之上，然后进行等离子体氧化或热氧化，形成TaO/Cu_xO或AlO/Cu_xO复合结构，其中Cu_xO充当存储介质，TaO或AlO层等效于串联电阻。这里，1＜x≤2。

本发明所述的一种降低Cu_xO电阻存储器写操作电流的方法，在Cu基体上覆盖Ta或Al薄层后，会阻挡过量氧等离子体或氧气与铜接触，避免不具有存储特性的CuO生成。

本发明所述的一种降低Cu_xO电阻存储器写操作电流的方法，形成的TaO或AlO薄层可避免电极材料跟Cu_xO材料的反应，扩大上电极材料的选择范围，提高器件稳定性。

本发明可以在铜互连工艺具体实现：在铜互连工艺中，下层铜引线后，沉积盖帽介质层；在盖帽介质层上形成容纳存储器上电极的通孔；然后在通孔中沉积Ta或Al薄层(厚度为0.5nm～20nm)，把含氧等离子体把通孔中的Ta或Al薄层和Cu引线氧化，生成TaO/Cu_xO或AlO/Cu_xO复合结构，或者在含氧气体氛围下加热生成，或者用湿法氧化生成TaO/Cu_xO或AlO/Cu_xO复合结构；然后在通孔中沉积上电极材料，之后用化学机械抛光或干法刻蚀，实现存储器上电极图形化。在存储器上电极形成完毕后，后续工艺即为传统铜互连工艺步骤。

附图说明

图1为双大马士革工艺形成第一层铜布线形成后的横截面图。

图2为在第一层铜引线上方沉积盖帽介质层后的横截面图。

图3为在盖帽介质层上形成容纳存储器上电极的通孔后的横截面图。

图4为在通孔中沉积Ta或Al薄层后的横截面图。

图5为把通孔中的Ta或Al薄层和Cu引线氧化，生成TaO/Cu_xO或AlO/Cu_xO复合结构后的横截面图。

图6为沉积存储器上电极材料后的横截面图。

图7为把存储器上电极材料图形化后的横截面图。

图8为后续标准铜互连工艺步骤，依次沉积扩散阻挡层，籽晶铜，化学电镀铜，化学机械抛光后形成第二层铜布线后的横截面图。

图中标号：102第二层层间绝缘介质，103第三层层间绝缘介质，104PMD层，201第一层刻蚀终止层，202第二层刻蚀终止层，205第三层刻蚀终止层，203第一层铜引线上的盖帽层，300上电极的通孔，401第一层铜引线周围扩散阻挡层，402铜栓及第二层铜引线周围扩散阻挡层，501不需要形成Cu_xO存储介质的第一层铜引线，502需要形成Cu_xO存储介质的第一层铜引线，600为铜栓塞，601第二层铜引线，701 Cu_xO存储介质层，800a上电极材料，800图形化后的存储器上电极，900为钨栓塞，1001为Ta或Al薄层，1002为TaO或AlO层。

具体实施方式

在下文中结合图示在参考实施例中更完全地描述本发明，本发明提供优选实施例，但不应该被认为仅限于在此阐述的实施例。在图中，为了清楚放大了层和区域的厚度，但作为示意图不应该被认为严格反映了几何尺寸的比例关系。

在此参考图是本发明的理想化实施例的示意图，本发明所示的实施例不应该被认为仅限于图中所示的区域的特定形状，而是包括所得到的形状，比如制造引起的偏差。例如干法刻蚀得到的曲线通常具有弯曲或圆润的特点，但在本发明实施例图示中，均以矩形表示，图中的表示是示意性的，但这不应该被认为限制本发明的范围。

图8为根据本发明一种降低Cu_xO电阻存储器写操作电流的方法的实施例的剖面图的一部分。

参考图8，所示为集成于双大马士革铜互连工艺中形成的Cu_xO电阻存储器结构示意图，PMD层104形成MOS器件之上，它可以是掺磷的氧化硅PSG等介质材料，在PMD层104中形成钨栓塞903，钨栓塞903连接第一层铜引线和MOS管源极或者漏极。

PMD层104上形成第一层刻蚀终止层201，可以为Si₃N₄、SiON、SiCN；刻蚀终止层上104上形成第一层层间介质层101，它可以为SiO₂或掺F或C的SiO₂等低k介质材料。

501和502为形成于第一层介质层104沟槽中的铜引线，501为其上表层不需要图形氧化形成Cu_xO存储介质的铜引线，502为其上表层需要图形氧化形成Cu_xO存储介质的铜引线，需要形成Cu_xO存储介质的铜引线502形成Cu_xO存储器的金属下电极；铜引线和第一层层间介质层101之间为防止铜扩散的扩散阻挡层401，可以是TaN、Ta/TaN复合层或是Ti/TiN复合层，或是其它起到同样作用的导电材料，如TiSiN、WNx、WNxCy、TiZr/TiZrN等。

第一层铜引线502上部为Cu_xO存储介质层701，是通过图形氧化铜引线形成，其中1＜x≤2。Cu_xO上方为TaO或AlO层1002，通过氧化Ta或Al薄层1001而成。

第一层铜引线501、502上为盖帽层203，Cu_xO存储介质层702上方是形成于盖帽层203的孔洞300以及形成于孔洞300之中的上电极800，盖帽层203可以为Si₃N₄、SiON等介质材料，起铜的扩散阻挡作用和防止铜的电迁移等作用，同时在这里起形成孔洞300自对准形成上电极800的作用；Cu_xO电阻存储器上电极800和Cu_xO存储介质702的尺寸及其图案相同，并且其尺寸小于第一层铜引线502的宽度(也即形成第一层铜线沟槽的宽度)。

上电极800之上为不需要氧化形成Cu_xO存储介质的铜引线501之上为铜栓塞600，铜栓塞600之上为形成于沟槽之中的第二层铜引线601在501之上的铜栓塞主要起连接第一层铜引线和第二层铜引线601的作用，在800之上的铜栓塞主要起连接电阻存储器和第二层铜引线601的作用，形成于上电极800之上的通孔901的尺寸小于孔洞302的尺寸。

102、103分别为第二层间绝缘介质层和第三层层间绝缘层，可以为SiO₂或掺F或C的SiO₂等低k介质材料；102和103之间为刻蚀终止层202，为刻蚀形成通孔和沟槽所用，可以为Si₃N₄、SiON、SiCN。

包围铜栓塞600和铜引线601的为扩撒阻挡层402，主要起防止铜扩散到层间绝缘层102、103中，同时也起导体的作用，可以是TaN、Ta/TaN复合层或是Ti/TiN复合层，或是其它起到同样作用的导电材料，如TiSiN、WNx、WNxCy、TiZr/TiZrN等。

图1至图8是根据本发明的一实施方式的剖面图，图1至图8示Cu_xO电阻存储器与双大马士革工艺集并形成于第一层铜引线与第二层铜引线之间的工艺方法，Cu_xO形成于第一次铜引线之上、铜栓塞之下。但本发明并不限于本实施例。

图1展示了经过常规的双大马士革铜互连工艺，进行到第一层铜引线制作结束后的剖面图。104为PMD层，是指第一层铜引线与MOS器件之间的介质层，它可以是掺磷的氧化硅PSG等介质材料；900为钨栓，它连接第一层铜引线与MOS器件；PMD层104以下图示为前端工艺形成的CMOS逻辑器件。501为第一层铜引线的一部分，其上方不生长存储介质，502为第一层铜引线的另一部分，其上方将形成存储介质；101为层间绝缘介质层，它可以为SiO₂或掺F或C的SiO₂等低k介质材料；201为刻蚀终止层，可以为Si₃N₄、SiON、SiCN；401为扩散阻挡层，可以是TaN、Ta/TaN复合层或是Ti/TiN复合层，或是其它起到同样作用的导电材料，如TiSiN、WNx、WNxCy、TiZr/TiZrN等。

图2为第一层铜引线之上沉积盖帽层203后的横截面图。

图3为在盖帽介质层上形成容纳存储器上电极的通孔后的横截面图，300为刻蚀盖帽层203后形成的凹孔。

图4为在Cu基体上沉积Ta或Al薄层1001后的横截面图。

图5为经过氧化形成TaO/Cu_xO或AlO/Cu_xO的复合结构，1002为TaO或AlO薄层。

图6为沉积上电极完毕剖面示意图，800a为Cu_xO层的上电极材料，可以为Ta、TaN、Al、Ti、TiN、W等单层金属材料，也可以为Ta/TaN、Ti/TiN、Cu/Ta/TaN等复合层材料。

图7为化学机械抛光上电极完毕后剖面示意图，800a为经过CMP后图案自对准形成的上电极800，它可以避免其后的层间介质层沉积、刻蚀盖帽层203、预溅射等工艺过程直接作用于TaO/Cu_xO或AlO/Cu_xO，从而起到保护层的作用。

图8为经过后续标准铜互连双大马士革工艺形成第二层铜互连线后的剖面示意图，102、103分别为第二层间绝缘介质层和第三层层间绝缘层，202为102和103之间为刻蚀终止层，401为扩散阻挡层，600，601分别为铜栓塞和第二层铜布线。

参考文献

[1]J.Maimon，E.Spall，R.Quinn，S.Schnur，″Chalcogenide-based nonvolatile memory technology″，IEEEProceedings of Aerospace Conference，p.2289，2001.

[2]A.Beck，J.G.Bednorz，Ch.Gerber，C.Rossel，and D.Widmer，“Reproducible switching effect in thinoxide films for memory applications”，Appl.Phys.Lett.Vol.77，p.139，2000；C.Y.Liu，P.H.Wu，A.Wang，W.Y.Jang，J.C.Young，K.Y.Chiu，and T.Y Tseng，“Bistable resistive switching of a sputter-depositedCr-doped SrZrO3 memory film”，IEEE EDL vol.26，p.351，2005.

[3]J.R.Contreras，H.Kohlstedt，U.Pooppe，R.Waser，C.Buchal，and N.A.Pertsev，“Resistive switching inmetal-ferroelectric-metal junctions”，Appl.Phys.Lett.vol.83，p.4595，2003.

[4]A.Asamitsu，Y.Tomioka，H.Kuwahara，and Y.Tokura，“Current switching of resistive states inmagnetoresistive manganites”，Nature(London)vol.388，p.50，1997.

[5]I.G.Baek，M.S.Lee，S.Seo，M.J.Lee，D.H.Seo，.S.Suh，J.C.Park，S.O.Park，H.S.Kim，I.K.Yoo，U-InChung，and J.T.Moon，“Highly scalable non-volatile resistive memory using simple binary oxide drivenby asymmetric unipolar voltage pulses”，IEDM Tech.Dig.p.587(2004).

Claims (1)

1.一种减小Cu_xO电阻存储器写操作电流的方法，其特征在于：在生长Cu_xO存储介质前，沉积一层厚度为0.5nm～20nm的Ta或Al于Cu基体之上，然后进行等离子体氧化或热氧化，形成TaO/Cu_xO或AlO/Cu_xO复合结构，其中Cu_xO充当存储介质，TaO或AlO层等效于串联电阻，这里，1＜x≤2。

Images