CN101226683A - 数字化过程层接口处理算法 - Google Patents

Abstract

本发明为一种数字化过程层接口处理算法，当保护装置的定时采样脉冲到来时，保护装置接受到最新采样点x(n)，每次回溯一个固定时间常数T_B，保证在以太网丢包时也能正确插值出插值y(k)，时间常数T_B的长度等于N个以太网包的时间间隔；设软件锁相环平均后两个数据点的时间间隔是T_point，采样脉冲回溯时间常数T_B后与软件锁相环中的x(n－2)采样点脉冲时间间隔是T_D，则采用线性插值：。本发明使用软件锁相环锁相技术，配合频率跟踪，使时钟节拍同步，消除时延抖动问题，并可满足分析要求；只要保证计算用的采样速率小于合并单元数据采样速率，均可自由接入。同时，本发明可以实现接口的模块化，降低合并单元连接的复杂性。

Description

数字化过程层接口处理算法

技术领域

本发明涉及一种电力系统在数字化变电站过程层数字式保护装置过程层接口处理上的算法。属于电力系统数字化变电站技术领域。

背景技术

电力系统发生故障时一次侧暂态电流的非周期分量会引起常规电磁式电流互感器(TA)饱和，使其二次侧电流波形畸变，影响继电保护快速准确判别故障，不能更好地满足快速性、灵敏性、选择性和可靠性的要求。电子式电流/电压互感器(ECT/EVT)由于动态范围大、频带宽、体积小、重量轻等而引起人们的极大兴趣，其研究与发展十分迅速。近几年，基于Rogovski空心线圈的电流互感器已经逐渐实用化，由于这种互感器的输出信号比较微弱，且其所处环境的电磁干扰严重，故一般需要就地A/D转换，并通过光缆进行数字信号传输。这就涉及到互感器与二次保护控制设备的接口问题。电子式互感器与保护设备的接口主要有2种方式：

(1)将其输出的数字信号重新转换为低压模拟量，此时保护设备无需改动，其A/D转换器依旧保留；

(2)将其输出直接与带数字式接口的保护设备相连，此时保护设备上的隔离变压器和A/D转换器均可省略。

无论从系统可靠性还是技术发展角度考虑，第2种方式更具优势和革新意义，针对电子式互感器与保护、测控设备的接口，国际电工委员会制定了IEC 60044-7/8和IEC 61850-9等标准。这些标准均定义了接口的重要组成部分——合并单元，并严格规范了它与保护及测控设备的接口方式。合并单元发送给保护、测控设备的报文内主要包括了各路电流、电压量及其有效性标志。此外还添加了一些反映开关状态的二进制输入信息和时间标签信息。在与二次保护控制设备的通信网络上，IEC 61850-9-1采用了目前占主流地位的以太网。

但是，对于保护装置来说，合并单元MU可以看作是一个数据源，按照IEC6 1850-9-1标准，合并单元MU的数据采样率与保护装置所要求的采样率往往不等，如：MU中的采样率f_r为每周波80点、100点、200点等，而现在成熟的保护装置中的采样率为每周波12、24、32点等，两者间大多为非整数倍关系，无法通过简单抽点方式来完成；另外，也没有一种插值方法，可以很好地使用现有的保护软件代码以及各种成熟保护算法，移植工作较大，需要寻找一种合式的插值方法，以无缝实现原有AD转换器的功能。另外，接口较为复杂，合并单元发送以太网数据包时存在时延抖动，并且始终节拍不同步；合并单元给出的数据都是一个等间隔采样的数据，而直接进行DFT或FFT运算的话，可能会出现频谱泄漏现象。对某些类型的装置，如变压器差动、母差保护等，由于输入通道相当多，一个数字接口有可能带宽不够，需要多个接口来完成，使合并单元间连接复杂。

发明内容

为解决上述问题，本发明的目的在于提供一种实现数字化保护测控装置的IEC 61850-9-1数字化过程层接口处理算法，实现接口的自适应；满足精确的电能质量分析要求；降低合并单元间连接的复杂性；并实现多数字接口数据同步。

合并单元将采样数据包定时的通过以太网发送到保护装置中去。从保护装置的角度来看，要通过定时采样得到合并单元的数据，合并单元可以看作是一个数据源。合并单元的晶振与保护处理器不是同一个晶体振荡器，并且采样的时间点与合并单元的数据点时刻并不相等，因此需要通过保护数据采集来将数据进行整形与插值，供保护与测量使用。

为实现上述发明目的，本发明是采取以下的技术方案来实现的：

一种数字化过程层接口处理算法，其特征在于当保护装置的定时采样脉冲到来时，保护装置接受到最新采样点x(n)，每次回溯一个固定的时间常数T_B，保证在以太网丢包时也能正确的插值出插值y(k)，所述的时间常数T_B的时间长度等于N个以太网包的时间间隔；设软件锁相环(PLL)平均后两个数据点的时间间隔是T_point，采样脉冲回溯时间常数T_B后与软件锁相环(PLL)中的x(n-2)采样点脉冲时间间隔是T_D，则采用线性插值有：

$y\left(k\right)=x(n-2)+\frac{x(n-1)-x(n-2)}{T_{\mathrm{point}}}{T}_D.$

前述的数字化过程层接口处理算法，其特征在于所述的N个时间间隔，根据需要而定，并考虑一定的边界裕度，保证当合并单元发送以太网包丢包个数小于N个时，也能正确插值采样。

前述的数字化过程层接口处理算法，其特征在于使用和传统模拟量采集接口具有相同的保护处理接口的基于电子互感器的数字接口。它可以使数字化接口保护和传统接口装置使用相同的保护处理软件。

前述的数字化过程层接口处理算法，其特征在于计算用的采样速率小于合并单元数据采样速率。

前述的数字化过程层接口处理算法，其特征在于与频率跟踪配合。

本发明的有益效果是：本发明使用与传统采集接口具有相同使用接口的数字接口，可以与传统采集接口使用相同的保护处理软件；另外，在本发明中使用软件锁相环(PLL)锁相技术，配合频率跟踪，使时钟节拍同步，消除时延抖动问题，并可满足精确的电能质量分析要求；只要保证计算用的采样速率小于合并单元数据采样速率，均可自由接入，实现接口的自适应。同时，本发明可以实现接口的模块化，降低合并单元连接的复杂性。本发明的算法处理安全可靠、处理正确。

附图说明

图1是本发明在数字化过程层的应用实施例图；

图2是传统模拟量采集接口示意图；

图3是基于电子互感器的数字接口示意图；

图4为本发明插值采样原理图；

图5为本发明数字接口采用的软件锁相环(PLL)锁相原理图；

图6为本发明软件锁相环(PLL)的状态转换示意图；

图7是本发明频率测量模块的原理图；

图8是本发明基于频率测量的自适应采样技术原理图；

图9是本发明多接口应用示意图。

具体实施方式

以下结合附图对本发明作具体的介绍。

图1是本发明在数字化过程层的应用实施例图。对于保护装置来说，合并单元MU可以看作是一个数据源，按照IEC61850-9-1标准，合并单元MU的数据采样率与保护装置所要求的采样率往往不等，如：MU中的采样率f_r为每周波80点、100点、200点等，而现在成熟的保护装置中的采样率为每周波12、24、32点等，两者间大多为非整数倍关系，无法通过简单抽点方式来完成；另外，为了使用现有的保护软件代码以及各种成熟保护算法，把移植工作减到最小，需要寻找一种合式的插值方法，以无缝实现原有AD转换器的功能。

图2是传统模拟量采集接口示意图；图3是基于电子互感器的数字接口示意图。如图2与图3所示的传统模拟量采集接口与基于电子互感器的数字接口的区别：

传统的模拟量采集接口必须配置相应的装置小PT、CT和相应的滤波回路，送入AD转换器进行模数转换。为与原来模块相兼容，须保证使用的插值方法和AD转换器具有相同的接口。这样，就可以：

(1)、两者具有相同的使用接口，它可以使数字化接口保护和传统接口装置使用相同的保护处理软件。

(2)、实现了接口的自适应。只需要保证计算用的采样速率小于合并单元数据采样速率，就能正常工作。即对于采用每周波32点计算的保护或测控装置，无论过程时40、80、100、200点每周波，均可自由接入，正常工作。

(3)、配合频率跟踪，可以满足精确的电能质量分析要求。电能质量分析要求精确的频率跟踪和每周波采样点的2幂次，和各通道的同步采样，本接口可以满足上述要求。

图4为本发明插值采样原理图，如图所示，当保护装置的定时采样脉冲到来时，保护装置接受到最新采样点x(n)，每次回溯一个固定的时间常数T_B，保证在以太网丢包时也能正确的插值出插值y(k)，所述的时间常数T_B的时间长度等于N个以太网包的时间间隔；设软件锁相环(PLL)平均后两个数据点的时间间隔是T_point，采样脉冲回溯时间常数T_B后与软件锁相环(PLL)中的x(n-2)采样点脉冲时间间隔是T_D，则采用线性插值有：

$y\left(k\right)=x(n-2)+\frac{x(n-1)-x(n-2)}{T_{\mathrm{point}}}{T}_D.$

图5为本发明数字接口采用的软件PLL锁相原理图。

因为合并单元MU与保护装置不是同一个晶振，合并单元MU将数据包定时的通过以太网发送到保护装置中来，为了保持两个时钟节拍的同步，同时消除合并单元发送以太网数据包的时延抖动问题，采用了软件锁相环(PLL)锁相技术。

在数字接口中有两个中断信号：定时采样中断(Sample_Interrupt)和以太网包接收中断(ETHReceive_Interrupt)。定时采样中断的周期即为采样时间间隔T_S。每次中断到来时启动一个硬件计数器，中断到来时重新装载计数周期并开始递减计数。

在IEC60044-7/8规定的ASDU中有一个包计数器，它按每个采样点递增，达到每周波采样点数值的时候回绕。在以太网包接收中断服务中，判断是否是0包到达：若是，将0包到达标志置1：zero_packet_flag＝1，并记录当前硬件计数器的值：t_delay。

在定时采样中断中，维护两个计数器：一个是与以太网0包对应的计数器(sigCounter)，周期(sigPeriod)为两个0包之间的时间间隔T_ETH，由IEC60044-7/8中对ASDU包计数器的定义，T_ETH应当约为20ms。0包间总的数据个数为N_packet-1，计数器当前计数值为ETH_t。另一个计数器即为锁相环(PLL)计数器，周期为T_PLL，初始化为20ms，计数器当前计数值为PLL_t。

图6为本发明数字接口软件锁相环(PLL)的状态转换示意图，如图所示，当软件锁相环(PLL)处于IDLE状态(即停止状态)时，不允许插值采样。在有0包到达时，转为ACTIVE状态(即激活状态)。为了保证采样脉冲回溯TB后插值成功，延时一个采样脉冲后转为RUNNING状态(即工作状态)，在此状态下才允许插值采样。当所有通道插值失败时，软件锁相环(PLL)要回到IDLE状态。

在软件锁相环(PLL)处于RUNNING状态时，每次0包到达后进行一次锁相环(PLL)周期的调整，当发现软件锁相环(PLL)已经严重失步时，软件锁相环(PLL)也需要重新启动，即回到ACTIVE状态。

图7是本发明的数字接口频率测量模块的原理图。本发明的数字接口同时也能满足要求频率跟踪的应用。采用图4所示的频率测量方法：由于合并单元的数据并没有进行频率跟踪，因此合并单元给出的数据都是一个等间隔采样的数据，而直接进行DFT或FFT运算的话，可能会出现频谱泄漏现象，因此需要根据合并单元的数据，计算出信号的频率f₀，然后调整数字保护的采样间隔，达到频率跟踪的目的。

图8为本发明数字接口采用了基于频率测量的自适应采样技术原理图。本发明直接采用以太网包传送过来的生数据，抽点计算。由于信号中一般含有高次谐波，会对测量的精度产生很大的影响，因此在前置加一个带通滤波器，  然后递推DFT可以得到一个实际频率和标准频率频差相关的信号，再经过换算和滤波可以得到频率值，这个方法每个采样点都能得到一个频率值，即使经过多次平滑也能快速得到精确的频率值。根据频率测量的结果，调整数字保护采样的时间间隔，调整采样定时器周期，最后能够出一个整周期采样的数据。

图9为本发明实现多接口应用的示意图。对某些类型的装置，如变压器差动、母差保护等，由于输入通道相当多，一个数字接口有可能带宽不够，需要多个接口来完成。为实现接口的模块化，降低合并器间连接的复杂性，可以使用本文的设计实现多数字接口，在各个接口之间实现数据的同步。

上述实施例不以任何形式限定本发明，凡采取等同替换或等效变换的形式所获得的技术方案，均落在本发明的保护范围之内。

Claims (5)

1.数字化过程层接口处理算法，其特征在于当保护装置的定时采样脉冲到来时，保护装置接受到最新采样点x(n)，每次回溯一个固定的时间常数T_B，保证在以太网丢包时也能正确的插值出插值y(k)，所述的时间常数T_B的时间长度等于N个以太网包的时间间隔；设软件锁相环平均后两个数据点的时间间隔是T_point，采样脉冲回溯时间常数T_B后与软件锁相环中的x(n-2)采样点脉冲时间间隔是T_D，则采用线性插值有：

$y\left(k\right)=x(n-2)+\frac{x(n-1)-x(n-2)}{T_{\mathrm{point}}}{T}_D.$

2.根据权利要求1所述的数字化过程层接口处理算法，其特征在于所述的N个时间间隔，根据需要而定，并考虑一定的边界裕度。

3.根据权利要求1所述的数字化过程层接口处理算法，其特征在于使用和传统模拟量采集接口具有相同的保护处理接口的基于电子互感器的数字接口。

4.根据权利要求1所述的数字化过程层接口处理算法，其特征在于计算用的采样速率小于合并单元数据采样速率。

5.根据权利要求1所述的数字化过程层接口处理算法，其特征在于与频率跟踪配合。

Images