CN103116096B - 一种电能质量监测用合并单元及其同步采样的方法 - Google Patents

Abstract

一种电能质量监测用合并单元：包括M1时钟脉冲同步、M2采样脉冲输出、M3数据接收解码、M4插值时刻计算、M5插值数据处理和M6流水线控制模块，各模块均采用现场可编程逻辑门整列（FPGA）实现。本发明包括采用上述合并单元同步采样的方法。本发明首先通过采用同步脉冲法与插值法结合的方法，有效避免了采用单一同步方法时同步精度低的问题；其次，采用自适应调整插值时刻的算法，解决了长时间运行过程中采样精度不稳定的问题；还有，通过采用三阶牛顿插值算法，解决了高次谐波精度低的问题；并且，整个系统使用流水线控制方式，保证了高采样速率下的稳定运行。本发明为电能质量监测装置接入数字化变电站创造了条件。

Description

一种电能质量监测用合并单元及其同步采样的方法

技术领域

本发明涉及一种用于电能质量监测完成电子式互感器接口功能的合并单元。本发明还涉及所述合并单元同步采样的方法。

背景技术

随着智能电网技术的发展以及IEC 61850标准的普及，电子式互感器及其接口装置——合并单元的应用，已经成为一种不可逆转的趋势。合并单元作为智能电网中的关键设备之一，其主要功能为完成电子式互感器的接口功能，合并汇集多路一次电子式互感器采样信号并通过以太网将合并后的数据发送给二次保护、测控、计量、电能质量监测装置。但目前来讲，电子式互感器及合并单元的应用主要集中在保护、测控领域，在电能质量监测领域的应用基本未见。

电能质量监测要求分析高次谐波、捕捉瞬态电压变化，只有具备高采样率（典型值为512点/周波以上）、满足高次谐波精度（典型值为50次谐波精度）的合并单元才能满足电能质量监测的要求。为了保证高采样率、高次谐波精度，必须解决合并单元的同步采样这一技术难点。所谓同步采样，是指通过软硬件方法，控制合并单元所接入的各路电子式互感器等间隔采样，并保证不同电子式互感器的采样时刻是同步的。目前保护测控用合并单元采样率低（80点/周波）、谐波精度低（一般保证5次），其所用同步采样方法无法直接应用到电能质量领域，因其存在如下缺陷：

（1）单独采用同步脉冲或插值法，其同步精度无法满足电能质量监测要求，单独采用同步脉冲法受硬件环境干扰大，单独采用插值算法容易导致信号频谱失真；

（2）长时间运行之后，由于环境以及硬件参数的变化，导致同步采样时刻发生漂移，进一步导致测量精度下降；

（3）插值算法无法满足高次谐波要求，一般合并单元主要采用的插值算法为线性插值或二阶拉格朗日插值，这些算法无法满足电能质量高次谐波精度要求。

发明内容

本发明所要解决的第一个技术问题，就是提供一种电能质量监测用合并单元。

本发明所要解决的第二个技术问题，就是提供一种所述的合并单元同步采样的方法。

本发明的合并单元和采用其同步采样的方法，可完全满足电能质量监测的高采样率和高次谐波精度要求，且受硬件环境干扰小、信号频谱不易失真和运行稳定测量精度不会下降。

解决上述第一个技术问题，本发明采用如下技术方案：

一种电能质量监测用合并单元，其特征是：包括M1时钟脉冲同步、M2采样脉冲输出、M3数据接收解码、M4插值时刻计算、M5插值数据处理和M6流水线控制模块，各模块均采用现场可编程逻辑门整列（FPGA）实现；

所述M1时钟脉冲同步模块：接收外部GPS秒脉冲和IRIG-B对时脉冲，结合内部晶振信号，产生时间精度及最小刻度为100ns的系统统一时间信息并传给M2采样脉冲输出模块；GPS秒脉冲和IRIG-B对时脉冲采用同一个端口输入，通过判断信号的特征，自适应判断外部对时脉冲的类型；当采用秒脉冲同步时，更新系统统一时间信息；当采用IRIG-B对时时，更新系统统一时间信息及整个日历时间；同时，对同步脉冲信号的有效性进行检验：当采用秒脉冲同步时，检验连续两个同步脉冲之间的间隔，间隔时间超出1s±50us时认为同步脉冲信号异常，丢弃该同步脉冲信号；当采用IRIG-B同步时，根据IRIG-B帧结构特点，检验时钟序列是否符合标准，当出现任何一个帧错误时认为同步异常，丢弃该同步脉冲信号；

所述M2采样脉冲输出模块：接收M1时钟脉冲同步模块信号，根据采样率要求，发出高精度、等间隔、稳定可靠的采样脉冲，控制远端电子式互感器同步采样；在发出采样脉冲时，记录当前系统统一时刻T0，并发出启动信号给M3数据接收解码模块；

所述M3数据接收解码模块：当收到M2采样脉冲输出模块启动信号后，实时监视远端电子式互感器传过来的串行采样数据；一旦发现有数据，则按照预先约定的通信协议格式进行解码，将串行数据转化为并行数据；在进行解码时对数据进行奇偶校验，如校验不合格则认为数据无效，丢弃该数据；在接收到有效数据时，记录当前系统统一时刻Tr；

所述M4插值时刻计算模块：接收M3数据接收解码模块数据，根据所记录的同步脉冲发出时刻与采样数据接收时刻，自适应计算实际采样时刻，从而计算出进行插值的时刻：每次收到数据后，计算从同步脉冲发出时刻T0到接收到采样数据时刻Tr之间的时间差ΔT，在进行校准时记忆一个初始时间差ΔT0，每次执行采样记录当前时间差ΔT1，当|ΔT1-ΔT0|大于10us时，对实际插值时刻进行动态调整，将原插值时刻减去(ΔT1-ΔT0)/2；

所述M5插值数据处理模块：接收M4插值时刻计算模块数据，根据最近4次采样结果以及所计算出的插值时刻，采用三阶牛顿插值算法完成插值时刻采样值计算功能；

所述M6流水线控制模块：控制其余各模块，将同步采样分为三级，第一级为M1时钟脉冲同步模块、M2采样脉冲输出模块，第二级为M3数据接收解码模块、M4插值时刻计算模块，第三级为M5插值数据处理模块；每一级之间使用数据缓存，前一级完成一次处理之后缓存本次结果数据供后一级进行数据处理，之后无需等待后一级处理完成，即可转入本级的新一轮数据处理流程；

不同级之间的缓存数据及启动条件如下：

1第一级缓存数据包括时钟同步模块输出的系统统一时间、以及采样脉冲输出模块中的脉冲发出时刻。当发出采样脉冲后，启动第二级进行处理；

2第二级缓存数据包括数据接收解码模块输出的近4次采样结果数据，以及插值时刻计算模块输出的本次插值时刻。当完成本次采样数据解码后，启动第三级进行处理；

3第三级缓存数据包括插值数据处理模块输出的插值运算结果，这些数据是本同步采样系统输出的最终数据，提供给外部模块使用。当插值计算完成时，通知外部模块读取数据。

采样上述流水线控制方式，不需要等到所有级运行完后再回到前一级运行，不同级别之间基本上是同时运行的，保证了整个系统的高速运行。如果各级运行时间分别为T1、T2、T3，整体运行时间不是T1+T2+T3，而是T1、T2、T3的最大值。

所述的通过判断信号的特征自适应判断外部对时脉冲的类型为利用两者高电平持续时间不同的特点。

解决上述第二个技术问题，本发明采用如下技术方案：

一种所述的合并单元同步采样的方法，包括以下步骤：

S1时钟脉冲同步，其包括以下子步骤：

S1-1通过FPGA分频产生稳定的10MHz的系统统一时间信号；

S1-2采用同一个端口输入外部GPS秒脉冲和IRIG-B对时脉冲，利用高电平持续时间不同的特点，自适应判断同步脉冲信号的类型：除秒脉冲（PPS）或IRIG-B之外无效；

S1-3脉冲去抖：若同步脉冲信号连续10次、1us时间内均为高电平，则认为同步脉冲信号有效，否则无效；

S1-4当采用秒脉冲同步时，检验连续S1-3输入的两个同步脉冲信号之间的间隔，间隔时间超出1s±50us时认为同步脉冲信号异常，丢弃该同步脉冲信号，否则更新系统统一时间信息，结束本次处理；

S1-5当采用IRIG-B同步时，根据IRIG-B帧结构特点，检验时钟序列是否符合标准，当出现任何一个帧错误时认为同步异常，丢弃该同步脉冲信号，否则更新系统统一时间信息、更新整个日历时间，结束本次处理；

S2采样脉冲输出，包括以下子步骤：

S2-1根据采样率要求，发出高精度、等间隔、稳定可靠的采样脉冲，控制远端的电子式互感器同步采样；

S2-2在采样脉冲输出时，记录当前系统统一时刻T0，并发出启动信号；

S3数据接收解码，包括以下子步骤：

S3-1收到步骤S2-2启动信号之后，等待接收远端电子式互感器传过来的串行采样数据；

S3-2每次收到数据后，按照预先约定的通信协议格式进行解码，将串行数据转化为并行数据；

S3-3在进行解码时对数据进行奇偶校验，如校验不合格则认为数据无效，丢弃该数据；

S3-4记录当前系统统一时刻Tr；

S4插值时刻计算

接收M3数据，根据所记录的同步脉冲发出时刻与采样数据接收时刻，自适应计算实际采样时刻，从而计算出进行插值的时刻，具体为：

每次收到数据后，计算从同步脉冲发出时刻T0到接收到采样数据时刻Tr之间的时间差ΔT，在进行校准时记忆一个初始时间差ΔT0，每次执行采样记录当前时间差ΔT1，当|ΔT1-ΔT0|大于10us时，对实际插值时刻进行动态调整，将原插值时刻减去(ΔT1-ΔT0)/2；

S5插值数据处理

接收M4数据，根据最近4次采样结果以及所计算出的插值时刻，采用三阶牛顿插值算法计算出插值时刻的采样值；

S5流水线控制

将同步采样步骤分为三级，第一级为M1时钟脉冲同步步骤、M2采样脉冲输出步骤，第二级为M3数据接收解码步骤、M4插值时刻计算步骤，第三级为M5插值数据处理步骤，每一级之间使用数据缓存，前一级完成一次处理之后缓存本次结果数据供后一级进行数据处理，之后无需等待后一级处理完成，即可转入本级的新一轮数据处理流程。

所述步骤M2采样率使用软件进行配置，根据电能质量要求，采样率支持最高512点/周波，即25.6kHz。

有益效果：本发明首先通过采用同步脉冲法与插值法结合的方法，有效避免了采用单一同步方法时同步精度低的问题；其次，采用自适应调整插值时刻的算法，解决了长时间运行过程中采样精度不稳定的问题；还有，通过采用三阶牛顿插值算法，解决了高次谐波精度低的问题；并且，整个系统使用流水线控制方式，保证了高采样速率下的稳定运行。本发明为电能质量监测装置接入数字化变电站创造了条件。

附图说明

图1为本发明的合并单元的总体框图；

图2为本发明的合并单元的时钟脉冲同步模块执行流程图；

图3为本发明的合并单元的流水线控制实施框图。

具体实施方式

下面结合具体实施方式并对照附图对本发明进行说明。

参见图1，本发明的电能质量监测用合并单元，包括有M1时钟脉冲同步、M2采样脉冲输出、M3数据接收解码、M4插值时刻计算、M5插值数据处理和M6流水线控制模块，各模块均采用现场可编程逻辑门整列（FPGA）实现。

各模块的功能如下：

参见图2，M1时钟脉冲同步模块：接收外部GPS秒脉冲和IRIG-B对时脉冲，结合内部晶振信号，产生时间精度及最小刻度为100ns的系统统一时间信息并传给M2；

当收到同步脉冲信号后，先进行去抖处理，采用多次重复检验确定的方法，过滤掉异常的毛刺信号，具体做法是，连续10次、1us时间内均为高电平，则认为同步脉冲信号有效。

GPS秒脉冲和IRIG-B对时脉冲采用同一个端口输入，利用两者高电平持续时间不同的特点，自适应判断外部对时脉冲的类型；当采用秒脉冲同步时，更新系统统一时间信息；当采用IRIG-B对时时，更新系统统一时间信息及整个日历时间；同时，利用合并单元内部高精度晶振，对同步脉冲信号的有效性进行检验：当采用秒脉冲同步时，检验连续两个同步脉冲之间的间隔，间隔时间超出1s±50us时认为同步脉冲信号异常，丢弃该同步脉冲信号；当采用IRIG-B同步时，根据IRIG-B帧结构特点，检验时钟序列是否符合标准，当出现任何一个帧错误时认为同步异常，丢弃该同步脉冲信号；

M2采样脉冲输出模块：接收M1信号，根据采样率要求，发出高精度、等间隔、稳定可靠的采样脉冲，控制远端电子式互感器同步采样；在发出采样脉冲时，记录当前系统统一时刻T0，并发出启动信号给M3；

M3数据接收解码模块：当收到M2启动信号后，实时监视远端电子式互感器传过来的串行采样数据，一旦发现有数据，则按照预先约定的通信协议格式进行解码，将串行数据转化为并行数据；在进行解码时对数据进行奇偶校验，如校验不合格则认为数据无效，丢弃该数据；在接收到有效数据时，记录当前系统统一时刻Tr；

M4插值时刻计算模块：接收M3数据，根据所记录的同步脉冲发出时刻与采样数据接收时刻，自适应计算实际采样时刻，从而计算出进行插值的时刻：每次收到数据后，计算从同步脉冲发出时刻T0到接收到采样数据时刻Tr之间的时间差ΔT，在进行校准时记忆一个初始时间差ΔT0，每次执行采样记录当前时间差ΔT1，当|ΔT1-ΔT0|大于10us时，对实际插值时刻进行动态调整，将原插值时刻减去(ΔT1-ΔT0)/2；

M5插值数据处理模块：接收M4数据，根据最近4次采样结果以及所计算出的插值时刻，采用三阶牛顿插值算法计算插值时刻的采样值；

参见图3，M6流水线控制模块：属于上述M1～M5的上层模块，控制这些模块的运行状态以及数据交换，将同步采样分为三级，第一级为M1时钟脉冲同步模块、M2采样脉冲输出模块，第二级为M3数据接收解码模块、M4插值时刻计算模块，第三级为M5插值数据处理模块；每一级之间使用数据缓存，前一级完成一次处理之后缓存本次结果数据供后一级进行数据处理，之后无需等待后一级处理完成，即可转入本级的新一轮数据处理流程；

不同级之间的缓存数据及启动条件如下：

1第一级缓存数据包括时钟同步模块输出的系统统一时间、以及采样脉冲输出模块中的脉冲发出时刻。当发出采样脉冲后，启动第二级进行处理；

2第二级缓存数据包括数据接收解码模块输出的近4次采样结果数据，以及插值时刻计算模块输出的本次插值时刻。当完成本次采样数据解码后，启动第三级进行处理；

3第三级缓存数据包括插值数据处理模块输出的插值运算结果，这些数据是本同步采样系统输出的最终数据，提供给外部模块使用。当插值计算完成时，通知外部模块读取数据。

上述合并单元同步采样的方法，包括以下步骤：

S1时钟脉冲同步，其包括以下子步骤（参见图2）：

S1-1通过FPGA分频产生稳定的10MHz的系统统一时间信号；

S1-2采用同一个端口输入外部GPS秒脉冲和IRIG-B对时脉冲，利用高电平持续时间不同的特点，自适应判断同步脉冲信号的类型：除秒脉冲（PPS）或IRIG-B之外无效；

S1-3当收到同步脉冲信号后，先进行去抖处理，采用多次重复检验确定的方法，过滤掉异常的毛刺信号，具体做法是，连续10次、1us时间内均为高电平，则认为同步信号有效，否则无效；

S1-4同时，为了保证同步的可靠性，需要对外部对时脉冲的有效性进行检验，具体做法是利用合并单元内部高精度晶振，检验外部脉冲的时间特性是否满足要求：

具体为：当采用秒脉冲同步时，检验连续S1-3输入的两个同步脉冲信号之间的间隔，间隔时间超出1s±50us时认为同步脉冲信号异常，丢弃该同步脉冲信号，否则更新系统统一时间信息，结束本次处理；

S1-5当采用IRIG-B同步时，根据IRIG-B帧结构特点，检验时钟序列是否符合标准，当出现任何一个帧错误时认为同步异常，丢弃该同步脉冲信号，否则更新系统统一时间信息、更新整个日历时间，结束本次处理；

S2采样脉冲输出，包括以下子步骤：

S2-1根据采样率要求，发出高精度、等间隔、稳定可靠的采样脉冲，控制远端的电子式互感器同步采样，采样率使用软件进行配置，根据电能质量要求，采样率支持最高512点/周波，即25.6kHz；

S2-2在采样脉冲输出时，记录当前系统统一时刻T0，并发出启动信号；

S3数据接收解码，包括以下子步骤：

S3-1收到S2-2启动信号之后，等待接受远端电子式互感器传过来的串行采样数据；

S3-2每次收到数据后，按照预先约定的通信协议格式进行解码，将串行数据转化为并行数据；

S3-3在通信协议格式中带有奇偶校验字段，在进行解码时对数据进行奇偶校验，如校验不合格则认为数据无效，丢弃该数据；

S3-4记录当前系统统一时刻Tr；

S4插值时刻计算

接收M3数据，根据所记录的同步脉冲发出时刻与采样数据接收时刻，自适应计算实际采样时刻，从而计算出进行插值的时刻，具体为：

每次收到数据后，计算从同步脉冲发出时刻T0到接收到采样数据时刻Tr之间的时间差ΔT，在进行校准时记忆一个初始时间差ΔT0，每次执行采样记录当前时间差ΔT1，当|ΔT1-ΔT0|大于10us时，对实际插值时刻进行动态调整，将原插值时刻减去(ΔT1-ΔT0)/2；

S5插值数据处理

接收M4数据，根据最近4次采样结果以及所计算出的插值时刻，采用三阶牛顿插值算法计算出插值时刻的采样值；

S5流水线控制

将同步采样步骤分为三级，第一级为M1时钟脉冲同步步骤、M2采样脉冲输出步骤，第二级为M3数据接收解码步骤、M4插值时刻计算步骤，第三级为M5插值数据处理步骤，每一级之间使用数据缓存，前一级完成一次处理之后缓存本次结果数据供后一级进行数据处理，之后无需等待后一级处理完成，即可转入本级的新一轮数据处理流程。

不同级之间的缓存数据及启动条件如下：

1）第一级缓存数据包括时钟同步模块输出的系统统一时间、以及采样脉冲输出模块中的脉冲发出时刻。当发出采样脉冲后，启动第二级进行处理；

2）第二级缓存数据包括数据接收解码模块输出的近4次采样结果数据，以及插值时刻计算模块输出的本次插值时刻。当完成本次采样数据解码后，启动第三级进行处理；

3）第三级缓存数据包括插值数据处理模块输出的插值运算结果，这些数据是本同步采样系统输出的最终数据，提供给外部模块使用。当插值计算完成时，通知外部模块读取数据。

采样上述流水线控制方式，不需要等到所有级运行完后再回到前一级运行，不同级别之间基本上是同时运行的，保证了整个系统的高速运行。如果各级运行时间分别为T1、T2、T3，整体运行时间不是T1+T2+T3，而是T1、T2、T3的最大值。

Claims (3)

1.一种电能质量监测用合并单元，包括M1时钟脉冲同步、M2采样脉冲输出、M3数据接收解码、M4插值时刻计算和M5插值数据处理，各模块均采用现场可编程逻辑门整列实现；

所述M1时钟脉冲同步模块：接收外部GPS秒脉冲和IRIG-B对时脉冲，结合内部晶振信号，产生时间精度及最小刻度为100ns的系统统一时间信息并传给M2采样脉冲输出模块；GPS秒脉冲和IRIG-B对时脉冲采用同一个端口输入，通过判断信号的特征，自适应判断外部对时脉冲的类型；当采用秒脉冲同步时，更新系统统一时间信息；当采用IRIG-B对时时，更新系统统一时间信息及整个日历时间；同时，对同步脉冲信号的有效性进行检验：当采用秒脉冲同步时，检验连续两个同步脉冲之间的间隔，间隔时间超出1s±50us时认为同步脉冲信号异常，丢弃该同步脉冲信号；当采用IRIG-B同步时，根据IRIG-B帧结构特点，检验时钟序列是否符合标准，当出现任何一个帧错误时认为同步异常，丢弃该同步脉冲信号；

所述M2采样脉冲输出模块：接收M1时钟脉冲同步模块信号，根据采样率要求，发出高精度、等间隔、稳定可靠的采样脉冲，控制远端电子式互感器同步采样；在发出采样脉冲时，记录当前系统统一时刻T0，并发出启动信号给M3数据接收解码模块；

所述M3数据接收解码模块：当收到M2采样脉冲输出模块启动信号后，实时监视远端电子式互感器传过来的串行采样数据；一旦发现有数据，则按照预先约定的通信协议格式进行解码，将串行数据转化为并行数据；在进行解码时对数据进行奇偶校验，如校验不合格则认为数据无效，丢弃该数据；在接收到有效数据时，记录当前系统统一时刻Tr；

所述M4插值时刻计算模块：接收M3数据接收解码模块数据，根据所记录的同步脉冲发出时刻与采样数据接收时刻，自适应计算实际采样时刻，从而计算出进行插值的时刻：每次收到数据后，计算从同步脉冲发出时刻T0到接收到采样数据时刻Tr之间的时间差ΔT，在进行校准时记忆一个初始时间差ΔT0，每次执行采样记录当前时间差ΔT1，当|ΔT1-ΔT0|大于10us时，对实际插值时刻进行动态调整，将原插值时刻减去(ΔT1-ΔT0)/2；

所述M5插值数据处理模块：接收M4插值时刻计算模块数据，根据最近4次采样结果以及所计算出的插值时刻，采用三阶牛顿插值算法完成插值时刻采样值计算功能；

其特征是：还包括M6流水线控制模块，所述M6流水线控制模块：控制其余各模块，将同步采样分为三级，第一级为M1时钟脉冲同步模块、M2采样脉冲输出模块，第二级为M3数据接收解码模块、M4插值时刻计算模块，第三级为M5插值数据处理模块；每一级之间使用数据缓存，前一级完成一次处理之后缓存本次结果数据供后一级进行数据处理，之后无需等待后一级处理完成，即可转入本级的新一轮数据处理流程；

不同级之间的缓存数据及启动条件如下：

1）第一级缓存数据包括时钟同步模块输出的系统统一时间、以及采样脉冲输出模块中的脉冲发出时刻；当发出采样脉冲后，启动第二级进行处理；

2）第二级缓存数据包括数据接收解码模块输出的近4次采样结果数据，以及插值时刻计算模块输出的本次插值时刻；当完成本次采样数据解码后，启动第三级进行处理；

3）第三级缓存数据包括插值数据处理模块输出的插值运算结果，这些数据是本同步采样系统输出的最终数据，提供给外部模块使用；当插值计算完成时，通知外部模块读取数据。

2.一种根据权利要求1所述的合并单元同步采样的方法，其特征是：包括以下步骤：

S1时钟脉冲同步，其包括以下子步骤：

S1-1通过FPGA分频产生稳定的10MHz的系统统一时间信号；

S1-2采用同一个端口输入外部GPS秒脉冲和IRIG-B对时脉冲，利用高电平持续时间不同的特点，自适应判断同步脉冲信号的类型：除秒脉冲PPS或IRIG-B之外无效；

S1-3脉冲去抖：若同步脉冲信号连续10次、1us时间内均为高电平，则认为同步脉冲信号有效，否则无效；

S1-4当采用秒脉冲同步时，检验连续S1-3输入的两个同步脉冲信号之间的间隔，间隔时间超出1s±50us时认为同步脉冲信号异常，丢弃该同步脉冲信号，否则更新系统统一时间信息，结束本次处理；

S1-5当采用IRIG-B同步时，根据IRIG-B帧结构特点，检验时钟序列是否符合标准，当出现任何一个帧错误时认为同步异常，丢弃该同步脉冲信号，否则更新系统统一时间信息、更新整个日历时间，结束本次处理；

S2采样脉冲输出，包括以下子步骤：

S2-1根据采样率要求，发出高精度、等间隔、稳定可靠的采样脉冲，控制远端的电子式互感器同步采样；

S2-2在采样脉冲输出时，记录当前系统统一时刻T0，并发出启动信号；

S3 数据接收解码，包括以下子步骤：

S3-1收到步骤S2-2启动信号之后，等待接收远端电子式互感器传过来的串行采样数据；

S3-2每次收到数据后，按照预先约定的通信协议格式进行解码，将串行数据转化为并行数据；

S3-3在进行解码时对数据进行奇偶校验，如校验不合格则认为数据无效，丢弃该数据；

S3-4记录当前系统统一时刻Tr；

S4插值数据处理

接收M3数据，根据所记录的同步脉冲发出时刻与采样数据接收时刻，自适应计算实际采样时刻，从而计算出进行插值的时刻，具体为：

每次收到数据后，计算从同步脉冲发出时刻T0到接收到采样数据时刻Tr之间的时间差ΔT，在进行校准时记忆一个初始时间差ΔT0，每次执行采样记录当前时间差ΔT1，当|ΔT1-ΔT0|大于10us时，对实际插值时刻进行动态调整，将原插值时刻减去(ΔT1-ΔT0)/2；

S5插值数据处理

接收M4数据，根据最近4次采样结果以及所计算出的插值时刻，采用三阶牛顿插值算法计算出插值时刻的采样值；

S5流水线控制

将同步采样步骤分为三级，第一级为M1时钟脉冲同步步骤、M2采样脉冲输出步骤，第二级为M3数据接收解码步骤、M4插值时刻计算步骤，第三级为M5插值数据处理步骤，每一级之间使用数据缓存，前一级完成一次处理之后缓存本次结果数据供后一级进行数据处理，之后无需等待后一级处理完成，即可转入本级的新一轮数据处理流程。

3.根据权利要求2所述的同步采样的方法，其特征是：所述步骤M2采样率使用软件进行配置，根据电能质量要求，采样率支持最高512点/周波，即25.6kHz；

所述的通过判断信号的特征自适应判断外部对时脉冲的类型为利用两者高电平持续时间不同的特点。